DE4309186A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung

Info

Publication number
DE4309186A1
DE4309186A1 DE4309186A DE4309186A DE4309186A1 DE 4309186 A1 DE4309186 A1 DE 4309186A1 DE 4309186 A DE4309186 A DE 4309186A DE 4309186 A DE4309186 A DE 4309186A DE 4309186 A1 DE4309186 A1 DE 4309186A1
Authority
DE
Germany
Prior art keywords
film substrate
semiconductor device
semiconductor chip
insulating film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4309186A
Other languages
English (en)
Inventor
Akira Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4309186A1 publication Critical patent/DE4309186A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • H01L2924/30111Impedance matching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrich­ tung. Insbesondere betrifft die vorliegende Erfindung eine Hochfrequenzbaugruppe für die Verwendung in Mikrowellenbän­ dern.
Fig. 16 ist eine Draufsicht, in der ein Filmsubstrat einer Halbleitereinrichtung gemäß dem Stand der Technik vor dem Verpressen dargestellt ist. In der Figur bezeichnet das Bezugszeichen 1 ein isolierendes Filmsubstrat, welches bei­ spielsweise aus Polyimid bestehen kann, das eine Dicke von ungefähr 100 Mikrometer aufweist, sowie Abmessungen von 6 mm×8 mm, und das Bezugszeichen 2 bezeichnet einen Halbleiter­ chip, der beispielsweise bei hohen Frequenzen verwendet und der z. B. ein Verstärker sein kann, der entlang jeder seiner Kanten einige Millimeter lang ist. Die Bezugszeichen 3a bis 3e bezeichnen obere Muster von Metallverdrahtungen, welche eine Dicke von ungefähr 10 Mikrometer aufweisen und welche auf dem isolierenden Filmsubstrat 1 ausgebildet sind, wobei sie im allgemeinen ein Metall als Bedeckung auf der gleichen Oberfläche aufweisen. Im einzelnen bezeichnet das Bezugszei­ chen 3a eine Masseleitung des Hochfrequenzhalbleiterchips 2, das Bezugszeichen 3b bezeichnet eine externe Leitung zum Austausch von Signalen mit dem Hochfrequenzhalbleiterchip 2, das Bezugszeichen 3c bezeichnet einen Induktor vom Mäander­ typ (meandering type inductor) zum Justieren der Induktivi­ tät, wenn eine Vorspannung an den Halbleiterchip 2 für hohe Frequenzen angelegt wird, das Bezugszeichen 3d bezeichnet einen Induktor vom Spiraltyp, welcher gleichfalls zur Justage der Induktivität dient, wenn eine Vorspannung an den Halbleiterchip 2 für hohe Frequenzen angelegt wird, und das Bezugszeichen 3e bezeichnet eine Hilfsverdrahtung, die mit dem Induktor 3g über eine Durchkontaktierung verbunden ist, welche im folgenden beschrieben werden wird. Die oberen Metallverdrahtungsmuster 3b bis 3d sind jeweils mit dem Halbleiterchip 2 für hohe Frequenzen über Drähte 6 verbun­ den, die aus Gold oder einem ähnlichen Material bestehen können. Das Bezugszeichen 4 bezeichnet eine Durchkontaktie­ rung, die in dem isolierenden Filmsubstrat 1 ausgebildet ist, um ein unteres Metallverdrahtungsmuster 5, welches auf der hinteren Oberfläche des Filmsubstrates 1 ausgebildet ist, mit den oberen Metallverdrahtungsmustern 3 mittels ei­ nes leitenden Materiales zu verbinden, das in die Durchkon­ taktierung 4 eingefüllt wird, und zwar dort, wo ein Endteil des Induktors 3d vom Spiraltyp mit der Hilfsverdrahtung 3e über die Durchkontaktierungen 4 und das untere Metallverdrahtungsmuster 5 verbunden ist.
Fig. 17 ist eine Querschnittsansicht, welche der Fig. 16 entlang der Linie A-A′ entnommen worden ist. Dargestellt ist eine Halbleitereinrichtung nach der Verpressung. In der Fi­ gur bezeichnet das Bezugszeichen 8 ein Verpressungsmaterial, für das im allgemeinen ein Harz verwendet wird. Im allgemei­ nen wird der Halbleiterchip 2 für hohe Frequenzen und das obere Metallverdrahtungsmuster 3a (der Masse- oder Erdan­ schluß) mittels eines Preßwerkzeuges unter Verwendung eines Lotes oder ähnlichem elektrisch verbunden. Eine erdende lei­ tende Schicht (welche in der Figur nicht dargestellt ist), welche auf der hinteren Oberfläche des Halbleiterchips 2 für hohe Frequenzen angeordnet ist, wird elektrisch mit dem obe­ ren Metallverdrahtungsmuster 3a (dem Erdanschluß) verbunden. Schließlich bezeichnet das Bezugszeichen 4a ein leitendes Material, das in die Durchkontaktierung 4 eingefüllt wird.
Im folgenden wird die Funktionsweise der oben beschriebenen Vorrichtung beschrieben.
In einer Halbleitereinrichtung, welche bei hohen Frequenzen arbeitet, so wie beispielsweise im Mikrowellenband, wirken im allgemeinen, da die Verdrahtungen als verteilte Konstant­ leiter (distributed constant line) wirken, die Verdrahtungen selbst als ein passiver Schaltkreis. Darüberhinaus wird, da die Einrichtung bei hohen Frequenzen arbeitet, ein Induktor mit winziger Induktivität (ungefähr einige nH) oft einge­ setzt. In anderen Worten dienen die oberen Metallverdrah­ tungsmuster 3c und 3d auf dem Filmsubstrat 1 in Fig. 16 je­ weils als Induktor vom Mäandertyp und als Induktor vom Spi­ raltyp, nämlich dann, wenn eine Vorspannung an den Halblei­ terchip 2 für hohe Frequenzen angelegt wird, der als Ver­ stärker dient. Da ein passiver Schaltkreis durch die Ver­ drahtungen im allgemeinen grob dimensioniert ist, wie in Fig. 16 gezeigt, ist eine Baugruppe, die durch das Verpres­ sen dieses passiven Schaltkreises entsteht, auch grob dimen­ sioniert.
Wenn die Einrichtung gemäß dem Stand der Technik, wie sie oben beschrieben ist, hergestellt wird, dann wird die Bau­ gruppe unerwünschterweise grob dimensioniert ausfallen, was ein Hindernis für die Miniaturisierung eines Systems dar­ stellt, das diese Baugruppe enthält.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung bereitzustellen, in der die Größe der Baugruppe verkleinert wird, wobei die gleichen Funktionen erzielt werden, wie sie auch von der Einrichtung gemäß dem Stand der Technik bereitgestellt werden, ohne dabei die Hochfrequenzcharakteristiken zu verschlechtern.
Erfindungsgemäß wird dies durch eine Halbleitereinrichtung gemäß dem Anspruch 1 bzw. 4 bzw. 7 bzw. 10 gelöst.
Im einzelnen geschieht dies erfindungsgemäß durch die vorliegende Erfindung dadurch, daß bei der Halbleiterein­ richtung das Verpressen in einem Zustand durchgeführt wird, in dem ein isolierendes Filmsubstrat nach oben gebogen und aufgestapelt wird, wobei das isolierende Filmsubstrat einige Male gebogen und laminiert wird, oder ein isolierendes Film­ substrat wird in der Form eines Wasserstrudels aufgerollt. Dies sorgt für eine miniaturisierte Baugruppe. Indem man eine elektromagnetische Abschirmschicht zwischen den lami­ nierten Oberflächen des Filmsubstrates anordnet, wird eine Kopplung von Hochfrequenzsignalen zwischen benachbarten Oberflächen des Filmsubstrates verhindert, wodurch eine Bau­ gruppe mit nur minimaler Verschlechterung ihrer Hochfre­ quenzcharakteristiken erreicht wird.
Da eine Mehrzahl von isolierenden Filmsubstraten eingesetzt wird, haftet das zweite Filmsubstrat an der Oberfläche des ersten Filmsubstrates, und zwar gegenüberliegend zu der Oberfläche, auf der ein Halbleiterchip ausgebildet ist, und der Halbleiterchip auf dem ersten Filmsubstrat wird elek­ trisch mit den Schaltkreiselementen auf dem zweiten Film­ substrat verbunden, oder da das Verpressen in einem Zustand durchgeführt wird, in dem das zweite Filmsubstrat auf lami­ niert und an dem ersten Filmsubstrat angehaftet wird, das den Halbleiterchip aufweist, der mit einem isolierenden Ab­ standshaltermaterial bedeckt ist, wobei der Halbleiterchip auf dem ersten Filmsubstrat mit den Schaltkreiselementen auf dem zweiten Filmsubstrat verbunden wird, wird der Schalt­ kreis in drei Dimensionen angeordnet, was für eine minia­ turisierte Baugruppe sorgt.
Wenn das zweite Filmsubstrat auf dem ersten Filmsubstrat auf laminiert wird, wird, da eine elektromagnetische Ab­ schirmschicht auf dem zweiten Filmsubstrat angeordnet ist, um den Halbleiterchip auf dem ersten Filmsubstrat zu bedec­ ken, eine Strahlung einer elektromagnetischen Welle aus den Schaltkreiselementen auf dem ersten Filmsubstrat oder eine Kopplung von Hochfrequenzsignalen mit den Schaltkreiselemen­ ten außerhalb der Baugruppe verhindert, was zu einer Bau­ gruppe führt, die eine hohe Zuverlässigkeit aufweist.
Indem man zur Befestigung des Halbleiterchips ein Material für das Filmsubstrat verwendet, das eine hohe Steifigkeit aufweist, und zwar unter der Vielzahl der Filmsubstrate, wird eine Baugruppe bereitgestellt, die leicht herzustellen und zu bearbeiten ist, wobei die Baugruppe das Entstehen von Biegespannungen auf den Halbleiterchip verhindert, was eine Zerstörung des Chips nahezu unmöglich macht.
Indem man den Halbleiterchip oder die Schaltkreiselemente mit einem Material bedeckt, das eine dielektrische Konstante hat, die kleiner ist als ein Verpressungsmaterial, werden parasitäre Kapazitäten über die Schaltkreiselemente so wie den Halbleiterchip oder die Metallverdrahtungsmuster mini­ miert, wodurch eine Baugruppe bereitgestellt wird, die nur eine geringe Verschlechterung der Hochfrequenzcharakteristi­ ken aufweist.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der Beschreibung der nachfolgenden bevorzugten Ausführungsform deutlich, wobei auf die Figuren Bezug genom­ men wird. Es wird indessen darauf hingewiesen, daß die de­ taillierte Beschreibung und die spezifischen Ausführungsfor­ men nur der Illustrierung dienen, da verschiedene Änderungen und Modifikationen dem Fachmann deutlich sind, die innerhalb der Lehre der vorliegenden Erfindung liegen.
Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.
In den Figuren zeigt:
Fig. 1 eine ebene Draufsicht, in der ein isolierendes Film­ substrat einer Halbleitereinrichtung vor der Verpressung dargestellt ist, und zwar gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine Querschnittsansicht, in der das isolierende Filmsubstrat von Fig. 1 dargestellt ist, nachdem ein Halbleiterchip mit einem Abstandshaltermaterial be­ deckt worden ist;
Fig. 3 eine Querschnittsansicht, in der die Halbleitereinrichtung dargestellt ist, wobei der Halbleiterchip mit dem Abstandshaltermaterial be­ deckt ist und das gesamte isolierende Filmsubstrat verpreßt ist;
Fig. 4 eine ebene Draufsicht, in der ein isolierendes Film­ substrat einer Halbleitereinrichtung vor der Verpressung dargestellt ist, und zwar gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
Fig. 5 eine Querschnittsansicht, in der die Halbleitereinrichtung dargestellt ist, wobei ein isolierendes Filmsubstrat gemäß der Fig. 4 gepreßt ist;
Fig. 6 eine ebene Draufsicht, in der ein isolierendes Film­ substrat vor der Verpressung dargestellt ist, und zwar gemäß einer Variante der zweiten Ausführungs­ form der vorliegenden Erfindung;
Fig. 7 eine Querschnittsansicht, in der das isolierende Filmsubstrat aus Fig. 6 verpreßt ist;
Fig. 8 eine Querschnittsansicht, in der eine Halbleiterein­ richtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung darge­ stellt ist;
Fig. 9 eine ebene Draufsicht, in der ein erstes Filmsub­ strat vor dem Verpressen gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung dargestellt ist;
Fig. 10 eine ebene Draufsicht, in der ein zweites Film­ substrat vor der Verpressung gemäß der vierten be­ vorzugten Ausführungsform der vorliegenden Erfindung dargestellt ist;
Fig. 11 eine Querschnittsansicht, in der eine Halbleitereinrichtung dargestellt ist, wobei das er­ ste und das zweite Filmsubstrat der vierten Ausfüh­ rungsform miteinander verpreßt sind;
Fig. 12 eine ebene Draufsicht, in der ein erstes Filmsub­ strat vor dem Verpressen gemäß einer fünften bevor­ zugte Ausführungsform der vorliegenden Erfindung dargestellt ist;
Fig. 13 eine ebene Draufsicht, in der ein zweites Filmsub­ strat vor der Verpressung gemäß der fünften bevor­ zugten Ausführungsform der vorliegenden Erfindung dargestellt ist;
Fig. 14 eine Querschnittsansicht, in der eine Halbleitereinrichtung dargestellt ist, wobei das er­ ste und das zweite Filmsubstrat gemäß der fünften Ausführungsform miteinander verpreßt sind;
Fig. 15 eine Querschnittsansicht, in der ein Halbleiter dargestellt ist, wobei drei Filmsubstrate gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung übereinander laminiert sind;
Fig. 16 eine ebene Draufsicht, in der ein Filmsubstrat ei­ ner Halbleitereinrichtung vor der Verpressung gemäß dem Stand der Technik dargestellt ist; und
Fig. 17 eine Querschnittsansicht, in der die Halbleitereinrichtung gemäß dem Stand der Technik dargestellt ist.
Die bevorzugten Ausführungsformen der vorliegenden Erfindung werden im folgenden detailliert unter Bezugnahme auf die Zeichnung beschrieben.
Fig. 1 ist eine ebene Draufsicht, in der eine Halbleiterein­ richtung vor der Verpressung bzw. Ausformung gemäß einer er­ sten Ausführungsform der vorliegenden Erfindung dargestellt ist. In der Figur bezeichnen die gleichen Bezugszeichen wie die aus Fig. 16 die gleichen oder entsprechende Teile. Auf dem isolierenden Filmsubstrat 1 sind Durchkontaktierungen 41 ausgebildet, wobei das Substrat eine Dicke von beispiels­ weise 100 Mikrometern und Abmessungen von beispielsweise 6mm×8 mm aufweisen kann, um den Erdanschluß 3a, auf dem der Hochfrequenzhalbleiterchip 2 befestigt ist, mit einem unte­ ren Metallverdrahtungsmuster 5b zu verbinden, wobei in ihnen ein leitendes Material 41a eingefüllt wird. Die Linie B-B′ zeigt eine Biegeposition, und zwar für den Fall, wenn das Filmsubstrat 1 gebogen wird, so daß ein unteres Metallver­ drahtungsmuster 5a dem unteren Metallverdrahtungsmuster 5b gegenüberliegt.
Fig. 2 ist eine Querschnittsansicht, die der Fig. 1 entlang der Linie A-A′ entnommen worden ist, und sie zeigt eine Halbleitereinrichtung, wobei die Umgebung des Halbleiter­ chips 2 vor dem Verpressen mit einem Abstandshaltermaterial 7 bedeckt worden ist, welches eine niedrige dielektrische Konstante und gute isolierende Eigenschaften aufweist, so wie z. B. Glas.
Fig. 3 ist eine Querschnittsansicht, in der eine Halbleitereinrichtung dargestellt ist, wobei das in Fig. 2 gezeigte Filmsubstrat 1 entlang einer Linie B-B′ gebogen und verpreßt worden ist. Das Bezugszeichen 8 bezeichnet ein Ver­ pressungsmaterial, wie beispielsweise Harz. Ein isolierendes Haftmittel 9 wird in den Raum eingeschichtet, der von beiden Seiten von den hinteren Oberflächen des verbogenen Film­ substrates 1 begrenzt wird.
Im nachfolgenden wird eine Beschreibung für ein geeignetes Herstellungsverfahren gegeben.
Im einzelnen werden zwei Verfahren beschrieben werden, um eine Halbleitereinrichtung gemäß der Fig. 3 herzustellen.
  • 1) Nach der Verpressung des Halbleiterchips 2 mittels ei­ nes Preßwerkzeuges auf dem Filmsubstrat 1 und Verbinden des Chips 2 mit Verdrahtungen 6 wird das Filmsubstrat 1 entlang der Linie B-B′ gebogen und verpreßt.
  • 2) Zunächst wird das Filmsubstrat 1 entlang einer Linie B- B′ gebogen, und nachfolgend wird der Halbleiterchip 2 mittels eines Preßwerkzeuges verpreßt und mittels den Verdrahtungen 6 verbunden.
Das Abstandshaltermaterial 7 kann zu jedem beliebigen Zeit­ punkt nach der Verpressung aufgebracht werden. Selbst bei dem oben beschriebenen Verfahren (1) ist es möglich, Biege­ spannungen daran zu hindern, auf das Abstandshaltermaterial 7 einzuwirken, und zwar bei dem Biegen des Filmsubstrates 1, wobei man derartig vorgeht, daß die Länge des Filmsubstrates 1 in der longitudinalen Richtung in der Nähe der Biegeposi­ tion B-B′ mehrfach so lang ausgelegt wird, wie die Dicke des Filmsubstrates 1.
Eine Beschreibung der Funktionen und der Effekte wird im folgenden gegeben.
In dieser Baugruppe ist es möglich, und zwar indem man das Filmsubstrat 1 bei der Biegeposition entlang einer Linie B- B′ aus Fig. 1 biegt und indem man den Induktor 3c vom Mäan­ dertyp oder den Induktor 3d vom Spiraltyp auf der rechten Seite der Biegeposition, nämlich rechts von der Linie B-B′ in der Figur anordnet, und diese unterhalb des Halbleiter­ chips 2 biegt, einen Schaltkreis in drei Dimensionen anzu­ ordnen, was zu einer Miniaturisierung der Baugruppe führt.
Indem man das obere Metallverdrahtungsmuster 3a (den Erdan­ schluß), das mit einer erdenden leitenden Schicht auf der hinteren Oberfläche des Halbleiterchips 2 mit einem Lot oder ähnlichem verbunden ist, mit dem unteren Metallverdrahtungsmuster 5b durch die Durchkontaktierung 41 hindurch kombiniert, dient das untere Metallverdrahtungs­ muster 5b als eine elektromagnetische Abschirmschicht. Als ein Ergebnis hiervon ist es möglich, ein elektromagnetisches Feld, welches nicht ausreichend durch den Erdanschluß 3a ab­ geschirmt werden kann, abzuschirmen, um so Signale daran zu hindern, sich gegenseitig zwischen benachbarten Signallei­ tungen zu beeinflussen, nämlich insbesondere zu koppeln, und es ist weiterhin möglich, den Halbleiterchip 2 von den In­ duktoren 3c und 3d elektrisch zu isolieren, was zu einer Verbesserung der Hochfrequenzcharakteristik führt.
Darüberhinaus können, und zwar indem man den Halbleiterchip 2 mit dem Abstandshaltermaterial 7 bedeckt, das eine dielektrische Konstante hat, die geringer ist als die des Verpressungsmateriales 8, parasitäre Kapazitäten des Ver­ pressungsmateriales 8 vermindert werden, was zu einer Ver­ besserung der Hochfrequenzcharakteristiken im Hinblick auf parasitäre Kapazitäten führt.
Zusätzlich wird, da das isolierende Haftmittel 9 in Berei­ chen aufgebracht ist, die von beiden Seiten von dem geboge­ nen Filmsubstrat 1 gemäß der ersten Ausführungsform begrenzt sind, und da das Haftmittel 9 eher deshalb vorgesehen ist, um die Metallverdrahtung 5a von der Metallverdrahtung 5b zu isolieren, als die Materialien zusammenzuheften, das isolie­ rende Haftmittel dann nicht benötigt, wenn die Metallver­ drahtungen 5a und 5b einen vorherbestimmten Abstand auf­ rechterhalten können, um keinen Kurzschluß zu erzeugen.
Fig. 4 ist eine ebene Draufsicht, in der eine Halbleiterein­ richtung vor der Verpressung dargestellt ist, und zwar gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. Wie in der Figur dargestellt, wird ein ver­ gleichsweise grob ausgelegter Induktor 3f vom Mäandertyp auf einem isolierenden Filmsubstrat 11 ausgebildet, das eine Größe aufweist, die dem Induktor 3f entspricht, und ein un­ teres Metallverdrahtungsmuster 5c wird auf der gesamten rückwärtigen Oberfläche ausgebildet, wobei es mit dem Erdan­ schluß 3a über die Durchkontaktierung 41 verbunden ist.
Fig. 5 zeigt eine Querschnittsansicht, die der Fig. 4 ent­ lang der Linie A-A′ entnommen worden ist, wobei eine Halbleitereinrichtung dargestellt ist, in der das isolie­ rende Filmsubstrat 11 entlang den entsprechenden Teilen B- B′, C-C′, D-D′, E-E′ sowie F-F′ gebogen worden und an­ schließend verpreßt worden ist, und zwar im Querschnitt in der Form eines Faltenbalges . Daher wird, und zwar indem man das Filmsubstrat 11 mehrmals verbiegt, ein Schaltkreis mit einer Vielzahl von Schichten in drei Dimensionen angeordnet. Als ein Ergebnis hiervon wird durch die Verwendung eines langen Filmsubstrates es möglich, die Baugruppe stärker zu miniaturisieren als in einem Fall, in dem das Filmsubstrat nur in zwei Teile gefaltet wird, wie im Zusammenhang mit der ersten Ausführungsform beschrieben worden ist. Darüberhinaus ist es mit dieser Struktur möglich, und zwar indem man das Filmsubstrat 1 mehrmals wendet, eine Kopplung zwischen be­ nachbarten Einheiten zu verhindern, die durch das in U-Form angeordnete Filmsubstrat erzeugt worden sind, wobei jede Einheit durch das untere Metallverdrahtungsmuster 5c sepa­ riert wird, da die Kopplungen zwischen den sich gegenüber­ liegenden Filmoberflächen auftreten, wobei auf eine von ih­ nen der Halbleiterchip 2 ausgebildet ist. Darüberhinaus kann gleichfalls, und zwar indem man den Induktor 3f vom Mäander­ typ verschiebt, so daß er dem Halbleitertyp 2 nicht unmit­ telbar gegenüberliegt, nämlich so wie in Fig. 6 illustriert, und indem man die Halbleitereinrichtung herstellt, indem man den Film mehrfach wendet, wie in Fig. 7 illustriert, eine Kopplung zwischen den sich gegenüberliegenden oberen und un­ teren Oberflächen verhindert werden. Hier wird, obgleich das isolierende Haftmittel 9 gleichfalls in den Bereichen angeordnet ist, die durch das gebogene Filmsubstrat gemäß dieser Ausführungsform begrenzt sind, das isolierende Haft­ mittel 9 dann nicht benötigt, wenn keine Probleme mit Kurz­ schlüssen auftreten.
Fig. 8 ist eine Querschnittsansicht, in der eine Halbleitereinrichtung gemäß einer dritten bevorzugten Aus­ führungsform der vorliegenden Erfindung dargestellt ist. Wie der Figur entnehmbar ist, wird gemäß dieser Ausführungsform durch Aufrollen des Filmsubstrates 11, das den vergleichs­ weise groß dimensionierten Induktor 3f enthält, so wie er in Fig. 4 dargestellt ist, in Form eines Wasserstrudels ein Schaltkreis in drei Dimensionen angeordnet. Um eine derar­ tige Struktur zu erhalten, kann das isolierende Haftmittel 9 über die gesamte Oberfläche des Bereiches des Filmsubstrates 11 von Fig. 4 aufgeschichtet werden, auf dem der Induktor 3f ausgebildet ist, und das Filmsubstrat 11 kann linksherum von dem Ende beginnend aufgerollt werden, das dem Ende gegen­ überliegt, auf dem der Halbleiterchip 2 befestigt ist. Als ein Ergebnis hiervon wird die Baugruppe miniaturisiert. Dar­ überhinaus wird es infolge des unteren Metall­ verdrahtungsmusters 5c, das zwischen benachbarten Teilen des Filmsubstrates liegt möglich, die Kopplung von Hochfre­ quenzsignalen zu reduzieren, die in dem Schaltkreis auftre­ ten können, der in drei Dimensionen aufgebaut ist, was zu einer Verbesserung der Hochfrequenzcharakteristiken führt.
Fig. 9 ist eine ebene Draufsicht, in der ein erstes Film­ substrat 12 dargestellt ist, auf dem der Halbleiterchip vor der Verpressung befestigt ist, und zwar gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung. Fig. 10 hingegen ist eine ebene Draufsicht, in der ein zweites Filmsubstrat 10 dargestellt ist, auf dem ein Induktor vom Spiraltyp ausgebildet ist. Gemäß dieser Ausführungsform, wie sie in Fig. 11 illustriert ist, wird eine Verpressung durch­ geführt, wobei diese Filmsubstrate aufeinander auflaminiert werden, und zwar indem man zwei Filmsubstrate verwendet und indem man auf jedem Filmsubstrat einen Schaltkreis ausbil­ det.
Genauer gesagt wird in den Figuren der Halbleiterchip 2 mit dem Erdanschluß 3a, welcher auf der oberen Oberfläche des ersten Filmsubstrates 12 ausgebildet ist, mittels eines Preßwerkzeuges verbunden, und der Chip 2 wird mit der exter­ nen Leitung 3b durch Verdrahtungen 6 verbunden, sowie mit dem unteren Metallverdrahtungsmuster 5c über eine Durchkon­ taktierung 42. Ein oberes Metallverdrahtungsmuster 3g zur Anlegung einer Vorspannung an den Induktor wird auf der obe­ ren Oberfläche des ersten Filmsubstrates 12 ausgebildet, und es wird mit einem unteren Metallverdrahtungsmuster 5d über eine Durchkontaktierung 43 verbunden. Hier dienen die unte­ ren Metallverdrahtungsmuster 5c und 5d als Verbindungsan­ schlüsse. Auf der hinteren Oberfläche des zweiten Filmsub­ strates 10 wird ein Induktor vom Spiraltyp ausgebildet, und zwar mittels eines unteren Verdrahtungsmusters 15, dessen beide Enden jeweils mit einem oberen Metallverdrah­ tungsmuster 13a und 13b über Durchkontaktierungen 44 und 45 verbunden sind. Hier dient das obere Metallverdrahtungsmu­ ster 13a als ein Verbindungsanschluß mit dem unteren Metallverdrahtungsmuster 5d, das auf der hinteren Oberfläche des ersten Filmsubstrates 12 bereitgestellt worden ist. Das obere Metallverdrahtungsmuster 13b dient als eine Hilfsver­ drahtung, um mit dem unteren Metallverdrahtungsmuster 5c verbunden zu werden, das auf der hinteren Oberfläche des er­ sten Filmsubstrates 12 bereitgestellt ist.
Wenn das erste Filmsubstrat 12 hergestellt wird, wie zuvor beschrieben, dann wird der Halbleiterchip 2 mit Abstandshaltermaterial 7 nach dem Herstellen der Drahtver­ bindungen bedeckt. Darüberhinaus liegt, wie in Fig. 11 illu­ striert, die hintere Oberfläche des ersten Filmsubstrates 12 der oberen Oberfläche des zweiten Filmsubstrates 10 gegen­ über, wobei das isolierende Haftmittel 9 zwischen diesen Filmsubstraten eingebracht wird, und die unteren Metall­ verdrahtungsmuster 5c und 5d auf der hinteren Oberfläche des ersten Filmsubstrates 12 werden jeweils mit den oberen Metallverdrahtungsmustern 13b und 13a auf der oberen Ober­ fläche des zweiten Filmsubstrates 10 verbunden. Daran an­ schließend wird in diesem Zustand unter Zuhilfenahme des Verpressungsmateriales 8 eine Verpressung durchgeführt. Hier bezeichnen die Bezugszeichen 43a, 44a und 45a leitende Mate­ rialien, die jeweils in die Durchkontaktierungen 43, 44 und 45 eingefüllt worden sind.
Gemäß der obigen Konstruktion wird, da der Induktor 15 vom Spiraltyp in drei Dimensionen unterhalb des Halbleiterchips 2 angeordnet ist, die Baugruppe im Hinblick auf ihre Größe weiter vermindert. Darüberhinaus ist es in dieser Ausfüh­ rungsform möglich, da nur der Halbleiterchip 2 auf dem er­ sten Filmsubstrat 12 ausgebildet wird, das Koppeln von Hoch­ frequenzsignalen in dem Halbleiterchip 2 und dem Induktor vom Spiraltyp zu verhindern, und zwar durch den Erdanschluß 3a, der mit der Erdelektrode auf der hinteren Oberfläche des Halbleiterchips 2 verbunden ist, was zu einer Verbesserung der Hochfrequenzcharakteristik führt. Darüberhinaus ist es in dieser Ausführungsform möglich, da der Halbleiterchip 2 mit dem Abstandshaltermaterial 7 bedeckt ist, das eine klei­ nere dielektrische Konstante hat als das Verpressungsmate­ rial 8, unnötige parasitäre Kapazitäten zu unterdrücken, was zu einer Baugruppe führt, die verbesserte Charakteristiken für hohe Frequenzen aufweist. Darüberhinaus ist es durch den Einsatz eines Materiales wie Keramik für das erste Filmsub­ strat 12, welches härter ist als das zweite Filmsubstrat 10, möglich, das zweite Filmsubstrat 10 zu verbiegen und die er­ sten und zweiten Filmsubstrate 11 und 12 aufeinander aufzu­ laminieren, wodurch man Schäden infolge der Verbiegung des Halbleiterchips 2 verhindert, wie sie infolge von thermi­ schen Deformationen des Harzes 7 bei der Verpressung auftre­ ten können. Darüberhinaus wird, selbst wenn Unterschiede in den Abständen zwischen den Filmsubstraten auftreten können, die von dem Beschichtungszustand des isolierenden Haftmit­ tels 9 abhängen, das darunterliegende Filmsubstrat 10 defor­ miert, da das Filmsubstrat 12 eine höhere Festigkeit auf­ weist als das Filmsubstrat 10, wodurch die unteren Metall­ verdrahtungsmuster 5c und 5d mit den oberen Me­ tallverdrahtungsmustern 13b und 13a in Kontakt gehalten wer­ den, was die Bearbeitung und die Herstellung einer Baugruppe vereinfacht.
Fig. 12 ist eine obere Draufsicht, in der das erste Film­ substrat 12 vor der Verpressung gemäß einer fünften bevor­ zugten Ausführungsform der vorliegenden Erfindung darge­ stellt ist. Fig. 13 ist eine ebene Draufsicht, in der das zweite Filmsubstrat 10 dargestellt ist, auf dem ein Induktor vom Spiraltyp ausgebildet ist. In dieser Ausführungsform wird das Filmsubstrat, auf dem der Induktor ausgebildet ist, auf dem Filmsubstrat auflaminiert, auf dem der Halbleiter­ chip befestigt ist. In den Figuren wird der Halbleiterchip 2 mittels eines Preßwerkzeuges mit der oberen Oberfläche des ersten Filmsubstrates 12 über den Erdanschluß 3a verbunden, und der Halbleiterchip 2 wird mit den externen Anschlüssen 3b mittels den Verdrahtungen 6 verbunden. Obere Metallver­ drahtungsmuster 3h und 3i werden ausgebildet, um mit oberen Metallverdrahtungsmustern auf dem zweiten Filmsubstrat ver­ bunden zu werden, und das obere Metallverdrahtungsmuster 3i wird mit dem Halbleiterchip 2 mittels der Verdrahtung 6 ver­ bunden. Darüberhinaus werden, um leichter einen Kontakt mit den oberen Metallverdrahtungsmustern auf dem zweiten Film­ substrat herzustellen, zusätzliche Teile 30a, 30h und 30i an den oberen Metallverdrahtungsmustern 3a, 3h und 3i angefügt. Auf der hinteren Oberfläche des zweiten Filmsubstrates 10 wird ein Induktor vom Mäandertyp durch ein unteres Me­ tallverdrahtungsmuster 23 gebildet, und beide Endteile von ihm sind jeweils mit oberen Metallverdrahtungsmustern 25a und 25b über Durchkontaktierungen 46 und 47 verbunden. Zu­ sätzlich wird ein oberes Metallverdrahtungsmuster 25c auf der Oberfläche des zweiten Filmsubstrates 10 ausgebildet, und zwar in einem vergleichsweise groben Bereich mit Aus­ nahme des Bereiches, in dem die unteren Metallverdrahtungs­ muster 25a und 25b bereitgestellt sind, um so eine elektro­ magnetische Abschirmschicht zu bilden. Darüberhinaus wird ein zusätzlicher Teil 250c an dieses obere Metallverdrah­ tungsmuster 25c angefügt, um so eine leichte Verbindung mit dem zusätzlichen Teil 30a auf dem Erdanschluß 3a auf dem er­ sten Filmsubstrat 12 zu erlauben. Hier dienen die oberen Me­ tallverdrahtungsmuster 25a und 25b auf dem zweiten Filmsub­ strat 10 als Verbindungsanschlüsse mit den zusätzlichen Tei­ len 30h und 30i der oberen Metallverdrahtungsmuster 3h und 3i auf dem ersten Filmsubstrat 12.
Gemäß dieser Ausführungsform wird in dem ersten Filmsubstrat 12, das wie zuvor beschrieben hergestellt ist, der Halbleiterchip 2 mit dem Abstandshaltermaterial 7 nach der Drahtverbindung bedeckt. Darüberhinaus wird, wie in Fig. 14 illustriert, die obere Oberfläche des ersten Filmsubstrates 12 der oberen Oberfläche des zweiten Filmsubstrates 10 ge­ genüberliegen, wobei das Abstandshaltermaterial 7 zwischen diesen Filmsubstraten liegt, und die oberen Metallverdrah­ tungsmuster 25a und 25b und das zusätzliche Teil 250c auf der Oberfläche des zweiten Filmsubstrates 10 werden jeweils mit den oberen Metallverdrahtungsmustern 3h und 3i und dem zusätzlichen Teil 30a auf der Oberfläche des ersten Filmsub­ strates 12 verbunden. Zusätzlich wird die hintere Oberfläche des zweiten Filmsubstrates 10 mit dem Abstandshaltermaterial 7 bedeckt. Daran anschließend wird in diesem Zustand eine Verpressung mit dem Verpressungsmaterial 8 durchgeführt. In dieser Ausführungsform bezeichnet das Bezugszeichen 46a ein leitendes Material, das in die Durchkontaktierung 46 einge­ fügt ist.
Wenn die Ausführungsform wie zuvor beschrieben aufgebaut wird, wird, da der Induktor 23 in drei Dimensionen über dem Halbleiterchip 2 angeordnet wird, die Baugruppe im Hinblick auf ihre Größe weiter vermindert. Darüberhinaus wird gemäß der obigen Beschreibung, da das obere Metallverdrahtungsmu­ ster 25c eine elektromagnetische Abschirmschicht ist, die zwischen dem Halbleiterchip 2 und dem Induktor 23 des Film­ substrates 10 angeordnet ist, die Kopplung von Hochfrequenz­ signalen zwischen den Filmsubstraten vermindert, was zu ei­ ner Verbesserung der Hochfrequenzcharakteristiken führt. Darüberhinaus ist es möglich, da das obere Metallverdrah­ tungsmuster 25c angeordnet ist, den Halbleiterchip 2 zu be­ decken, die Leckage von elektromagnetischen Hochfrequenzwel­ len von dem Halbleiterchip 2 aus der Baugruppe heraus zu vermindern, was zu der sog. Hochfrequenzabschirmung führt. Darüberhinaus wird es in der fünften Ausführungsform durch den Einsatz eines härteren Materiales für das erste Filmsub­ strat 12 im Vergleich zu dem Material des zweiten Film­ substrates 10 möglich, den Halbleiterchip 2 gleichmäßig be­ lastet zu halten, wobei der Chip 2 keine Schäden erfährt, und zwar selbst dann nicht, wenn Spannungen auftreten, die dem ersten Filmsubstrat 12 durch das Verbiegen des zweiten Filmsubstrates 10 bei der Verpressung hinzugefügt werden, was zu verbesserten Aufbaueigenschaften und Bearbeitungsei­ genschaften führt. Da ein Material eingesetzt wird, das eine niedrigere dielektrische Konstante hat als das Verpressungs­ material 8, und zwar als Abstandshaltermaterial 7 zwischen dem ersten Filmsubstrat 12 und dem zweiten Filmsubstrat 10, und als Abstandshaltermaterial 7 auf dem unteren Metallmu­ ster 23 des zweiten Filmsubstrates 10, können unnötige para­ sitäre Kapazitäten vermindert werden. Darüberhinaus kann in der fünften Ausführungsform ein unteres Metallverdrahtungs­ muster auf der hinteren Oberfläche des ersten Filmsubstrates 12 ausgebildet werden, und dieses Verdrahtungsmuster kann mit den oberen Metallverdrahtungsmustern über Durchkontak­ tierungen verbunden werden.
Während in den zuvor beschriebenen Ausführungsformen die Induktoren vom Spiraltyp und/oder vom Mäandertyp für ein Schaltkreiselement dargestellt sind, das mit oberen und/oder unteren Metallverdrahtungsmustern auf dem isolierenden Sub­ strat hergestellt ist, kann ein Stub zur Impedanzanpassung, ein Resonanzschaltkreis oder ähnliches, zusammen mit den Verdrahtungsmustern hergestellt werden.
Die Anzahl der Biegungen des Filmsubstrates in der zweiten Ausführungsform, die Anzahl der Windungen des Filmsubstrates in der dritten Ausführungsform, die Anzahl der Aufstapelun­ gen des Substrates in der vierten und fünften Ausführungs­ form sind nicht auf die gezeigten Beispiele begrenzt. Bei­ spielsweise kann, wie in Fig. 15 illustriert, und zwar indem man ein drittes Filmsubstrat 14 anordnet, das ein oberes Me­ tallverdrahtungsmuster 17 und ein unteres Metallverdrah­ tungsmuster 16 aufweist, welche untereinander mittels eines leitenden Durchkontaktierungsmateriales 18 verbunden sind, nämlich unter dem zweiten Filmsubstrat 10, und indem man das Filmsubstrat 14 mit einem unteren Metallverdrahtungsmuster 15 auf dem zweiten Filmsubstrat 10 mittels dem oberen Me­ tallverdrahtungsmuster 17 verbindet, eine Halblei­ tereinrichtung erhalten werden, die eine Struktur mit drei laminierten Filmsubstraten aufweist.
Nach wie vor wird, während in den zweiten bis fünften Ausführungsformen das isolierende Haftmittel 9 zwischen den Filmsubstraten aufgeschichtet wird, das Haftmittel 9 dann nicht benötigt, wenn keine Möglichkeiten für Kurzschlüsse auftreten, da das Haftmittel 9 in erster Linie zum Isolieren verwendet wird, und nicht zum Verbinden der Materialien.
Wie zuvor beschrieben wird in einer Halbleitereinrichtung gemäß der vorliegenden Erfindung das Verpressen in einem Zu­ stand durchgeführt, in dem ein isolierendes Filmsubstrat verbogen und aufgestapelt ist, oder ein isolierendes Film­ substrat wird mehrfach verbogen und aufgestapelt, oder ein isolierendes Filmsubstrat wird in Form eines Wasserstrudels aufgerollt. Dies führt zu einer miniaturisierten Baugruppe. Indem man eine elektromagnetische Abschirmschicht zwischen den laminierten Oberflächen des Filmsubstrates anordnet, wird eine Kopplung von Hochfrequenzsignalen zwischen benach­ barten Oberflächen des Filmsubstrates verhindert, wodurch eine Baugruppe bereitgestellt wird, die eine verbesserte Frequenzcharakteristik aufweist.
Da eine Mehrzahl von isolierenden Filmsubstraten verwendet wird, haftet das zweite Filmsubstrat an der Oberfläche des ersten Filmsubstrates gegenüberliegend zu der Oberfläche, auf dem ein Halbleiterchip ausgebildet ist, und der Chip auf dem ersten Filmsubstrat wird mit den Schaltkreiselementen auf dem zweiten Filmsubstrat elektrisch verbunden. Da das Verpressen in einem Zustand durchgeführt wird, in dem das zweite Filmsubstrat auf laminiert ist und an dem ersten Film­ substrat haftet, das den Halbleiterchip mit einem isolieren­ den Abstandshaltermaterial bedeckt aufweist, wobei der Halbleiterchip auf dem ersten Filmsubstrat mit den Schalt­ kreiselementen auf dem zweiten Filmsubstrat verbunden ist, wird der Schaltkreis in drei Dimensionen angeordnet, was zu einer miniaturisierten Baugruppe führt.
Wenn das zweite Filmsubstrat auf dem ersten Filmsubstrat auflaminiert wird, wird, da eine elektromagnetische Ab­ schirmschicht auf dem zweiten Filmsubstrat angeordnet wird, um den Halbleiterchip auf dem ersten Filmsubstrat zu bedec­ ken, die Strahlung einer elektromagnetischen Welle aus den Schaltkreiselementen des ersten Filmsubstrates oder eine Kopplung von Hochfrequenzsignalen mit den Schaltkreiselemen­ ten außerhalb der Baugruppe verhindert, was zu einer Bau­ gruppe führt, die eine grobe Zuverlässigkeit aufweist.
Indem ein Material verwendet wird, das eine hohe Festigkeit aufweist, und zwar für das Filmsubstrat unter der Vielzahl von Filmsubstraten, auf dem der Halbleiterchip befestigt ist, wird eine Baugruppe bereitgestellt, die leicht herzu­ stellen und leicht zu bearbeiten ist, wobei die Baugruppe Biegespannungen daran hindert, den Halbleiterchip zu errei­ chen, wodurch eine Zerstörung des Chips nur schwer möglich wird.
Indem man den Halbleiterchip oder die Schaltkreiselemente mit einem Material bedeckt, das eine dielektrische Konstante aufweist, die niedriger ist als ein Verpressungsmaterial, können parasitäre Kapazitäten über die Schaltkreiselemente sowie den Halbleiterchip oder die Metallverdrahtungsmuster verhindert werden, was zu einer Baugruppe führt, die verbes­ serte Hochfrequenzcharakteristiken aufweist.
Zusammenfassend kann also festgehalten werden, daß eine Halbleitervorrichtung gemäß der vorliegenden Erfindung ein isolierendes Filmsubstrat umfaßt, welches eine Oberfläche aufweist, einen Hochfrequenzhalbleiterchip, der auf der Oberfläche angeordnet ist und Schaltkreiselemente, die gleichfalls auf der Oberfläche angeordnet sind und die mit dem Halbleiterchip verbunden sind, wobei das isolierende Filmsubstrat gebogen und aufgeschichtet wird. Nachfolgend wird es mit einem Harz verpreßt wird. Auf diese Art und Weise wird eine Baugruppe miniaturisiert.

Claims (19)

1. Eine Halbleitereinrichtung, welche ein isolierendes Filmsubstrat (1) umfaßt, das eine Oberfläche aufweist, sowie einen Hochfrequenzhalbleiterchip (2), der auf der Oberfläche angeordnet ist, und Schaltkreiselemente (3a bis 3e), die auf der Oberfläche angeordnet und mit dem Halbleiterchip (2) verbunden sind, wobei das isolierende Filmsubstrat (1) gebogen und aufgeschichtet sowie mit einem Harz (8) verpreßt wird.
2. Die Halbleitereinrichtung nach Anspruch 1, worin das isolierende Filmsubstrat (1) derartig gebogen wird, daß es mit seiner hinteren Oberfläche nach innen zeigend an­ geordnet wird, wobei sich die oberen und unteren Ober­ flächen gegenüberliegen.
3. Die Halbleitereinrichtung nach Anspruch 2, welche desweiteren eine elektromagnetische Abschirmschicht (5b) auf der oberen Oberfläche umfaßt, um die obere Oberflä­ che von der unteren Oberfläche elektromagnetisch zu trennen.
4. Eine Halbleitereinrichtung, welche ein isolierendes Filmsubstrat (11) umfaßt, das eine Oberfläche aufweist, sowie einen Hochfrequenzhalbleiterchip (2), der auf der Oberfläche angeordnet ist und Schaltkreiselemente (3a, 3b, 3f), die auf der Oberfläche angeordnet und mit dem Halbleiterchip (2) verbunden sind, wobei das isolierende Filmsubstrat (11) mehrfach sich selbst überlappend ge­ faltet ist, und zwar faltenbalgförmig im Querschnitt, so daß mehrere Sätze von gegenüberliegenden Teilen der Oberfläche gebildet werden, und wobei es mit einem Harz (8) verpreßt wird.
5. Die Halbleitereinrichtung nach Anspruch 4, worin der Halbleiterchip (2) und/oder die Schaltkreiselemente (3a, 3b, 3f) auf einem beliebigen der gegenüberliegenden Teile der Oberfläche des Filmsubstrates (11) angeordnet werden.
6. Die Halbleitereinrichtung nach Anspruch 4, welche darüberhinaus eine elektromagnetische Abschirmschicht (5c) umfaßt, die über die gesamte Oberfläche des isolie­ renden Filmsubstrates (11) hinweg angeordnet ist.
7. Eine Halbleitereinrichtung, welche ein isolierendes Filmsubstrat (11) umfaßt, das eine Oberfläche aufweist, sowie einen Hochfrequenzhalbleiterchip (2), der auf der Oberfläche angeordnet ist und Schaltkreiselemente (3a, 3b, 3f), die auf der Oberfläche angeordnet und mit dem Halbleiterchip (2) verbunden sind, wobei das isolierende Filmsubstrat (11) in der Form eines Wasserstrudels von einem seiner Enden her aufgerollt und mit einem Harz (8) verpreßt wird.
8. Die Halbleitereinrichtung nach Anspruch 7, worin das eine Ende des isolierenden Filmsubstrates (11) einge­ rollt wird, indem seine Oberfläche nach innen angeordnet wird.
9. Die Halbleitereinrichtung nach Anspruch 7, welche desweiteren eine elektromagnetische Abschirmschicht (5c) umfaßt, die über die gesamte hintere Oberfläche des iso­ lierenden Filmsubstrates (11) hinweg angeordnet ist, so daß benachbarte Teile des Filmsubstrates (11), das auf­ gerollt wird, um laminiert zu werden, elektromagnetisch getrennt werden.
10. Eine Halbleitereinrichtung, welche ein erstes isolie­ rendes Filmsubstrat (12) umfaßt, das einen Hochfrequenzhalbleiterchip (2) aufweist, sowie Schalt­ kreiselemente (3a, 3b, 3g), die mit dem Halbleiterchip (2) verbunden sind, der auf einer Oberfläche angeordnet ist, sowie ein zweites isolierendes Filmsubstrat (10), das ein Schaltkreiselement (15) auf einer hinteren Ober­ fläche aufweist, worin das erste Filmsubstrat (12) und das zweite Filmsubstrat (10) aufeinander aufgeschichtet und gemeinsam elektrisch verbunden, und mit einem Harz (8) verpreßt werden.
11. Die Halbleitereinrichtung nach Anspruch 10, in der eine hintere Oberfläche des ersten Filmsubstrates (12) einer Oberfläche des zweiten Filmsubstrates (10) gegenüber­ liegt und diese zwei Filmsubstrate mittels Durchkontak­ tierungen (43 bis 45) elektrisch miteinander verbunden sind.
12. Die Halbleitereinrichtung nach Anspruch 10, worin die Oberfläche des ersten Filmsubstrates (12) einer Oberflä­ che des zweiten Filmsubstrates (10) gegenüberliegt und diese zwei Filmsubstrate mittels Durchkontaktierungen (46, 47) gemeinsam miteinander verbunden sind.
13. Die Halbleitereinrichtung nach Anspruch 10, worin das erste Filmsubstrat (12) härter ist als das zweite Film­ substrat (10).
14. Die Halbleitereinrichtung nach Anspruch 12, welche desweiteren eine elektromagnetische Abschirmschicht (25c) aufweist, die auf der Oberfläche des zweiten Film­ substrates (10) angeordnet ist, um das zweite Filmsub­ strat (10) von dem ersten Filmsubstrat (12) elektroma­ gnetisch zu trennen.
15. Die Halbleitereinrichtung nach Anspruch 12, welche desweiteren ein Schaltkreiselement (23) umfaßt, das auf der hinteren Oberfläche des zweiten Filmsubstrates (10) ausgebildet und das mit einem Material (7) bedeckt ist, das eine dielektrische Konstante aufweist, die niedriger ist als die des Harzes (8).
16. Die Halbleitereinrichtung nach Anspruch 1, worin der Halbleiterchip (2) mit einem Material (7) bedeckt ist, das eine dielektrische Konstante hat, die niedriger ist als die des Harzes (8).
17. Die Halbleitereinrichtung nach Anspruch 4, worin der Halbleiterchip (2) mit einem Material (7) bedeckt ist, das eine dielektrische Konstante aufweist, die niedriger ist, als die des Harzes (8).
18. Die Halbleitereinrichtung nach Anspruch 7, worin der Halbleiterchip (2) mit einem Material (7) bedeckt ist, das eine dielektrische Kontante aufweist, die niedriger ist als die des Harzes (8).
19. Die Halbleitereinrichtung nach Anspruch 10, worin der Halbleiterchip (2) mit einem Material (7) bedeckt ist, das eine dielektrische Konstante aufweist, die niedriger ist als die des Harzes (8).
DE4309186A 1992-07-21 1993-03-22 Halbleitereinrichtung Withdrawn DE4309186A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4217254A JP2721093B2 (ja) 1992-07-21 1992-07-21 半導体装置

Publications (1)

Publication Number Publication Date
DE4309186A1 true DE4309186A1 (de) 1994-02-03

Family

ID=16701266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4309186A Withdrawn DE4309186A1 (de) 1992-07-21 1993-03-22 Halbleitereinrichtung

Country Status (4)

Country Link
US (2) US5382829A (de)
JP (1) JP2721093B2 (de)
DE (1) DE4309186A1 (de)
GB (1) GB2269935B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031008A1 (en) * 1994-05-06 1995-11-16 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
DE19523521A1 (de) * 1995-06-30 1997-01-02 Licentia Gmbh Transponder-Drahtspule
WO1999031943A1 (de) * 1997-12-18 1999-06-24 Michael Polus Schaltkreisträger-packung und verfahren zu deren herstellung
WO2000054333A1 (en) * 1999-03-08 2000-09-14 Koninklijke Philips Electronics N.V. Display device
DE102005033218A1 (de) * 2005-07-15 2007-01-18 Printed Systems Gmbh Dreidimensionale Schaltung

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JP2944403B2 (ja) * 1993-12-24 1999-09-06 日本電気株式会社 半導体装置
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
CA2176625C (en) * 1995-05-19 2008-07-15 Donald Harold Fergusen Radio frequency identification tag
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5773887A (en) * 1996-06-03 1998-06-30 Motorola, Inc. High frequency semiconductor component
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
DE19751095C1 (de) * 1997-11-18 1999-05-20 Siemens Ag Elektrische Verbindungsanordnung
US6061245A (en) 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
DE69921430T2 (de) * 1998-12-11 2005-03-03 Matsushita Electric Industrial Co., Ltd., Kadoma Hochfrequenzinduktivität mit hohem Q-Faktor
DE10018020C5 (de) * 2000-04-11 2014-06-05 Zf Friedrichshafen Ag Gehäuse und Verfahren zu dessen Herstellung
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
EP1306900A3 (de) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chipgrosse Gehäuse gestapelt auf Falt-Verbindung für Vertikalmontage auf Substraten
US6627984B2 (en) * 2001-07-24 2003-09-30 Dense-Pac Microsystems, Inc. Chip stack with differing chip package types
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6744129B2 (en) 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
US7177143B1 (en) 2002-08-05 2007-02-13 Communication Associates, Inc. Molded electronic components
JP3908671B2 (ja) * 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP4504204B2 (ja) * 2003-02-25 2010-07-14 テッセラ,インコーポレイテッド 接続要素を有する高周波チップパッケージ
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP2005079397A (ja) * 2003-09-01 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
GB0328246D0 (en) 2003-12-04 2004-06-16 Qinetiq Ltd Improvements relating to electronic circuit packages
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20090097222A1 (en) * 2004-06-25 2009-04-16 Wilfried Babutzka Electrical Subassembly Comprising a Protective Sheathing
DE102005008195A1 (de) * 2005-02-23 2006-08-24 Atmel Germany Gmbh Hochfrequenzanordnung
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
JP5183642B2 (ja) * 2007-12-20 2013-04-17 アイシン・エィ・ダブリュ株式会社 半導体装置およびその製造方法
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
CN103560119B (zh) * 2013-11-05 2016-06-01 华进半导体封装先导技术研发中心有限公司 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN103745959A (zh) * 2014-01-09 2014-04-23 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板的三维系统封装结构
JP6304377B2 (ja) * 2014-06-23 2018-04-04 株式会社村田製作所 樹脂基板組合せ構造体
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
TWI594380B (zh) * 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB743717A (en) * 1953-02-09 1956-01-25 British Dielectric Res Ltd Improvements in the manufacture of electric circuit components
GB744628A (en) * 1953-05-26 1956-02-08 Specialties Inc Means and method for assembling electric circuit components
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
SE377229B (de) * 1971-08-27 1975-06-23 Ibm
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
JPS5024770A (de) * 1973-07-05 1975-03-17
JPS56105659A (en) * 1980-01-25 1981-08-22 Nec Corp Multichip lsi
JPS574161A (en) * 1980-06-10 1982-01-09 Nec Corp Coupling element for charge
WO1982004161A1 (en) * 1981-05-21 1982-11-25 Ishihara Shokichi Device for preventing a computer program from being copied
GB2100925B (en) * 1981-06-25 1985-06-05 Standard Telephones Cables Ltd Fabricating integrated circuits
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
JPS594096A (ja) * 1982-06-30 1984-01-10 日本メクトロン株式会社 異種回路基板相互の接続方法
JPS60138951A (ja) * 1983-12-27 1985-07-23 Fuji Electric Co Ltd 混成集積回路
JPS60263447A (ja) * 1984-06-11 1985-12-26 Nec Corp 電子回路パツケ−ジ
JPS62190796A (ja) * 1986-02-18 1987-08-20 古河電気工業株式会社 二層プリント回路基板
JPS62115761A (ja) * 1986-08-18 1987-05-27 Sanyo Electric Co Ltd 混成集積回路
JPS6373944A (ja) * 1986-09-18 1988-04-04 株式会社東芝 磁気共鳴イメ−ジング装置
JPH0714030B2 (ja) * 1987-04-04 1995-02-15 イビデン株式会社 表面実装部品用パツケ−ジ
DE3718684A1 (de) * 1987-06-04 1988-12-22 Licentia Gmbh Halbleiterkoerper
JPS6416668U (de) * 1987-07-20 1989-01-27
GB2216638B (en) * 1988-03-04 1992-01-02 British Steel Plc Closures for metallurgical vessel pouring apertures
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
JP2664440B2 (ja) * 1988-11-11 1997-10-15 三洋電機株式会社 混成集積回路
JPH02148759A (ja) * 1988-11-29 1990-06-07 Toshiba Corp 気密封止型混成集積回路装置
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
JPH02239695A (ja) * 1989-03-13 1990-09-21 Nec Corp 多層プリント配線板
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
JPH0397256A (ja) * 1989-09-11 1991-04-23 Sanyo Electric Co Ltd 混成集積回路装置
JPH03124052A (ja) * 1989-10-06 1991-05-27 Nec Corp 樹脂封止型半導体装置
JPH03151657A (ja) * 1989-11-08 1991-06-27 Matsushita Electron Corp 半導体装置
JPH0748539B2 (ja) * 1990-01-26 1995-05-24 三洋電機株式会社 混成集積回路装置
JP2681717B2 (ja) * 1991-07-02 1997-11-26 シャープ株式会社 可撓性を有する配線部材
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2-148759 A. In: Patents Abstr. of Japan, Sect. E, Vol. 14, 1990, Nr. 394, E-969 *
JP 60-138951 A. In: Patents Abstr. of Japan, Sect. E, Vol. 9, 1985, Nr. 298, E-361 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031008A1 (en) * 1994-05-06 1995-11-16 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
DE19523521A1 (de) * 1995-06-30 1997-01-02 Licentia Gmbh Transponder-Drahtspule
WO1999031943A1 (de) * 1997-12-18 1999-06-24 Michael Polus Schaltkreisträger-packung und verfahren zu deren herstellung
WO2000054333A1 (en) * 1999-03-08 2000-09-14 Koninklijke Philips Electronics N.V. Display device
US7064751B1 (en) 1999-03-08 2006-06-20 Koninklijke Philips Electronics, N.V. Display device
DE102005033218A1 (de) * 2005-07-15 2007-01-18 Printed Systems Gmbh Dreidimensionale Schaltung

Also Published As

Publication number Publication date
US5534727A (en) 1996-07-09
US5382829A (en) 1995-01-17
JPH0645479A (ja) 1994-02-18
GB2269935B (en) 1997-01-22
GB9305127D0 (en) 1993-04-28
GB2269935A (en) 1994-02-23
JP2721093B2 (ja) 1998-03-04

Similar Documents

Publication Publication Date Title
DE4309186A1 (de) Halbleitereinrichtung
DE4241148C2 (de) Richtkoppler
DE69524673T3 (de) Dielektrisches Filter
DE69727373T2 (de) Halbleitervorrichtung
DE60128414T2 (de) Integrierter Helixspuleninduktor auf Silizium und Herstellungsverfahren
DE19943401C2 (de) Herstellungsverfahren für eine schichtartige Übertragungsleitung und Verfahren zum Anschluß an eine bestehende Leitung
DE4008507A1 (de) Laminiertes lc-filter
DE3913221A1 (de) Halbleiteranordnung
EP0766099A2 (de) Dopplerradarmodul
DE69936827T2 (de) Baugruppe und verfahren zur herstellung
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
DE2800304A1 (de) Halbleiter-baugruppe
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE69932899T2 (de) Übertragungsleitung und Übertragungsleitungsresonator
DE2726040A1 (de) Hochfrequenz-halbleitereinrichtung
DE4239990C2 (de) Chipförmiger Richtungskoppler und Verfahren zu dessen Herstellung
DE3144026A1 (de) "transformator"
DE19832976A1 (de) Einbausubstrat für Halbleiter-Vorrichtung und Verfahren für das Einbauen einer Halbleiter-Vorrichtung in dem Substrat
DE2752333A1 (de) Streifenleitungs-kondensator
DE10010086A1 (de) Filter mit verteilten Konstanten, Verfahren zur Herstellung desselben sowie Schaltungsmodul mit einem solchen
DE3340566C2 (de)
DE69829823T2 (de) Nichtreziproke Schaltungsanordnung
DE19857062B4 (de) Verfahren zum Herstellen eines dielektrischen Filters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/66

8139 Disposal/non-payment of the annual fee