JPH03151657A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03151657A
JPH03151657A JP1290216A JP29021689A JPH03151657A JP H03151657 A JPH03151657 A JP H03151657A JP 1290216 A JP1290216 A JP 1290216A JP 29021689 A JP29021689 A JP 29021689A JP H03151657 A JPH03151657 A JP H03151657A
Authority
JP
Japan
Prior art keywords
plastic
semiconductor element
dielectric constant
specific dielectric
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1290216A
Other languages
English (en)
Inventor
Kunihiko Kanazawa
邦彦 金澤
Masahiro Nishiuma
西馬 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1290216A priority Critical patent/JPH03151657A/ja
Publication of JPH03151657A publication Critical patent/JPH03151657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器に用いられる半導体装置に関するもの
である。
従来の技術 近年、通信情報網が広がり、CATV、衛星放送、衛星
通信などのニューメディアが注目され、さらにコンピュ
ータの活用化が広く行われている。これらニューメディ
アは高周波化され、コンピュータは高速化されつつあり
、それに用いられる半導体素子の高周波化、高速化が望
まれる。
特に、これら衛星を使う通信は10G〜30 G Hz
といった高周波が用いられ、通常用いられる81半導体
でなく、GaAs化合物半導体が用いられている。パッ
ケージも高速化、高周波化にともない、低損失で、高速
化に対応できるものが用いられている。
第3図に従来のプラスチック・パッケージの断面図を示
す。プラスチック・パッケージは安価で、1〜2GHz
までの周波数で広く使われている。リード・コム1上に
半導体素子2を接着し、ワイヤー3で配線される。これ
をプラスチック5でおおい、金型で整形される。リード
・コム1は銅などの上に銀メツキあるいは金メツキされ
使われる。半導体素子2はSiやGaAs等のIcLS
I、  ディスクリート石が用いられる。ワイヤーは、
アルミや金線が用いられる。ところでこのパッケージは
、1〜2GHzまでの周波数までしか用いられない欠点
がある。これは、プラスチックが比誘電率5程度と大き
く、プラスチックが原因となる浮遊容量が1〜2GHz
以上の高周波で無視できず、著しく特性を悪化させるか
らである。
例えば、12GHzでは利得が3〜5dBも落ちる欠点
がある。
第4図に従来のセラミック・パッケージの断面図を示す
。セラミック・ケース6にリード7がとりつけられ、半
導体素子2はこのケースに接着される。そして、ワイヤ
ー3で配線を行い、セラミック・ケース内に窒素、グリ
ーン・ガスあるいは空気を入れた状態でふた8をして封
止する。セラミックには通常、アルミナが用いられ、リ
ード7には銅に金メツキしたもの等が用いられる。ワイ
ヤー3は金線、もしくはアルミ線である。
ふた8は、セラミック又は金属が用いられる。
このセラミック・パッケージは半導体素子上がプラスチ
ックでおおわれずに気体であるため、浮遊容量が小さく
、高周波化、高速化に最適である。例えば、10GHz
以上の周波数で用いられるGaAs半導体素子等はほと
んどこのセラミンク・パッケージが用いられる。
しかしながら、このセラミック・パッケージはプラスチ
ック・パッケージの数百倍ものコストがかかる大きな欠
点を有していた。
発明が解決しようとする課題 上記のように、従来のプラスチック・パッケージでは浮
遊容量が大きく、高周波では特性悪化のため、用いるこ
とのできない欠点を有していた。
また、高周波で用いられるセラミック・パッケージは、
プラスチック・パッケージの数百倍もコストがかかる欠
点を有していた。
本発明は、上記欠点に鑑み、非常に浮遊容量が小さく、
きわめてコストの低い半導体装置を提供するものである
課題を解決するための手段 上記課題を解決するために、本発明の半導体装置は、金
属コムにとりつけられた半導体素子上のプラスチックと
半導体素子間に、プラスチックより比誘電率が低く、空
気より高い比誘電率の絶縁物質をはさんで構成されてい
る。
作用 この構成により、浮遊容量を減少し、高周波時性を悪化
させず、しかもセラミック・ノぐ・ソケージに比べて数
百骨の−のコストにできる。
実施例 以下に本発明の一実施例について図を参照しながら説明
する。
第1図は、本発明の一実施例における半導体装置の断面
図である。第2図は本発明の半導体装置を上からみた構
造図である。リード・コム1上に半導体素子2を銀ペー
ストやA u −、S n /% 7ダ等でとりつけ、
ワイヤー3で配線する。さらに、本発明の特徴である絶
縁物質4で、半導体素子2をおおい、プラスチック5で
半導体全体を封止する。リード・コム1は銅なとの金属
に銀や金メ・ツキしたものが用いられた。半導体素子2
はSiやGaAs等のIC,LSI、ディスクリート石
が用いられる。ワイヤー3には、AIやAuのワイヤー
が用いられる。本発明の絶縁物質4としては、比誘電率
が1〜3程度で、高周波でもtanδの低い有機材料が
適切である。プラスチック5は、通常、比誘電率が5程
度であり、高周波でのtanδも大きく、損失が大きい
が、これより比誘電率が低く、理想的な空気より高い絶
縁材料で半導体素子をおおうことで、半導体素子に寄生
する浮遊容量を減らし、帰還効果を減少させることによ
って、プラスチック・パッケージ入り半導体素子の電気
的特性を向上させるものである。特に、高周波や高速動
作で効果があり、封止剤のプラスチックで半導体全体を
おおう従来の半導体装置に対し、本発明の半導体装置で
は、12GIk帯では、利得が2〜4dBも改善され、
非常に大きな効果がある。例えば、雑音指数についても
12GHz帯で、0.1〜0.2 d Bの差が特性を
左右するHEMT素子に対して、0.2〜0.3 d 
Bも改善できる。又、このように特性の悪化があったた
め、1〜2GHzまでしか用いられなかったプラスチッ
ク・パッケージを10GHz以上の高周波でも用いるこ
とが可能になる。
発明の効果 以上のように、金属コムにとりつけられた半導体素子上
のプラスチックと半導体素子間に、プラスチソクより比
誘電率が低く空気より高い絶縁物質を存在させることに
より、高周波での利得と雑音指数の大幅な向上か可能に
なる上、従来、1〜2GHzまでしか用いられなかった
プラスチック・パッケージの周波数上限を10倍以上改
善し、10GHz以上でも使用可能になる。特に12G
Hz帯では従来のプラスチック・パッケージ半導体装置
が3〜5dBも利得が落ちていたものを2〜4dBも改
善し、1dB程度の利得の損失にまで低減できる。
また、1〜2GHz以上で従来用いられていたセラミッ
ク・バソケーン半導体装置の数百分の−のコストに下げ
ることが可能な効果かあり、その実用的効果は絶大なも
のがある。
【図面の簡単な説明】
第1図は本発明の実施例における半導体装置の断面図、
第2図は本発明の実施例における半導体装置の上から見
た構造図、第3図は従来のプラスチック・パッケージ半
導体装置の断面図、第4図は従来のセラミック・バソケ
ーン半導体装置の断面図である。 1・・・・・リード・コム、2・・・・・・半導体素子
、3・ワイヤー、4・・・・・・絶縁物質、5・・・・
・・プラスチック、6・・・・・・セラミック・ケース
、7・・・・・・リ−1・、8・・・・・・ふた。

Claims (1)

    【特許請求の範囲】
  1.  金属コムにとりつけられた半導体素子上の封止用プラ
    スチックと前記半導体素子間に、前記プラスチックより
    、比誘電率が低く、空気より比誘電率の高い絶縁物質の
    存在することを特徴とする半導体装置。
JP1290216A 1989-11-08 1989-11-08 半導体装置 Pending JPH03151657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1290216A JPH03151657A (ja) 1989-11-08 1989-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1290216A JPH03151657A (ja) 1989-11-08 1989-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH03151657A true JPH03151657A (ja) 1991-06-27

Family

ID=17753258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1290216A Pending JPH03151657A (ja) 1989-11-08 1989-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH03151657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device
EP0637075A1 (en) * 1993-07-27 1995-02-01 Kabushiki Kaisha Toshiba Semiconductor device sealed with molded resin

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device
US5534727A (en) * 1992-07-21 1996-07-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP0637075A1 (en) * 1993-07-27 1995-02-01 Kabushiki Kaisha Toshiba Semiconductor device sealed with molded resin
US5717232A (en) * 1993-07-27 1998-02-10 Kabushiki Kaisha Toshiba Semiconductor device sealed with molded resin

Similar Documents

Publication Publication Date Title
TW536795B (en) Flip chip package of monolithic microwave integrated circuit
US6828663B2 (en) Method of packaging a device with a lead frame, and an apparatus formed therefrom
US4276558A (en) Hermetically sealed active microwave integrated circuit
US4953001A (en) Semiconductor device package and packaging method
JPH06140440A (ja) 半導体装置およびその製造方法
US5612853A (en) Package for a power semiconductor device
US3801938A (en) Package for microwave semiconductor device
US7016655B2 (en) Surface acoustic wave filter packaging
US20060131742A1 (en) Packaged chip capable of lowering characteristic impedance
US11621231B2 (en) Methods of fabricating leadless power amplifier packages including topside terminations
JPH03151657A (ja) 半導体装置
US6982483B2 (en) High impedance radio frequency power plastic package
US3343107A (en) Semiconductor package
JP2002033444A (ja) 半導体装置
JP2988117B2 (ja) 樹脂封止型半導体装置
US6495399B1 (en) Method of vacuum packaging a semiconductor device assembly
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JP3125868B2 (ja) 樹脂封止半導体装置
JPS57112056A (en) Semiconductor device
JP3096046B2 (ja) マイクロ波半導体装置
JPS629733Y2 (ja)
JPS5938053Y2 (ja) マイクロ波回路装置
JPH05166960A (ja) 半導体装置の実装構造
JPH0752760B2 (ja) 半導体装置用パッケ−ジ
JPH05251591A (ja) 半導体装置の実装構造