JPS62115761A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62115761A
JPS62115761A JP19347686A JP19347686A JPS62115761A JP S62115761 A JPS62115761 A JP S62115761A JP 19347686 A JP19347686 A JP 19347686A JP 19347686 A JP19347686 A JP 19347686A JP S62115761 A JPS62115761 A JP S62115761A
Authority
JP
Japan
Prior art keywords
substrates
insulating film
circuit element
conductive path
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19347686A
Other languages
English (en)
Inventor
Akira Kazami
風見　明
Katsutoshi Uchida
内田　勝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19347686A priority Critical patent/JPS62115761A/ja
Publication of JPS62115761A publication Critical patent/JPS62115761A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路に関し、特に折曲げ構造の混成集
積回路の改良に関する。
（ロ）従来の技術 従来の混成集積回路は第４図に示す如く、金属基板（１
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第５図の如く外部リード（４）のみを残して全体を樹
脂（５）でモールドして形成していた。
（ハ）発明が解決しようとする問題点 斯る混成集積回路は金属基板（１）の−主面に形成され
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面積が必要となるためである。
（ニ）問題点を解決するための手段 本発明は上述した点に鑑みてな妨れたものであり、第１
図乃至第２図に示す如く、離間した二枚の金属基板（１
１）（１２）を絶縁フィルム（１３）で結合させ、絶縁
フィルム（１３）上に所望形状の導電路（１４）を設け
、導電路（１４）上に回路素子（１５）を設けて金属基
板（１２）の端部に外部リード（１６）を固着し、基板
（１１）（１２）の絶縁フィルム（１３）を曲折して基
板（１１）（１２）の反対主面を当接させてプリント基
板等の取付は基板へ直立実装させる。
（ホ）作用 斯上の如く、離間した二枚の金属基板を絶縁フィルムで
結合し、絶縁フィルム上に導電路を設けその導電路上に
回路素子を設けて一方の金属基板の端部に外部リードを
固着し、夫々の基板の反対主面を接する様に折曲げてプ
リント基板等の取付は基板へ直立実装することで、従来
の半分の高さで実装できる。
（へ）実施例 以下に第１図乃至第２図に示した実施例に基づいて本発
明を詳述する。
本発明の混成集積回路は第１図および第２図に示す如く
、二枚の金属基板（１１）（１２）と、基板（１１）（
１２）を接続する絶縁フィルム（１３）と、フィルム（
１３）上に設けた導電路（１４）と、導電路（１４）上
に固着した半導体集積回路、チップ抵抗あるいはチップ
コンデンサー等の複数の回路素子り１５）とを具備して
いる。
金属基板＜１１　）（１２）は０．５〜１．０１ｒｌｌ
Ｔｌ厚の良熱伝導性のアルミニウムで形成され、エポキ
シ樹脂等の接着剤により基板（１１）（１２）を夫々の
厚みだけ離間させてポリイシド等の絶縁フィルム（１３
）で接続する。絶縁フィルム（１３）の反対主面には導
電路（１４）となる銅箔を貼着しておき、銅箔を選択的
にエツチングして所望形状の導電路（１４）を形成する
。導電路（１４）は第１図からも明らかな様に一方の基
板（１２）の端部に外部リード（１６）を半田付けする
パッド（１７）を並べ、パッド（１７）から導電路（１
４）を絶縁フィルム（１３）上に延在させる。回路素子
（１５）を固着する導電路（１４）の部分は両方の基板
り１１）（１２）上に位置する様に設計し、基板（１１
）（１２）の離間部分には折曲げのため回路素子（１５
）を設けない。パッド（１７）には外部リード（１６）
の一端が半田付けされ、その外部リード（１６）は基板
（ｔｔ）（ｔ２）の表面方向に突出される。
回路素子り１５）を組込んだ後、基板（１１）＜１２）
の離間部分で絶縁フィルム（１３）を折曲げて第３図に
示す如く、基板（１１）（１２）の夫々の反対主面をち
ょうど当接させて、外部リード（１６）を残して全体を
樹脂（１８）でモールドする。
樹脂モールド後、プリント基板等の取付は基板上に設け
られた穴を有する導電路へ外部リード（１６）を挿入し
外部リード（１６）と導電路とを電気的接続を行う。そ
の結果本発明の混成集積回路は二枚の基板が当接した状
態でプリント基板に直立実装できるので支持が強固にな
る。
（ト）発明の効果 本発明に依れば、従来と同じ集積度を有する混成集積回
路を約半分の高さにでき、且つフレキシブルな絶縁フィ
ルム（１３）を採用することによって両基板（１１）（
１２）の導電路（１４）の接続も不要となり従来と同様
の方法で製造できる。この結果従来では基板の片面利用
であったものが、本発明では基板の両面利用と等価とな
り混成集積回路の小型化に大きく寄与できる。更にプリ
ント基板等の取付は基板へ当接した状態で直立実装でき
るので支持が強固になり安定した実装が行える。
【図面の簡単な説明】
第１図は本発明による混成集積回路を説明する平面図、
第２図はその側面図、第３図は本発明の完成した混成集
積回路の断面図、第４図は従来の混成集積回路を示す平
面図、第５図はその側面図である。 （１１）（１２）は金属基板、（１３）は絶縁フィルム
、（１４）は導電路、（１５）は回路素子、（１６）は
外部リード、（１７）はパッド、（１８）は樹脂である
。

Claims (1)

    【特許請求の範囲】
  1. （１）二枚の金属基板と該金属基板を離間して結合する
    絶縁フイルムと該フイルム上に設けた所望形状の導電路
    と該導電路上に固着される複数の回路素子とを具備し、
    両基板間の前記絶縁フィルムを曲折して前記基板の反対
    主面を接する様に配置し、前記両基板に設けた回路素子
    を前記絶縁フィルムの曲折部分上に延在される導電路を
    介して接続し、前記金属基板の少なくとも一方の端部に
    復数のパッドを設け、該パッドから前記金属基板の表面
    方向に外部リードを突出させることを特徴とする混成集
    積回路。
JP19347686A 1986-08-18 1986-08-18 混成集積回路 Pending JPS62115761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19347686A JPS62115761A (ja) 1986-08-18 1986-08-18 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19347686A JPS62115761A (ja) 1986-08-18 1986-08-18 混成集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55169868A Division JPS6011809B2 (ja) 1980-12-01 1980-12-01 混成集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2109111A Division JPH02290093A (ja) 1990-04-25 1990-04-25 混成集積回路

Publications (1)

Publication Number Publication Date
JPS62115761A true JPS62115761A (ja) 1987-05-27

Family

ID=16308653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19347686A Pending JPS62115761A (ja) 1986-08-18 1986-08-18 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62115761A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645479A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792852A (en) * 1980-12-01 1982-06-09 Sanyo Electric Co Ltd Hybrid integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792852A (en) * 1980-12-01 1982-06-09 Sanyo Electric Co Ltd Hybrid integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645479A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JPS6011809B2 (ja) 混成集積回路
JPH0451064B2 (ja)
JPS62115761A (ja) 混成集積回路
JP2821315B2 (ja) シングルインラインモジュール
JPH0442937Y2 (ja)
JPH0359591B2 (ja)
JPH0442938Y2 (ja)
JPH056715Y2 (ja)
JPS62149144A (ja) 混成集積回路
JPH1174421A (ja) 複合型半導体装置
JPS62149147A (ja) 混成集積回路
JPH0423322Y2 (ja)
JPH0445253Y2 (ja)
JPS6242548Y2 (ja)
JP2503911B2 (ja) プリント配線板
JPS62149146A (ja) 混成集積回路
JPS6230719B2 (ja)
JPH0458189B2 (ja)
JPH064605Y2 (ja) 混成集積回路
JPS62149145A (ja) 混成集積回路
JPH0719858B2 (ja) 混成集積回路装置の製造方法
JP2715957B2 (ja) 混成集積回路装置
JPH05152703A (ja) 混成集積回路装置
JPH0519974Y2 (ja)