JPS62149146A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62149146A JPS62149146A JP61193475A JP19347586A JPS62149146A JP S62149146 A JPS62149146 A JP S62149146A JP 61193475 A JP61193475 A JP 61193475A JP 19347586 A JP19347586 A JP 19347586A JP S62149146 A JPS62149146 A JP S62149146A
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- insulating film
- integrated circuit
- hybrid integrated
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に折曲げ構造の混成集
積回路の改良に関する。
積回路の改良に関する。
（ロ）従来の技術
従来の混成集積回路は第４図に示す如く、金属基板（１
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第５図の如く外部リード（４）のみを残して全体を樹
脂（５）でモールドして形成していた。
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第５図の如く外部リード（４）のみを残して全体を樹
脂（５）でモールドして形成していた。
（ハ〉発明が解決しようとする問題点
斯る混成集積回路は金属基板（１）の−主面に形成され
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面精が必要となるためである。
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面精が必要となるためである。
（ニ）問題点を解決するための手段
本発明は上述した点に鑑みてなされたものであり、第１
図及び第２図に示す如く、離間した二枚の同一形状の金
属基板（１１）（１２）を絶縁フィルム（１３）で結合
させ、絶縁フィルム（１３）上に所望形状の導電路（１
４）を設け、導電路（１４）上に回路素子（１５）を固
着し、基板（１１）（１２）間の絶縁フィルム（１３）
を曲折させて基板（１１）（１２）の反対主面を完全に
当接させて解決する。
図及び第２図に示す如く、離間した二枚の同一形状の金
属基板（１１）（１２）を絶縁フィルム（１３）で結合
させ、絶縁フィルム（１３）上に所望形状の導電路（１
４）を設け、導電路（１４）上に回路素子（１５）を固
着し、基板（１１）（１２）間の絶縁フィルム（１３）
を曲折させて基板（１１）（１２）の反対主面を完全に
当接させて解決する。
（ネ）作用
斯上の如く、離間した同一形状の二枚の金属基板を絶縁
フィルムで結合し、絶縁フィルム上に導電路を設けて導
電路上に回路素子を固着し、夫々の基板の絶縁フィルム
を曲折させて夫々同一形状の基板の反対主面を完全に接
することで、夫々の基板の当接が強固に行え混成集積回
路の高さを従来の半分にすることができる。
フィルムで結合し、絶縁フィルム上に導電路を設けて導
電路上に回路素子を固着し、夫々の基板の絶縁フィルム
を曲折させて夫々同一形状の基板の反対主面を完全に接
することで、夫々の基板の当接が強固に行え混成集積回
路の高さを従来の半分にすることができる。
（へ）実施例
以下に第１図及び第２図に示した実施例に基づいて本発
明を詳述する。
明を詳述する。
本発明の混成集積回路は第１図および第２図に示す如く
、二枚の金属基板（１１）（１２）と、基板（１１）（
１２）を接続する絶縁フィルム（１３）と、フィルム（
１３）上に設けた導電路（１４）と、導電路（１４）上
に固着した半導体集積回路、チップ抵抗あるいはチップ
コンデンサー等の複数の回路素子（１５）とを具備して
いる。
、二枚の金属基板（１１）（１２）と、基板（１１）（
１２）を接続する絶縁フィルム（１３）と、フィルム（
１３）上に設けた導電路（１４）と、導電路（１４）上
に固着した半導体集積回路、チップ抵抗あるいはチップ
コンデンサー等の複数の回路素子（１５）とを具備して
いる。
金属基板（１１）（１２）は第２図に示す如く、夫々同
一形状の０．５〜１．０ｆｆｆｆｌｌ厚の良熱伝導性の
アルミニウムで形成され、エポキシ樹脂等の接着剤によ
り基板（１１）（１２）を夫々の厚みだけ離間させてポ
リイシド等の絶縁フィルム（１３）で接続する。絶縁フ
ィルム（１３）の反対主面には導電路（１４）となる銅
箔を貼着しておき、銅箔を選択的にエツチングして所望
形状の導電路（１４）を形成する。導電路（１４）は第
１図からも明らかな様に一方の基板（１２）の端部に外
部リード（１６）を半田付けするパッド（１７）を並べ
、パッド（１７）から導電路（１４）を絶縁フィルム（
１３）上に延在きせる。回路素子り１５）を固着する導
電路（１４）の部分は両方の基板（１１）（１２）上に
位置する様に設計し、基板（１１）（１２）の離間部分
には折曲げのため回路素子（１５）を設けない。
一形状の０．５〜１．０ｆｆｆｆｌｌ厚の良熱伝導性の
アルミニウムで形成され、エポキシ樹脂等の接着剤によ
り基板（１１）（１２）を夫々の厚みだけ離間させてポ
リイシド等の絶縁フィルム（１３）で接続する。絶縁フ
ィルム（１３）の反対主面には導電路（１４）となる銅
箔を貼着しておき、銅箔を選択的にエツチングして所望
形状の導電路（１４）を形成する。導電路（１４）は第
１図からも明らかな様に一方の基板（１２）の端部に外
部リード（１６）を半田付けするパッド（１７）を並べ
、パッド（１７）から導電路（１４）を絶縁フィルム（
１３）上に延在きせる。回路素子り１５）を固着する導
電路（１４）の部分は両方の基板（１１）（１２）上に
位置する様に設計し、基板（１１）（１２）の離間部分
には折曲げのため回路素子（１５）を設けない。
回路素子（１５）を組込んだ後、基板（１１）（１２）
の離間部分で絶縁フィルム（１３）を折曲げて第３図に
示す如く、基板（１１）（１２）の夫々の反対主面を完
全に当接きせて、外部リードク１６）を残して全体を樹
脂（１８）でモールドする。
の離間部分で絶縁フィルム（１３）を折曲げて第３図に
示す如く、基板（１１）（１２）の夫々の反対主面を完
全に当接きせて、外部リードク１６）を残して全体を樹
脂（１８）でモールドする。
（ト〉発明の効果
本発明に依れば、同一形状の二枚の基板の反対主面を完
全に当接することで夫々の基板の接着が強固になり、従
来と同じ集積度を有する混成集積回路を約半分の高さに
でき、且つフレキシブルな絶縁フィルム（１３）を採用
することによって側基板（１１）（１２）の導電路（１
４）の接続も不要となり従来と同様の方法で製造できる
。この結果従来では基板の片面利用であったものが、本
発明では基板の両面利用と等価となり混成集積回路の小
型化に大きく寄与できる。更に本発明では金属基板上に
回路素子を設けるので安定した回路実装が行えるので機
械的強度が強固になる。
全に当接することで夫々の基板の接着が強固になり、従
来と同じ集積度を有する混成集積回路を約半分の高さに
でき、且つフレキシブルな絶縁フィルム（１３）を採用
することによって側基板（１１）（１２）の導電路（１
４）の接続も不要となり従来と同様の方法で製造できる
。この結果従来では基板の片面利用であったものが、本
発明では基板の両面利用と等価となり混成集積回路の小
型化に大きく寄与できる。更に本発明では金属基板上に
回路素子を設けるので安定した回路実装が行えるので機
械的強度が強固になる。
第１図は本発明による混成集積回路を説明する平面図、
第２図はその側面図、第３図は本発明の完成した混成集
積回路の断面図、第４図は従来の混成集積回路を示す平
面図、第５図はその側面図である。 （１１）（１２）は金属基板、（１３）は絶縁フィルム
、（１４）は導電路、（１５）は回路素子、（１６）は
外部り−ド、（１７）はパッド、（１８）は樹脂である
。
第２図はその側面図、第３図は本発明の完成した混成集
積回路の断面図、第４図は従来の混成集積回路を示す平
面図、第５図はその側面図である。 （１１）（１２）は金属基板、（１３）は絶縁フィルム
、（１４）は導電路、（１５）は回路素子、（１６）は
外部り−ド、（１７）はパッド、（１８）は樹脂である
。
Claims (1)
- （１）二枚の金属基板と該金属基板を離間して結合する
絶縁フイルムと該フイルム上に設けた所望形状の導電路
と該導電路上に固着される複数の回路素子とを具備し、
前記両金属基板を同一形状とし、前記両基板の前記絶縁
フィルムを曲折して前記両基板の反対主面を完全に接す
る様に配置し、前記両基板にのみ設けた回路素子を前記
絶縁フィルムの曲折部分上に延在される導電路を介して
接続することを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193475A JPS62149146A (ja) | 1986-08-18 | 1986-08-18 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193475A JPS62149146A (ja) | 1986-08-18 | 1986-08-18 | 混成集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169868A Division JPS6011809B2 (ja) | 1980-12-01 | 1980-12-01 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149146A true JPS62149146A (ja) | 1987-07-03 |
Family
ID=16308635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193475A Pending JPS62149146A (ja) | 1986-08-18 | 1986-08-18 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149146A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4822747B1 (ja) * | 1970-12-10 | 1973-07-09 | ||
| JPS5225264A (en) * | 1975-08-21 | 1977-02-25 | Matsushita Electric Ind Co Ltd | Hybrid miniature parts |
| JPS5792852A (en) * | 1980-12-01 | 1982-06-09 | Sanyo Electric Co Ltd | Hybrid integrated circuit |
-
1986
- 1986-08-18 JP JP61193475A patent/JPS62149146A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4822747B1 (ja) * | 1970-12-10 | 1973-07-09 | ||
| JPS5225264A (en) * | 1975-08-21 | 1977-02-25 | Matsushita Electric Ind Co Ltd | Hybrid miniature parts |
| JPS5792852A (en) * | 1980-12-01 | 1982-06-09 | Sanyo Electric Co Ltd | Hybrid integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JPH057057A (ja) | フレキシブル配線基板 | |
| JPS6011809B2 (ja) | 混成集積回路 | |
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JPS62149146A (ja) | 混成集積回路 | |
| JP2821315B2 (ja) | シングルインラインモジュール | |
| JPH0442937Y2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPS62149144A (ja) | 混成集積回路 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPS62149145A (ja) | 混成集積回路 | |
| JPS62149147A (ja) | 混成集積回路 | |
| JPS62115761A (ja) | 混成集積回路 | |
| JPH0423322Y2 (ja) | ||
| JPH0445253Y2 (ja) | ||
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JPH0412680Y2 (ja) | ||
| JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
| JPH043500Y2 (ja) | ||
| JPH02290093A (ja) | 混成集積回路 | |
| JPH0423323Y2 (ja) | ||
| JPH056715Y2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH064605Y2 (ja) | 混成集積回路 | |
| JPH0423321Y2 (ja) |