JP3781610B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3781610B2
JP3781610B2 JP2000194570A JP2000194570A JP3781610B2 JP 3781610 B2 JP3781610 B2 JP 3781610B2 JP 2000194570 A JP2000194570 A JP 2000194570A JP 2000194570 A JP2000194570 A JP 2000194570A JP 3781610 B2 JP3781610 B2 JP 3781610B2
Authority
JP
Japan
Prior art keywords
magnetic
inductance
semiconductor chip
semiconductor device
bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000194570A
Other languages
English (en)
Other versions
JP2002016209A (ja
Inventor
哲夫 井上
隆夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000194570A priority Critical patent/JP3781610B2/ja
Priority to US09/891,270 priority patent/US6525385B2/en
Publication of JP2002016209A publication Critical patent/JP2002016209A/ja
Application granted granted Critical
Publication of JP3781610B2 publication Critical patent/JP3781610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、インダクタンス素子を有する半導体装置に関する。
【０００２】
【従来の技術】
従来のインダクタンス素子は、内鉄型や外鉄型などコイルと磁性材料を複合させたものを用いてきた。これは、▲１▼回路からの要求インダクタンスが大きかったためにインダクタンス素子が大きくなり、ＩＣ上にモノリシック形成するのに適さなかったこと、▲２▼磁性材料を用いたプロセスがＩＣプロセスに適さなかったこと、などに起因する。
【０００３】
また、磁性材料を用いてきたのは、磁性材料を用いることでコイル通電時に発生する磁束を有効活用し、インダクタンスを増大することができたためである。
【０００４】
しかし、近年、回路での使用周波数が大きくなるに従って、回路からの要求インダクタンスが小さくなり、高速ＩＣなどで、ＩＣ上にインダクタンス素子を搭載する要求が出てきている。さらに、デバイスの小型化のために、ＩＣ上への一体化や、マルチチップモジュールなどによるモジュール化などの要求が出てきている。
【０００５】
ＩＣ上にインダクタンス素子を形成するには、ミアンダコイル（図１２（ａ）参照）やスパイラルコイル（図１２（ｂ）参照）などの平面構造を有するコイルが適している。これは、多層コイルを使用する場合に比べ、接触抵抗やＶＩＡ抵抗などを無視でき、デザインが容易であるためである。
【０００６】
図１３は、インダクタンス素子を搭載した従来の樹脂封止型半導体装置の一例を示す断面図である。
【０００７】
この半導体装置は、ベッド１０１の上面にマウント材１０２によって固着された半導体チップ１０３を備えている。この半導体チップ１０３の主面には、スパイラルコイルから成るインダクタンス素子１０４が形成されている。その拡大図を図１４に示す。そして、この半導体チップ１０３の電極とリード１０６とがボンディングワイヤ１０５を介して接合され、前記リード１０６の一部を外部に引き出す形で前記半導体チップ１０３、前記リード１０６及び前記ボンディングワイヤ１０５を含む全体が樹脂１０７でモールドされている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置では、次のような問題点があった。
【０００９】
図１４に示すように、半導体チップ１０３上にスパイラルコイル１０４を形成すると、コイルに電流を流したときに発生する等ベクトルポテンシャル線を表した図１５に示すように、磁束は、コイル形成面に対し垂直方向に形成される。該コイルを高周波で用いる場合では、コイルに流れる電流が高周波電流となるため発生する磁界方向も電流と同じ周波数で変化する。この為、コイル１０４の近くに導体３０１を配置すると、該導体３０１内に渦電流が発生し、その結果、コイル１０４のインダクタンスは低下する。
【００１０】
図１３に示すように、通常の半導体パッケージにおいては、ベッド１０１に半導体チップ１０３をマウントする。これによって、Ｓｉ表面に形成されたコイル１０４とベッド１０１間の距離は、チップ厚さと同程度になる。この為、インダクタンス素子に対し、チップ厚さのところに導体が隣接していることになる。
【００１１】
図１６は、Ｃｕ導体とインダクタンス素子間の距離の関係を示すグラフである。使用周波数は１０ＭＨｚである。ここでコイルは、外径：４０００μｍ、コイル幅：８０μｍ，コイル間スペース：８０μｍ，巻数：１０ターン、コイル厚さ：１９μｍのものを用いた。導体としては厚さ０．１５ｍｍのＣｕ板を用いた。図１６に示すように、距離が近くなるほどインダクタンスは低下し、特に０．６ｍｍ以下では略距離の１乗で減少することが分かる。
【００１２】
図１３の従来構造の半導体装置では、前述したようにインダクタンス素子１０４に対し、チップ厚さのところに導体であるベッド１０１が隣接している構造であり、これは、図１６のグラフから明らかなように、インダクタンスが十分低下してしまう厚さになる。例えば、基板厚さ０．２９ｍｍの場合では、インダクタンスは設計値に対し、６９％に低下する。
【００１３】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、ベッドで発生する渦電流を減少させて、コイルのインダクタンス低下を抑制した半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係る半導体装置では、半導体チップと、前記半導体チップの表面上に形成された平面構造を有するインダクタンス素子とを有し、前記半導体チップが導体フレーム上に固定されてパッケージングされた半導体装置において、前記導体フレームは、前記半導体チップの裏面に対向する部分を磁性体で構成したことを特徴とする。
【００１５】
請求項２記載の発明に係る半導体装置では、請求項１記載の半導体装置において、前記導体フレームと前記半導体チップとの間を、磁性体を材料に含む接着材料により接着したことを特徴とする。
【００１６】
請求項３記載の発明に係る半導体装置では、半導体チップと、前記半導体チップの表面上に形成された平面構造を有するインダクタンス素子とを有し、前記半導体チップが導体フレーム上に固定されてパッケージングされた半導体装置において、前記導体フレームと前記半導体チップとの間に磁性体層を設けたことを特徴とする。
【００１７】
請求項４記載の発明に係る半導体装置では、請求項３記載の半導体装置において、前記導体フレームと前記磁性体層との間を、磁性体を材料に含む接着材料により接着したことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置の構成を示す断面図であり、平面構造のコイルを有する半導体チップをパッケージに実装した断面を表している。
【００２０】
コイルを形成した面をチップ表面と称した場合、チップ裏面をパッケージのベッド（導体フレーム）に固着させるが、本実施形態においては該ベッドに磁性体を用いた点が特徴となっている。
【００２１】
具体的には、この半導体装置は、磁性体で構成されたベッド１１の上面にマウント材１２によって固着された半導体チップ１３を備えている。本実施形態の磁性体１１の緒言を図２に示す。磁性体で構成するベッド１１は、例えば急冷薄帯作成法によって作成された、５０μｍの（Ｃｏ０．８８Ｆｅ０．０６Ｎｉ０．０４Ｎｂ０．０２）７５Ｓｉ１０Ｂ１５のアモルファスリボンを、打ち抜き加工して作製する。この時用いる磁性体は、パーマロイに代表される結晶性のメタル系軟磁性体、フェライト等の結晶性の酸化物系軟磁性体、Ｃｏ−Ｚｒ−Ｎｂ等のアモルファス系軟磁性膜、あるいはナノクリスタル、ヘテロアモルファスなどの軟磁性膜を用いる。上述したもの以外でも軟磁性を示す磁性膜であればよい。
【００２２】
この半導体チップ１３の主面には、スパイラルコイルから成るインダクタンス素子１４が形成されている。本実施形態のインダクタンス素子１４の緒言を図３に示す。
【００２３】
そして、この半導体チップ１３の電極とリード１６とがボンディングワイヤ１５を介して接合され、前記リード１６の一部を外部に引き出す形で前記半導体チップ１３、前記リード１６及び前記ボンディングワイヤ１５を含む全体が樹脂１７でモールドされている（例えばトランスファーモールド法による）。
【００２４】
図４（ａ），（ｂ）は、本実施形態と従来例における磁路の概念的な模式図を示し、同図（ａ）は本実施形態の磁路であり、同図（ｂ）は従来例の磁路を表している。
【００２５】
ベッド１１を磁性体で構成した本実施形態では、インダクタンス素子１４により発生しベッド１１を通過する磁束のうち、ベッド１１形成面と平行な成分が増大し垂直成分が減少するため、ベッド１１の形成面内の渦電流が減少していることが分かる。
【００２６】
これにより、渦電流損失が低減し、インダクタンス素子１４のインダクタンス低下を抑制することができる。
【００２７】
図５は、本実施形態に係る効果を示す図であり、１０ＭＨｚにおいて、実装方式の違いによるインダクタンスの変化を表している。
【００２８】
同図に示すように、本実施形態による場合の実装時のインダクタンスと、従来の非磁性材によるベッドを用いた場合のインダクタンスとを比較した場合に、本実施形態の方が従来実装に比べてインダクタンスが３７％向上している。また、実装前に比ベインダクタンスが減少しているが、これは磁性体内部での渦電流損失による減少である。また、ＤＣ（あるいは十分低周波数）ではベッドに磁性体を用いることでインダクタンスは７％向上する。
【００２９】
また、本実施形態と従来例でのインダクタンスの周波数特性を図６に示す。同図に示すように、低周波帯域では磁気回路の磁気抵抗減少によりインダクタンスが増大している。
【００３０】
前述したように、高周波で使用するコイルを内蔵した半導体チップを通常の実装方法で実装した場合、コイルに発生する磁束により半導体チップをマウントするベッド内に渦電流が発生し、実質的なインダクタンスが低下してしまう。このことを避けるために、本実施形態では、パッケージのベッド１１として磁性材料を用いるようにしたので、十分大きなインダクタンスを有する半導体チップを実装して使用することができる。
【００３１】
なお、磁性体であるベッド１１と半導体チップ１３との間を固着する上記マウント材１２として、磁性体を材料に含む接着材料を用いてもよい。これにより、マウント材１２として、非磁性の接着材料を用いる場合に比べ、マウント材層における渦電流損失を低減することができるので、インダクタンス低下をより一層抑制することができる。
【００３２】
［第２実施形態］
図７は、本発明の第２実施形態に係る半導体装置の構成を示す断面図であり、平面構造のコイルを有する半導体チップをパッケージに実装した断面を表している。
【００３３】
本実施形態に係る半導体装置の構造は、上記第１実施形態に構造において、ベッド１１を非磁性体の導体フレームで構成したベッド１１Ａに置き換え、このベッド１１Ａと前記半導体チップ１３との間に磁性体層２１を設けたものである。
【００３４】
このような構造を実現するには、チップを表面に形成したウエハの裏面に、スパッタや蒸着等の気相成長法、あるいはメッキ法などのウェット法によって磁性体層２１を形成し、個々のチップにダイシングした後に、マウント材１２でベッド１１Ａにマウントする。磁性体層２１として本実施形態においては、１．５μｍ×４層のＦｅＣｏＢＣ膜を用いている。この時用いる磁性体は、パーマロイに代表される結晶性のメタル系軟磁性体、フェライト等の結晶性の酸化物系軟磁性体、Ｃｏ−Ｚｒ−Ｎｂ等のアモルファス系軟磁性膜、あるいはナノクリスタル、ヘテロアモルファスなどの軟磁性膜を用いる。上述したもの以外でも軟磁性を示す磁性膜であればよい。本実施形態の磁性体層２１の緒言を図８に示す。
【００３５】
図９（ａ），（ｂ）は、本実施形態と従来例における磁路の概念的な模式図を示し、同図（ａ）は本実施形態の磁路であり、同図（ｂ）は従来例の磁路を表している。
【００３６】
同図より明らかなように、ベッド１１Ａと半導体チップ１３との間に磁性体層２１を設けた本実施形態では、インダクタンス素子１４により発生した磁束のほとんどは軟磁性層２１内部を通過する際に磁性層形成面と平行な成分が大きくなる為、磁性体内部で発生する渦電流が減少し、また、上記磁束成分の変化により、ベッド１１Ａ内の磁束の絶対値が減少し、ベッド１１Ａを通過する磁束のうち、ベッド１１Ａ形成面と平行な成分が増大し垂直成分が減少するため、ベッド１１Ａの形成面内の渦電流が減少する。
【００３７】
これにより、渦電流損失が低減し、インダクタンス素子１４のインダクタンス低下を抑制することができる。
【００３８】
図１０は、本実施形態に係る効果を示す図であり、１０ＭＨｚにおいて、実装方式の違いによるインダクタンスの変化を表している。
【００３９】
同図に示すように、本実施形態の方が従来実装に比べてインダクタンスが３５％向上している。また、実装前に比ベインダクタンスが減少しているが、これは磁性体内部での渦電流損失及び磁性体の裏面に漏洩した磁束によりベッド１１Ａ導体内に発生した渦電流損失による減少である。また、ＤＣ（あるいは十分低周波数）ではチップ裏面に磁性体を設けることでインダクタンスは７％向上する。
【００４０】
ここで、本実施形態と従来例でのインダクタンスの周波数特性を図１１に示す。同図に示すように、低周波帯域では磁気回路の磁気抵抗減少によりインダクタンスが増大している。
【００４１】
なお、本実施形態では、チップを表面に形成したウエハの裏面に、スパッタや蒸着等の気相成長法などによって磁性体層２１を形成したが、急冷薄帯作成法等によって作成した薄膜状磁性膜を挿入することで磁性体層２１を形成するようにしてもよい。さらに、これらの方法の代わりに、ベッド１１Ａをチップ１３に接着するマウント材に磁性体を有するものを用いることで磁性体層２１を形成してもよい。
【００４２】
また、ベッド１１Ａと磁性体層２１との間を固着する上記マウント材１２として、磁性体を材料に含む接着材料を用いてもよい。これにより、マウント材１２として、非磁性の接着材料を用いる場合に比べ、マウント材層における渦電流損失を低減することができるので、インダクタンス低下をより一層抑制することができる。
【００４３】
【発明の効果】
以上詳細に説明したように、請求項１記載の発明に係る半導体装置によれば、半導体チップが固定される導体フレームは、半導体チップの裏面に対向する部分を磁性体で構成したので、インダクタンス素子により発生し導体フレームを通過する磁束のうち、導体フレーム形成面の平行成分が増大し垂直成分が減少するため、導体フレームの形成面内の渦電流が減少する結果、渦電流損失が低減し、インダクタンス素子のインダクタンス低下を抑制することができる。また、低周波策域では磁気回路の磁気抵抗減少によりインダクタンスが増大する。
【００４４】
請求項２記載の発明に係る半導体装置によれば、請求項１記載の半導体装置において、前記導体フレームと前記半導体チップとの間を、磁性体を材料に含む接着材料により接着したので、マウント材層における渦電流損失を低減し、上記請求項１の発明の効果をより顕著にすることができる。
【００４５】
請求項３記載の発明に係る半導体装置によれば、半導体チップが固定される導体フレームと半導体チップとの間に磁性体層を設けたので、上記請求項１の発明と同等の効果を奏する。
【００４６】
請求項４記載の発明に係る半導体装置によれば、請求項３記載の半導体装置において、前記導体フレームと前記磁性体層との間を、磁性体を材料に含む接着材料により接着したので、非磁性の接着材料を用いる場合に比べ、マウント材層における渦電流損失を低減し、上記請求項３の発明の効果をより顕著にすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成を示す断面図である。
【図２】第１実施形態の磁性体１１の緒言を示す図である。
【図３】第１実施形態のインダクタンス素子１４の緒言を示す図である。
【図４】第１本実施形態と従来例における磁路の概念的な模式図である。
【図５】 第１実施形態に係る効果を示す図である。
【図６】第１実施形態と従来例でのインダクタンスの周波数特性を示す図である。
【図７】本発明の第２実施形態に係る半導体装置の構成を示す断面図である。
【図８】第２実施形態の磁性体層２１の緒言を示す図である。
【図９】第２実施形態と従来例における磁路の概念的な模式図である。
【図１０】第２実施形態に係る効果を示す図である。
【図１１】第２実施形態と従来例でのインダクタンスの周波数特性を示す図である。
【図１２】平面構造を有するコイルの平面図である。
【図１３】インダクタンス素子を搭載した従来の樹脂封止型半導体装置の一例を示す断面図である。
【図１４】図１３中のインダクタンス素子を有する半導体チップの拡大図である。
【図１５】従来の等ベクトルポテンシャル線を示す図である。
【図１６】Ｃｕ導体とインダクタンス素子間の距離の関係を示すグラフである。
【符号の説明】
１１ 磁性体ベッド
１１Ａ ベッド
１２ マウント材
１３ 半導体チップ
１４ インダクタンス素子
１５ ボンディングワイヤ
１６ リード
１７ 樹脂
２１ 磁性体層

Claims (4)

  1. 半導体チップと、前記半導体チップの表面上に形成された平面構造を有するインダクタンス素子とを有し、前記半導体チップが導体フレーム上に固定されてパッケージングされた半導体装置において、
    前記導体フレームは、前記半導体チップの裏面に対向する部分を磁性体で構成したことを特徴とする半導体装置。
  2. 前記導体フレームと前記半導体チップとの間を、磁性体を材料に含む接着材料により接着したことを特徴とする請求項１記載の半導体装置。
  3. 半導体チップと、前記半導体チップの表面上に形成された平面構造を有するインダクタンス素子とを有し、前記半導体チップが導体フレーム上に固定されてパッケージングされた半導体装置において、
    前記導体フレームと前記半導体チップとの間に磁性体層を設けたことを特徴とする半導体装置。
  4. 前記導体フレームと前記磁性体層との間を、磁性体を材料に含む接着材料により接着したことを特徴とする請求項３記載の半導体装置。
JP2000194570A 2000-06-28 2000-06-28 半導体装置 Expired - Fee Related JP3781610B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000194570A JP3781610B2 (ja) 2000-06-28 2000-06-28 半導体装置
US09/891,270 US6525385B2 (en) 2000-06-28 2001-06-27 Semiconductor device with inductance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194570A JP3781610B2 (ja) 2000-06-28 2000-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2002016209A JP2002016209A (ja) 2002-01-18
JP3781610B2 true JP3781610B2 (ja) 2006-05-31

Family

ID=18693372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194570A Expired - Fee Related JP3781610B2 (ja) 2000-06-28 2000-06-28 半導体装置

Country Status (2)

Country Link
US (1) US6525385B2 (ja)
JP (1) JP3781610B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229542B4 (de) * 2002-07-01 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben
DE10231194A1 (de) * 2002-07-10 2004-02-05 Infineon Technologies Ag Anschlussleitrahmen für eine in einem Halbleiterchip ausgeführte Sonde und Magnetfeldsensor
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
CN105990323B (zh) * 2015-02-06 2019-01-22 展讯通信（上海）有限公司 一种半导体器件及其调整方法
JP7183699B2 (ja) * 2018-10-29 2022-12-06 セイコーエプソン株式会社 発振器、電子機器及び移動体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
DE69727373T2 (de) * 1996-04-24 2004-12-09 Okamura, Susumu Halbleitervorrichtung
US5939772A (en) * 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices

Also Published As

Publication number Publication date
US6525385B2 (en) 2003-02-25
US20020000639A1 (en) 2002-01-03
JP2002016209A (ja) 2002-01-18

Similar Documents

Publication Publication Date Title
US7351593B1 (en) Method of improving on-chip power inductor performance in DC-DC regulators
US6136458A (en) Ferrite magnetic film structure having magnetic anisotropy
US20090079529A1 (en) Integrated circuit including inductive device and ferromagnetic material
US20090072388A1 (en) Semiconductor device with inductor
US7772841B2 (en) Magnetic device
KR20070094576A (ko) 인덕터 소자 및 그 제조 방법과, 인덕터 소자를 구비한반도체 모듈
KR20070033253A (ko) 칩 인덕터
TWI774013B (zh) 具有磁屏蔽層的裝置及方法
US20100289608A1 (en) Semiconductor device
JP3737927B2 (ja) 複合磁気ヘッド
JP3781610B2 (ja) 半導体装置
JPH1140438A (ja) 平面型磁気素子
JP4009142B2 (ja) 磁心型積層インダクタ
JP2002184945A (ja) 磁気素子一体型半導体デバイス
US8884438B2 (en) Magnetic microinductors for integrated circuit packaging
US20220173035A1 (en) Magnetic core with hard ferromagnetic biasing layers and structures containing same
JP7087587B2 (ja) 磁気抵抗効果デバイス
JP2002050520A (ja) マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素
JP3195106B2 (ja) 平面型磁気素子の製造方法
JP2000182850A (ja) 薄膜トランス
JPH05242429A (ja) 薄膜磁気ヘッド
KR20160139965A (ko) 코일 전자부품
KR100261615B1 (ko) 복합형 박막 자기헤드
JP2522318B2 (ja) 変圧器
CN117783967A (zh) 磁传感器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees