DE10229542B4 - Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben - Google Patents
Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE10229542B4 DE10229542B4 DE10229542A DE10229542A DE10229542B4 DE 10229542 B4 DE10229542 B4 DE 10229542B4 DE 10229542 A DE10229542 A DE 10229542A DE 10229542 A DE10229542 A DE 10229542A DE 10229542 B4 DE10229542 B4 DE 10229542B4
- Authority
- DE
- Germany
- Prior art keywords
- electronic component
- shielding
- rewiring
- chip
- rewiring plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Elektronisches Bauteil (1) mit einer mehrschichtigen Umverdrahtungsplatte (2), die einen Schaltungschip (3) insbesondere einen magnetischen Speicherchip (4) trägt und Kontaktflächen (5) des Chips über Umverdrahtungsleitungen (6) mit Außenkontakten (7) des elektronischen Bauteils (1) verbindet, wobei die Umverdrahtungsplatte (2) mindestens eine strukturierte, magnetische Abschirmschicht (8) aus einem amorphen Metall oder einer amorphen Metall-Legierung aufweist.
Description
- Die Erfindung betrifft ein elektronisches Bauteil mit einer mehrschichtigen Umverdrahtungsplatte, die einen Schaltungschip, insbesondere einen magnetisches Speicherchip trägt und ein Verfahren zur Herstellung desselben.
- Die
DE 195 16 448 A1 offenbart eine flexible Kunststofffolie mit magnetischen Eigenschaften. Eine flexible Kunststoffolie mit magnetischen Eigenschaften enthält einen weichmagnetischen Werkstoff und läßt sich beispielsweise als Abschirmung oder Kern einer Flachspule mit Bewicklung verwenden. - Die
DE 42 05 102 A1 offenbart einen Verbundwerkstoff für elektromagnetische Abschirmungen. Unter Verwendung von Klebetechniken, wie sie zur Herstellung von metallischen und faserhaltigen Schichtwerkstoffen in der Luft und Raumfahrt üblich sind, wurde ein Verbundwerkstoff aus Aluminium und amorphen weichmagnetischen Legierungen entwickelt, der zum Bau hochwertiger Abschirmungen von elektromagnetischen Feldern im Frequenzbereich von 0 Hz bis zu einigen 100 kHz geeignet ist. - Elektronische Bauteile mit einem Halbleiterchip, insbesondere mit einem magnetischen Speicherchip, sind durch magnetische Felder aus dem Umfeld der elektronischen Bauteile, wie Transformatoren, Netzgeräte, Gebläsemotoren und dergleichen besonders gefährdet, wobei unbeabsichtigte Schaltvorgänge in den Schaltungschips ausgelöst werden können. Magnetische Störungen von nur wenigen Zehntel Oerstedt können bereits Fehlfunktionen auslösen, zumal die Schwellenwerte für eine logische Null und eine logische Eins mit zunehmender Miniaturisierung der Schaltungszellen ständig minimiert werden. Während elektronische Bauteile auf der Basis von Flachleiterrahmen durch die metallischen Strukturen eine begrenzte Schutzwirkung aufweisen, entfällt diese vollständig bei elektronischen Bauteilen auf der Basis von BGA-Typ-Gehäusen (Ball-Grid-Array-Typ).
- Abschirmungen auf der Basis von Permalloy oder Alloy 42 haben den Nachteil einer zur Abschirmung von Großgeräten hohen Remanenz, so dass diese Materialien sich wie ein Permanentmagnet verhalten, das heißt, nachdem sie einem Magnetfeld ausgesetzt wurden, bilden sie ein permanentes eigenes Magnetfeld aus und können damit die Funktionstüchtigkeit von elektronischen Bauteilen mit einem Schaltungschip beeinträchtigen oder auf Dauer schädigen. Deshalb kann der Einsatz von Flachlei terrahmen aus derartigen Materialien oder Abschirmgehäusen aus Materialien mit hoher Remanenz die gewollte Abschirmwirkung für elektronische Bauteile mit einem Schaltungschip in das Gegenteil umkehren, so dass der Schaltungschip dauernd durch ein verbleibendes Restmagnetfeld aufgrund der hohen Remanenz dieser Materialien geschädigt wird.
- Aufgabe der Erfindung ist es, ein elektronisches Bauteil anzugeben, das eine Struktur aufweist, die den Schaltungschip vor magnetischen Störfeldern schützt und Fehlfunktionen aufgrund von magnetischen Störungen im Bereich von mehreren Oerstedt vermindert ohne die Funktionsfähigkeit des elektronischen Bauteils einzuschränken.
- Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
- Erfindungsgemäß wird ein elektronisches Bauteil mit einer mehrschichtigen Umverdrahtungsplatte angegeben, die einen Schaltungschip insbesondere einen magnetischen Speicherchip trägt. Die Umverdrahtungsplatte weist Umverdrahtungsleitungen auf, die Kontaktflächen des Chips mit Außenkontakten des elektronischen Bauteils verbinden. Mindestens eine der strukturierten Schichten der mehrschichtigen Umverdrahtungsplatte ist eine magnetische Abschirmschicht, welche ein amorphes Metall oder eine amorphe Metall-Legierung aufweist.
- Eine derartige Abschirmschicht aus einem amorphen Metall oder einer amorphen Metall-Legierung ist mechanisch äußerst hart und gibt der Umverdrahtungsplatte eine hohe Formstabilität. Gleichzeitig sind amorphe magnetische Metalle oder amorphe magnetische Metall-Legierungen weichmagnetisch, was den Vor teil hat, dass diese Materialien nicht durch ein Magnetfeld polarisiert werden können und somit keine Permanentmagnetwirkung ausbilden. Darüber hinaus wird durch die Anordnung des amorphen Metalls oder der amorphen Metall-Legierung als Schicht einer Umverdrahtungsplatte erreicht, dass die magnetische Abschirmschicht in unmittelbarer Nähe des zu schützenden Schaltungschips angeordnet werden kann, ohne das Herstellungsverfahren für die Schaltungschips selbst zu ändern oder anzupassen. Es muss lediglich eine weitere strukturierte Schicht in der mehrschichtigen Umverdrahtungsplatte vorgesehen werden.
- Durch die Maßnahme, ein magnetisch abschirmendes amorphes Metall oder eine amorphe Metall-Legierung als weitere Schicht in eine mehrschichtige Umverdrahtungsplatte zu integrieren, werden insbesondere Schaltungschip mit magnetischen Speicherzellen vor magnetischen Störfeldern geschützt. Somit können insbesondere sogenannte MRAM (Magnetic-Random-Access-Memories) Bauteile, mit denen der sogenannte TMR (Tunnel-Magneto-Resistive)- oder der GMR (Giant-Magneto-Resistive)zum Speichern von Daten genutzt wird, vor magnetischen Störfeldern geschützt werden. Bei diesen Bauteilen wird eine weich- beziehungsweise hartmagnetische Lage entweder parallel oder antiparallel geschaltet, wobei eine Parallelschaltung einen niedrigen Durchgangswiderstand und eine Antiparallelschaltung einen hohen Durchgangswiderstand bedeutet, so dass die Speicherfunktion Null und Eins realisiert werden kann. Dabei dient die weichmagnetische Schicht als Schalter und die hartmagnetische Schicht als Referenzschicht. Für das Schalten der weichmagnetischen Schicht stehen jedoch nur begrenzt hohe Ströme zur Verfügung, so dass die Koerzitivfeldstärke so niedrig wie möglich zu halten ist. Somit sind diese Schaltzustände in der weichmagnetischen Schicht äußerst störanfällig und Fehlfunktionen derartiger MRAM-Bauteile werden schon bei magnetischen Feldern von wenigen Zehntel Oerstedt beobachtet.
- Mit Hilfe der erfindungsgemäßen mehrschichtigen Umverdrahtungsplatte, die eine magnetische Abschirmschicht aus einem amorphen ferromagnetischen Metall oder einer amorphen ferromagnetischen Metall-Legierung aufweist können Störfelder von mehreren Oerstedt im Umfeld des elektronischen Bauteils, die von Transformatoren, Netzgeräten oder Gebläsemotoren verursacht werden, abgeschirmt werden.
- Wenn auch der Einsatz der erfindungsgemäßen Umverdrahtungsplatte in elektronischen Bauteilen mit magnetischen Speicherzellen besonders wirkungsvoll ist, und die Funktionsfähigkeit derartiger elektronischer Bauteile erst gewährleistet, ohne dass große Abschirmgehäuse für derartige elektronische Bauteile vorgesehen werden, kann eine derartige mehrschichtige Umverdrahtungsplatte auch vorteilhaft für Schaltungschips, die herkömmliche Speicherzellen aufweisen oder auch für Logikchips eingesetzt werden, zumal aufgrund der elektrischen Leitfähigkeit dieser amorphen Metalle auch eine Abschirmwirkung gegenüber elektromagnetischen Störfeldern, welche die Speicher- und Schaltfunktionen beeinflussen können, erfolgt. Dazu wird lediglich die magnetische Abschirmschicht in ihrer Struktur der Umverdrahtungsplatte für die unterschiedlichen Schaltungstypen angepasst.
- Als Abschirmschicht kann eine strukturierte Abschirmfolie mit einer Dicke zwischen 20 und 75 Mikrometern eingesetzt werden. Derartige Abschirmfolien aus amorphen ferromagnetischen Metallen oder Metall-Legierungen werden in Bandform hergestellt und eignen sich besonders zum Auflaminierung auf den Isolationskern einer Umverdrahtungsplatte. Dazu muss lediglich das Band aus amorphem Metall strukturiert werden und kann für mehrere elektronische Bauteilpositionen einer Umverdrahtungsplatte eines Nutzens auflaminiert werden.
- Um die Abschirmwirkung zu erhöhen, kann die Abschirmschicht auch mehrere gestapelte und aufeinander laminierte strukturierte Abschirmfolien aufweisen. Durch das Laminieren mehrerer Abschirmfolien übereinander kann ein beliebig hoher Abschirmfaktor erreicht werden, der für das erfindungsgemäße elektronische Bauteil zwischen 50 und 100 liegt.
- Für eine wirkungsvolle magnetische Abschirmung weisen die amorphen Metalle mindestens einen der ferromagnetischen Werkstoffe Kobalt, Nickel oder Eisen auf. Als Legierungszusatz dient Bor, das ein amorphes Erstarren der ferromagnetischen Metalle fördert, so dass die kristallinen Anteile in der magnetischen Abschirmfolie vernachlässigbar gering sind.
- Die Sättigungsinduktion wird bei Werten zwischen 0,5 und 1 Tesla erreicht, wobei eine Sättigungsmagnetorestriktion kleiner als 0,2 × 10–6 vorliegt. Die magnetische Abschirmschicht der mehrschichtigen Umverdrahtungsplatte ist mechanisch äußerst formstabil und weichmagnetisch wirkungsvoll. Die Curietemperatur liegt zwischen 200°C und 500°C, so dass auch bei Temperaturwechseltests der elektronischen Bauteile, die zwischen –50°C und 150°C durchgeführt werden, die Abschirmwirkung nicht zerstört wird.
- Die strukturierte Abschirmschicht kann auf der Außenseite der Umverdrahtungsplatte, die dem Schaltungschip gegenüberliegt, angeordnet sein. Dazu weist die Abschirmschicht in Form einer Abschirmfolie mindestens Öffnungen für die in vorgegebenem Rastermaß ringförmig oder in einer Matrix angeordnete Außen kontakte auf. Selbst eine derart strukturierte Abschirmschicht verhindert einen Durchgriff von Störfeldern auf den Schaltungschip und gewährleistet aufgrund der weichmagnetischen Eigenschaften der amorphen Metallschicht eine nicht beschränkte Funktionsfähigkeit des elektronischen Bauteils.
- Die strukturierte Abschirmschicht kann auch näher an der Chipseite angeordnet werden, indem die strukturierte Abschirmschicht auf der Chipseite der Umverdrahtungsplatte laminiert ist. Dazu weist zumindest für Logikchips die strukturierte Abschirmschicht Öffnungen für entsprechende Bondkontaktflächen auf. Bei Speicherchips mit oder ohne magnetischen Speicherzellen kann die strukturierte Abschirmschicht ohne Änderung der Struktur sowohl auf der Chipseite als auch auf der Außenseite der Umverdrahtungsplatte angeordnet werden, solange die Abschirmschicht mindestens eine Bondkanalöffnung in der Größenordnung des Bondkanals des Schaltungs- beziehungsweise Speicherchips aufweist. Bei der Anordnung auf der Außenseite der Umverdrahtungsplatte, die gegenüber der Chipseite der Umverdrahtungsplatte liegt, können zusätzliche Öffnungen für das Freilegen von Außenkontaktflächen vorgesehen werden.
- Eine alternative Lösung besteht darin, dass die Abschirmschicht auf der Außenseite der Umverdrahtungsplatte lediglich eine Bondkanalöffnung aufweist und die Oberfläche der Abschirmschicht außenseitig von einer Isolierschicht bedeckt ist, die ihrerseits die Umverdrahtungsleitungen und die Außenkontaktflächen für ein Verbinden zwischen den Kontaktflächen des Schaltungschips und den Außenkontakten aufweist. Diese Alternative hat gegenüber einer Abschirmschicht unmittelbar auf der Außenseite des elektronischen Bauteils den Vorteil, dass keine präzisen Öffnungen für das Freilegen von Außenkontaktflächen vorzusehen sind.
- Die Abschirmwirkung der Abschirmfolien aus amorphen Metallen oder Metall-Legierungen kann dadurch verstärkt werden, dass zusätzlich zu der Umverdrahtungsplatte der Schaltungschip auf seiner passiven Rückseite ganzflächig eine Abschirmfolie aus amorphen Metallen oder Metall-Legierungen aufweist. Durch das Umgeben der aktiven Vorderseite des Schaltungschips, die bei Speicherchips der Umverdrahtungsplatte zugewandt ist, mit weichmagnetischen Materialien sowohl auf der passiven Rückseite des Schaltungschips als auch mit einer zusätzlichen Schicht in der Umverdrahtungsplatte wird ein nahezu perfekter Schutz vor magnetischen und elektromagnetischen Störfeldern für die aktive Vorderseite des Schaltungschips und damit für das elektronische Bauteil erreicht, ohne dass das elektronische Bauteil in ein Abschirmgehäuse eingebettet werden muss.
- Ein Verfahren zur Herstellung eines elektronischen Bauteils, das eine mehrschichtige Umverdrahtungsplatte aufweist, die mindestens einen Schaltungschip trägt und Kontaktflächen des Schaltungschips über Umverdrahtungsleitungen der Umverdrahtungsplatte mit Außenkontakten des elektronischen Bauteils verbindet, weist folgende Verfahrensschritte auf: Zunächst wird eine Abschirmfolie aus amorphem Metall oder einer amorphen Metall-Legierung für einen Nutzen mit mehreren Bauteilpositionen strukturiert. Danach erfolgt ein Auflaminieren der strukturierten Abschirmfolie auf die Umverdrahtungsplatte des Nutzens. Anschließend werden Schaltungschips in den Bauteilpositionen der Umverdrahtungsplatte des Nutzens aufgebracht und elektrisch mit der Umverdrahtungsplatte verbunden. Der gesamte Nutzen wird dann mit einer Kunststoffge häusemasse unter Einbetten der Schaltungschips und der elektrischen Verbindungen aufgefüllt. Dabei bleibt die Unterseite oder auch Außenseite, die Außenkontaktflächen aufweist, frei von Kunststoffgehäusemasse. Als nächstes können auf dem gesamten Nutzen in den jeweiligen Bauteilpositionen des Nutzens Außenkontakte auf die Außenkontaktflächen aufgebracht werden. Nach dem Aufbringen der Außenkontakte kann der Nutzen zu einzelnen elektronischen Bauteilen getrennt werden. Um die Kannten der Kunststoffgehäusemasse abzurunden oder zu entgraten können Profilsägen beim Trennen der Bauteilpositionen des Nutzens zu einzelnen elektronischen Bauteilen eingesetzt werden.
- Dieses Verfahren hat den Vorteil, dass einzelne elektronische Bauteile entstehen, deren Umverdrahtungsplatte mehrlagig ist und mindestens eine Abschirmschicht aus einem amorphen Metall oder einer amorphen Metall-Legierung aufweist. Dieses amorphe Metall oder diese amorphe Metall-Legierung wirken magnetisch und elektromagnetisch abschirmend und schützend für die Funktionen des Schaltungschips innerhalb des elektronischen Bauteils, ohne dass ein äußeres Abschirmgehäuse erforderlich ist. Aufgrund der weichmagnetischen Eigenschaften der ferromagnetischen amorphen Metalle beziehungsweise Metall-Legierungen wird eine verbesserte magnetische Abschirmung für Wechselfelder erreicht. Diese Abschirmschicht kann wirkungsvoll kritische Magnetfelder von Transformatoren, Netzgeräten oder Gebläsemotoren im niederfrequenten Bereich abschirmen, ohne dass die magnetische Abschirmschicht aus amorphen Metallen oder amorphen Metall-Legierungen selbst auf Dauer magnetisiert wird, da das weichmagnetische Material amorpher Metalle eine niedrige Remanenz aufweist.
- Das Strukturieren der Abschirmfolie kann mittels Stanzen von vorbestimmten Mustern von Öffnungen erfolgen. So kann in vorteilhafter Weise für jede Bauteilposition bei Schaltungschips oder bei Chips mit magnetischen Speicherzellen in die Abschirmfolie ein langgestreckter Bondkanal eingebracht beziehungsweise ausgestanzt werden, welcher der Anordnung der Kontaktflächen auf dem Speicherchip angepasst ist. Wird die Abschirmfolie hingegen auf der äußersten Seite der Umverdrahtungsplatte aufgebracht oder angeordnet, so werden zusätzliche Öffnungen zum Freilegen oder Freilassen der Außenkontaktflächen, auf die in einem späteren Schritt Außenkontakte aufgebracht werden, vorgesehen.
- Das Strukturieren der Abschirmfolie kann auch mittels Laserabtrag oder Laserablation erfolgen, wobei ein Laserstrahl über jede der Bauteilpositionen einer Abschirmfolie für einen Nutzen derart gescannt wird, dass entsprechend angepasste Öffnungen entstehen. Bei Logikschaltungen sind anstelle von Bondkanälen einzelne ringförmig angeordnete Öffnungen vorzusehen, die Bondkontaktflächen auf der Umverdrahtungsplatte freigeben, wenn die Abschirmschicht oder Abschirmfolie auf der Chipseite der Umverdrahtungsplatte angeordnet wird. Wird hingegen die Abschirmfolie für die Außenseite der Umverdrahtungsplatte vorgesehen, so sind entsprechend Öffnungen für eine Matrix von Außenkontaktflächen vorzusehen, wobei die Ränder oder Wandungen dieser Öffnungen zusätzlich mit einem Lötstopplack vor Kurzschlüssen zu schützen sind.
- Eine derart strukturierte und vorbereitete Abschirmfolie kann anschließend entweder auf den Isolationskörper der Umverdrahtungsplatte unmittelbar aufgebracht werden oder wenn dieser Körper bereits Umverdrahtungsleitungen aufweist, dann wird zunächst eine dünne Isolierschicht aufgebracht oder beim Auflaminieren ein Isolierkleber eingesetzt, so dass die aufgebrachten Umverdrahtungsleitungen nicht durch die Abschirmfolie kurzgeschlossen werden. Diese Isolierschicht kann auch bereits auf der Abschirmfolie abgeschieden worden sein; wozu vorzugsweise Magnesiumoxide oder Siliziumoxide oder Siliziumnitrid eingesetzt werden. Diese Abscheidung unmittelbar auf der Abschirmfolie kann auch noch vor dem Strukturieren der Abschirmfolie in einer Sputteranlage erfolgen.
- Um den Abschirmfaktor geeignet einzustellen, kann entweder die Dicke der Abschirmfolie zwischen 20 und 75 Mikrometer variiert werden oder es können auch mehrere Abschirmfolien aufeinanderlaminiert werden. Da die Magnetostriktion bei amorphen Metallen vernachlässigbar klein ist, ist ein Aufeinanderlaminieren von Abschirmfolien unkritisch.
- Die Wirkung der Abschirmung kann auch verstärkt werden, indem zusätzlich entweder die Rückseite des Schaltungschips oder die aktive Vorderseite des Schaltungschips mit einer Abschirmfolie versehen wird. Dabei ist jedoch zu beachten, dass die Rückseite geschlossen von einer Abschirmfolie bedeckt werden kann, während die aktive Vorderseite eines Schaltungschips eine strukturierte Abschirmfolie erfordert, die die Kontaktflächen des Schaltungschips freilässt.
- Zusammenfassend kann gesagt werden, dass es grundsätzlich mehrere Möglichkeiten gibt, eine magnetische Abschirmung von Schaltungschips zu erreichen.
-
- 1. Eine unmittelbare Kompensation von Magnetfeldern auf dem Chip, wobei ein ungewolltes Ummagnetisieren schaltungstechnisch vermieden wird. Ein Nachteil dieser Möglichkeit ist der hohe schaltungstechnische Aufwand für den Schaltungschip, der damit gleichzeitig in der Chipfläche vergrößert werden muss, was hohe Kosten verursacht.
- 2. Es kann der Chip direkt abgeschirmt werden, wobei direkt auf den Chip eine Sputtermetallisierung aus magnetisch leitfähigem Material aufgebracht wird. Dieses erfordert eine höhere Komplexität bei der Chiptechnologie, da zum Teil Materialien, wie ferromagnetisches Eisen, Nickel oder Kobalt oder deren Legierungen zum Einsatz kommen, die üblicherweise in der Halbleitertechnologie nicht eingesetzt werden. Schließlich besteht die Möglichkeit, wenn eine gehäusemäßige externe Abschirmung vermieden werden soll, eine sogenannte Package-Schirmung mit Permalloy oder Alloy 42 vorzunehmen, das in die Kunststoffgehäusemasse eingebettet wird. Der Nachteil eines derartigen abschirmenden Deckels in dem Kunststoffgehäuse ist, dass diese magnetischen Materialien im Magnetfeld polarisiert werden und folglich wie ein Permanentmagnet auf den Schaltungschip einwirken und damit die Funktion des Bauteils einschränken.
- 3. Abschirmungen, die für elektromagnetische Störungen eingesetzt werden, indem dünne Kupferschichten für das elektronische Bauteil aufgebracht werden, können bei rein magnetischen Störungen im Umfeld von elektronischen Bauteilen, wie von Transformatoren, Netzgeräten oder Gebläsemotoren nicht erfolgreich eingesetzt werden, da diese kritischen Magnetfelder im niederfrequenten Bereich arbeiten, während die elektromagnetischen Wellen hochfrequent sind und somit andere Abschirmmechanismen auftreten.
- Erfindungsgemäß wird vorgeschlagen, eine neuartige, magnetisch leitfähige Folie aus amorphem Metall, wie einer Bor/Eisen-Legierung oder einer Bor-Legierung mit ferromagnetischen Metallen, wie Kobalt oder Nickel, auf die Umverdrahtungsplatte eines elektronischen Bauteils aufzulaminieren. Derartige Abschirmfolien können 20 bis 75 Mikrometer dick sein und einen Abschirmfaktor zwischen 50 und 100 erreichen. Diese erfindungsgemäße Abschirmung unterscheidet sich entscheidend von den elektromagnetischen Abschirmungen, welche aus Kupfer hergestellt werden und auch von Abschirmungen, die auf Permalloyfolien basieren, welche die oben bereits erwähnten Nachteile aufweisen.
- Hinzu kommt, dass Permalloyfolien eine hohe Abhängigkeit in ihrer Abschirmwirkung von der Temperatur aufweisen, was bei der erfindungsgemäßen Abschirmfolie mit einer Curietemperatur zwischen 200°C und 500°C nicht der Fall ist. Ferner sind diese bekannten Folien mechanisch wenig belastbar und haben nicht die geeignete Härte, wie es die erfindungsgemäße Abschirmfolie liefert. Für die Abschirmfolie wird erfindungsgemäß ein hochpermeables amorphes Metall verwendet, welches eine Dicke von mindestens 20 Mikrometern und höchstens von 75 Mikrometern aufweist, wobei jedoch durch Stapeln von Folien jede beliebige Dicke erreicht werden kann, zumal die Magnetostriktion vernachlässigbar klein ist und somit ein Delaminieren der gestapelten Folie nicht auftritt.
- Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beigefügten Figuren näher erörtert.
-
1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung, -
2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung, -
3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer dritten Ausführungsform der Erfindung, -
4 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer vierten Ausführungsform der Erfindung, -
5 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer fünften Ausführungsform der Erfindung. -
1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil1 einer ersten Ausführungsform der Erfindung. Das elektronische Bauteil1 weist eine mehrschichtige Umverdrahtungsplatte2 auf, die ein Schaltungschip3 trägt, wobei das Schaltungschip3 mit seiner aktiven Oberseite18 und einer isolierenden Klebstoff-Folie22 auf der Umverdrahtungsplatte2 ausgerichtet und montiert ist. Die mehrschichtige Umverdrahtungsplatte2 weist eine Trägerschicht25 aus vernetztem Kunststoff, der durch Glasfasern oder Kohlefasern verstärkt sein kann, auf. Die Kunststoffschicht25 trägt eine magnetische Abschirmschicht8 aus amorphem Metall oder einer amorphen Metall-Legierung vorzugsweise auf der Basis Eisen, Kobalt oder Nickel mit Legierungszusätzen, beispielsweise aus Bor, die trotz hoher mechanischer Härte mit einem E-Modul von 150 GPa, einer Zugfestigkeit zwischen 1000 und 3000 MPa und einer Vickershärte zwischen 900 und 1100 weichmagnetische Eigenschaften aufweist. - Die weichmagnetischen Eigenschaften schirmen den Speicherchip
12 von magnetischen Störfeldern, wie sie durch Transformatoren, Netzgeräte oder Gebläsemotoren in der Umgebung eines derartigen elektronischen Speicherbausteins auftreten können, ab. Aufgrund der weichmagnetischen Eigenschaften der Abschirmschicht in einer Dicke zwischen 20 und 75 Mikrometern ist wegen der amorphen Materialien gewährleistet, dass diese Schicht selbst nicht dauermagnetisiert werden kann, so dass eine Beeinträchtigung des Speicherchips und seiner Funktionsfähigkeit unterbleibt. - Die Außenseite
10 der Umyerdrahtungsplatte2 ist in dieser Ausführungsform der Erfindung gleichzeitig die Unterseite des elektronischen Bauteils1 . Auf der Außenseite10 der Umverdrahtungsplatte2 sind die Außenkontakte7 des elektronischen Bauteils1 angeordnet, die über eine Umverdrahtungsstruktur29 aus Außenkontaktflächen28 , Umverdrahtungsleitungen6 und Bondkontaktflächen16 über Bondverbindungen21 in einer Bondkanalöffnung13 mit Kontaktflächen5 des Speicherchips12 verbunden sind. Die äußerste Schicht der mehrschichtigen Umverdrahtungsplatte2 wird von einer Lötstopplackschicht27 gebildet, welche die Umverdrahtungsleitungen6 abdeckt und die Außenkontakte7 beziehungsweise die Außenkontaktflächen28 freilässt. - Die Bondverbindungen
21 im Bondkanal sind in einer Kunststoffgehäusemasse19 eingebettet und so vor mechanischen und elektrischen Störungen geschützt. Der Schichtaufbau der mehrschichtigen Umverdrahtungsplatte vom Speicherchip aus gesehen weist somit zunächst eine Klebstoff-Folie22 , anschließend die magnetische Abschirmschicht8 , die in diesem Fall aus einer Abschirmfolie9 besteht, auf und wird von einer Kunststoffschicht25 getragen, die ihrerseits mit einer Kupferstruktur26 plattiert ist und als abschließende Außenschicht schützt eine Lötstopplackschicht27 die Umverdrahtungsstruktur29 der Umverdrahtungsplatte2 vor äußerer Beschädigung und vor elektrischen Kurzschlüssen sowie vor einem Benetzen durch das Außenkontaktmaterial der Außenkontakte7 beim Auflöten auf eine übergeordnete Schaltung einer Leiterplatte. - Während das Bezugszeichen
10 die Unterseite des elektronischen Bauteils1 und gleichzeitig die Außenseite der mehrschichtigen Umverdrahtungsplatte2 kennzeichnet, wird die Chipseite der mehrschichtigen Umverdrahtungsplatte2 durch das Bezugszeichen15 gekennzeichnet. Der Speicherchip12 ist in dieser Ausführungsform der Erfindung in eine Kunststoffgehäusemasse19 eingebettet. Diese Kunststoffgehäusemasse19 kann gleichzeitig für mehrere elektronische Bauteile, die auf einem Nutzen hergestellt werden, auf den Halbleiterchip aufgebracht werden, wobei gleichzeitig auch die Kunststoffgehäusemasse19 in die Bondkanalöffnung eingebracht wird. Die Bondkanalöffnung13 für die einzelnen Schichten22 ,8 und25 können in jede Schicht einzeln vor einem Auflaminieren der Schichten in dieselben eingebracht werden, wenn diese Schichten als eigenständige Folien oder Platten vorliegen. Eine andere Möglichkeit besteht darin, nach Laminieren dieser drei Grundschichten22 ,8 und25 die Bondkanalöffnung in einem Arbeitsschritt einzubringen. - Da sich jedoch die Materialien einer Klebstoff-Folie
15 für die Klebstoffschicht24 der Umverdrahtungsplatte2 und die Materialien der Abschirmfolie9 für die Abschirmschicht8 sowie die Materialien der Kunststoffschicht für die Trägerplat te wesentlich in ihrer Bearbeitbarkeit voneinander unterscheiden, werden diese drei Schichten in Folienform vorstrukturiert und anschließend aufeinander auflaminiert. Dabei weist die Kunststoffschicht25 bereits die Umverdrahtungsstruktur29 auf, die ihrerseits bereits mit einer Lötstopplackschicht27 versehen sein kann. Der Schutz vor magnetischen Störfeldern erfolgt in dieser Ausführungsform der Erfindung lediglich durch die Abschirmschicht8 der mehrschichtigen Umverdrahtungsplatte2 , so dass der Schaltungschip3 nur einseitig vor magnetischen Störfeldern geschützt ist. -
2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Der Aufbau der mehrschichtigen Umverdrahtungsplatte
2 der zweiten Ausführungsform der Erfindung entspricht der Umverdrahtungsplatte2 der ersten Ausführungsform der Erfindung, da auch hier ein Speicherchip12 , der beispielsweise auch einen magnetischen Speicherchip darstellen kann, vor magnetischen Störfeldern geschützt werden soll. Im Unterschied zur ersten Ausführungsform ist in dieser zweiten Ausführungsform der Erfindung vorgesehen, dass eine nicht strukturierte Abschirmfolie9 auf die passive Rückseite17 des Speicherchips12 laminiert wird. Damit ist die empfindliche aktive Vorderseite18 des Halbleiterchips von Abschirmfolien9 eingeschlossen, die einerseits auf der Rückseite des Halbleiterchips angeordnet sind und andererseits eine Schicht der mehrschichtigen Umverdrahtungsplatte2 bilden. - Ein weiterer Unterschied dieser zweiten Ausführungsform der Erfindung zur ersten Ausführungsform der Erfindung besteht in der Verwendung eines flachen Bondbandes für die Bondverbindung
21 in der Bondkanalöffnung13 . Dieses Bondband von unter 10 Mikrometern Dicke ist praktisch eine Verlängerung der Leiterbahn6 der Umverdrahtungsstruktur29 . Neben dem Vorteil des beidseitigen Abschirmens der aktiven Vorderseite18 des Speicherchips12 durch ein amorphes Metall oder eine entsprechende amorphe Metall-Legierung wie in der ersten Ausführungsform der Erfindung, hat dieses elektronische Bauteil1 den weiteren Vorteil, dass die Bondverbindung21 wesentlich flacher ausgeführt werden kann als in der ersten Ausführungsform der Erfindung. -
3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil1 einer dritten Ausführungsform der Erfindung. Auch in diesem Fall soll ein Speicherchip mit elektronischen Speicherzellen oder ein Speicherchip mit magnetischen Speicherzellen vor Störfeldern geschützt werden. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Die Anordnung der Schichten in der mehrschichtigen Umverdrahtungsplatte
2 ist in dieser Ausführungsform der Erfindung geändert, so dass die Abschirmschicht8 in Form einer Abschirmfolie9 auf der Außenkontaktseite der Umverdrahtungsplatte2 angeordnet ist und die Kunststoffschicht25 auf der Chipseite15 der Umverdrahtungsplatte liegt. Dazu weist die Abschirmschicht8 eine zusätzliche Isolierschicht30 , beispielsweise aus einem Ormocermaterial auf, die wenige Mikrometer dick ist und ihrerseits die Umverdrahtungsstruktur29 trägt, auf der wiederum die Lötstopplackschicht aufgebracht ist. - Darüber hinaus wurden weitere Abschirmfolien
9 zur magnetischen Abschirmung des Speicherchips12 vorgesehen, indem sowohl auf der Rückseite17 des Speicherchips12 eine nicht strukturierte Abschirmfolie9 auflaminiert ist, als auch auf der Vorderseite18 des Speicherchips12 eine mit einer Bondkanalöffnung13 strukturierte Abschirmfolie9 auflaminiert ist. Derartige zusätzliche Abschirmschichten8 unmittelbar auf dem Speicherchip sind dann hilfreich, wenn der Abschirmfaktor der Abschirmschicht8 aus amorphem Metall oder einer Metall-Legierung in der Umverdrahtungsplatte2 nicht ausreicht. - Alternativ kann die Abschirmschicht
8 in der Umverdrahtungsplatte2 auch mehrlagig ausgeführt werden, indem mehrere Abschirmfolien9 übereinander laminiert werden. Doch kann ein derartiger Stapel in der Umverdrahtungsplatte2 nicht den Speicherchip12 vor magnetischen Störungen von der Rückseite17 aus schützen, so dass das Auflaminieren eines Stapels von Abschirmfolien9 auf der Rückseite7 des Speicherchips12 in Fällen großer magnetischer Störfelder erforderlich werden kann. -
4 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Der mit der vierten Ausführungsform der Erfindung zu schützende Schaltungschip
3 ist ein Logikchip14 , der mit seiner aktiven Oberseite18 nicht zu der Umverdrahtungsplatte2 gerichtet ist, sondern entgegengesetzt angeordnet ist, so dass seine passive Rückseite17 auf der Umverdrahtungsplatte2 über eine in diesem Fall elektrisch leitende Klebstoffschicht23 verbunden ist. Die mehrschichtige Umverdrahtungsplatte2 weist zur Chipseite15 hin eine strukturierte Abschirmschicht8 in Form einer Abschirmfolie9 auf, die derart strukturiert ist, dass sie Öffnungen11 für Bondkontaktflächen16 einer Umverdrahtungsstruktur29 freigibt. Die Abschirmschicht8 aus amorphem Metall ist mit Hilfe eines isolierenden Klebstoffs beziehungsweise einer isolierenden Klebstoffschicht24 auf die Umverdrahtungsstruktur29 der Kunststoffschicht auflaminiert. - Die Kunststoffschicht
25 weist in dieser vierten Ausführungsform der Erfindung Durchkontakte31 auf, über welche die Umverdrahtungsstruktur29 elektrisch mit den Außenkontakten7 verbunden ist. Über einen derartigen Durchkontakt31 kann auch die Rückseite17 des Logikchips14 mit einem Außenkontakt7 beispielsweise zur Erdung oder zum Anschluss an das niedrigste Potential der integrierten Schaltung des Logikchips14 verbunden sein. Diese elektrische Verbindung wird über die Umverdrahtungsfolie9 auf der Rückseite17 des Halbleiterchips, eine elektrisch leitende Klebstoffschicht23 , eine weitere Abschirmfolie9 aus elektrisch leitendem, magnetisch abschirmenden amorphem Metall oder einer entsprechenden Metall-Legierung und schließlich über elektrische Kontaktflächen aus Kupfer und entsprechenden Lotflächen sowie über einen Durchkontakt31 und eine Außenkontaktfläche28 zu dem Außenkontakt7 erreicht. - Somit ist die Unterseite des Logikchips
14 mit zwei aufeinandergestapelten Abschirmfolien9 , die über einen leitenden Klebstoff23 miteinander verbunden sind, vor magnetischen Störungen geschützt, während die aktive Oberseite18 durch eine strukturierte Abschirmfolie9 zusätzlich geschützt werden kann. Diese strukturierte Abschirmfolie9 weist Öffnungen11 zur Freilassung der Kontaktflächen5 des Logikchips14 auf, so dass für eine Bondverbindung21 diese Kontaktflächen5 des Logikchips14 am Rand des Logikchips zugänglich sind. -
5 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Ausführungsformen werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Der Unterschied der fünften Ausführungsform der Erfindung zu der vierten Ausführungsform der Erfindung besteht darin, dass eine Abschirmfolie
9 auf der Außenseite des elektronischen Bauteils angeordnet ist. Dazu weist die strukturierte Abschirmfolie9 Öffnungen11 für die Außenkontakte7 auf. Zusätzlich werden die Außenkontakte7 von einem Lötstopplack11 umgeben, der die Außenkontakte7 gleichzeitig von der Abschirmfolie9 auf der Unterseite des elektronischen Bauteils1 isoliert. Auch in dieser Ausführungsform der Erfindung wird die Abschirmung für ein Logikchip14 eingesetzt, das in seinem Randbereich Kontaktflächen5 aufweist, die bei einer Abschirmung der aktiven Oberseite18 des Halbleiterchips mit einer Abschirmfolie9 durch entsprechende Öffnungen11 in der Abschirmfolie ausgespart werden müssen. - Auch in dieser Ausführungsform kann die Rückseite
17 des Logikchips14 mit einem der Außenkontakte7 über einen Durchkontakt verbunden sein, jedoch wird dieses in dem hier dargestellten Querschnitt der5 nicht gezeigt. In einer derart einfachen Ausführungsform der Erfindung besteht die Umverdrahtungsplatte2 lediglich aus drei Schichten, nämlich eine Schicht, welche die Umverdrahtungsstruktur29 mit entsprechenden Umverdrahtungsleitungen6 aufweist, ferner eine Kunststoffschicht25 , welche die Umverdrahtungsstruktur trägt und Durchkontakte31 aufweist, sowie eine Abschirmschicht8 aus einer Abschirmfolie9 mit entsprechenden Öffnungen11 für die Außenkontakte7 des elektronischen Bauteils. Auch in der fünften Ausführungsform der Erfindung wird wie in der vierten Ausführungsform der Erfindung die Verbindung zwischen Kontaktflächen5 des Logikchips14 mit der Umverdrahtungsstruktur29 über eine Bondverbindung21 erreicht. -
- 1
- elektronisches Bauteil
- 2
- mehrschichtige Umverdrahtungsplatte
- 3
- Schaltungschip
- 4
- magnetischer Speicherchip
- 5
- Kontaktflächen des Chips
- 6
- Umverdrahtungsleitungen
- 7
- Außenkontakte
- 8
- Abschirmschicht
- 9
- Abschirmfolie
- 10
- Außenseite der Umverdrahtungsplatte
- 11
- Öffnungen in der Abschirmschicht
- 12
- Speicherchip
- 13
- Bondkanalöffnung
- 14
- Logikchip
- 15
- Chipseite der Umverdrahtungsplatte
- 16
- Bondkontaktflächen
- 17
- Rückseite des Schaltungschips
- 18
- Vorderseite des Schaltungschips
- 19
- Kunststoffgehäusemasse
- 20
- elektrische Verbindung
- 21
- Bondverbindung
- 22
- Klebstoff-Folie
- 23
- elektrisch leitende Klebstoffschicht
- 24
- Klebstoffschicht
- 25
- Kunststoffschicht
- 26
- Kupferstruktur
- 27
- Lötstopplackschicht
- 28
- Außenkontaktflächen
- 29
- Umverdrahtungsstruktur
- 30
- Isolierschicht
- 31
- Durchkontakte
Claims (27)
- Elektronisches Bauteil (
1 ) mit einer mehrschichtigen Umverdrahtungsplatte (2 ), die einen Schaltungschip (3 ) insbesondere einen magnetischen Speicherchip (4 ) trägt und Kontaktflächen (5 ) des Chips über Umverdrahtungsleitungen (6 ) mit Außenkontakten (7 ) des elektronischen Bauteils (1 ) verbindet, wobei die Umverdrahtungsplatte (2 ) mindestens eine strukturierte, magnetische Abschirmschicht (8 ) aus einem amorphen Metall oder einer amorphen Metall-Legierung aufweist. - Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Schaltungschip (
3 ) magnetische Speicherzellen aufweist. - Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Schaltungschip (
3 ) ein Logikchip (14 ) ist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abschirmschicht (
8 ) eine strukturierte Abschirmfolie (9 ) mit einer Dicke zwischen 20 und 75 Mikrometer ist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abschirmschicht (
8 ) mehrere gestapelte und aufeinander laminierte Abschirmfolien (9 ) aufweist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das amorphe Metall eine Kobalt oder Kobaltlegierung aufweist.
- Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das amorphe Metall eine Bor/Eisen-Legierung aufweist.
- Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das amorphe Metall eine Sättigungsinduktiom zwischen 0,5 und 1 Tesla aufweist.
- Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das amorphe Metall eine Sättigungsmagnetostriktion kleiner als 0,2 × 10–6 aufweist.
- Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das amorphe Metall eine Curietemperatur zwischen 200°C und 500°C aufweist.
- Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Abschirmschicht (
8 ) auf der Außenseite (10 ) der Umverdrahtungsplatte (2 ), die dem Schaltungschip (3 ) gegenüberliegt, angeordnet ist, wobei die Abschirmfolie (9 ) mindestens Öffnungen (11 ) für in vorgegebenem Rastermaß ringförmig oder in einer Matrix angeordnete Außenkontakte (7 ) aufweist. - Elektronisches Bauteil nach einem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Abschirmschicht (
8 ) der Umverdrahtungsplatte (2 ) eines Speicherchips (12 ) mindestens eine Bondkanalöffnung aufweist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Abschirmschicht (
8 ) auf der Chipseite (15 ) der Umverdrahtungsplatte (2 ) angeordnet ist und mindestens Öffnungen (11 ) für Bondkontaktflächen (16 ) aufweist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungschip (
3 ) auf seiner Rückseite (17 ) eine Abschirmfolie (9 ) aufweist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungschip (
3 ) auf seiner aktiven Vorderseite (18 ) eine strukturierte Abschirmfolie (9 ), in der mindestens Öffnungen (11 ) für die Kontaktflächen (5 ) der Schaltungschips (3 ) vorgesehen sind, aufweist. - Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abschirmschicht (
8 ) auf der Umverdrahtungsplatte (2 ) mindestens einen Schirmfaktor zwischen 50 und 100 aufweist. - Verfahren zur Herstellung eines elektronischen Bauteils (
1 ), das eine mehrschichtige Umverdrahtungsplatte (2 ) aufweist, die mindestens einen Schaltungschip (3 ) trägt und Kontaktflächen (5 ) des Schaltungschips über Umverdrahtungsleitungen (6 ) mit Außenkontakten (7 ) des elektronischen Bauteils (1 ) verbindet, wobei die Umverdrahtungsplatte (2 ) mindestens eine strukturierte, magnetische Abschirmschicht (8 ) aus einem amorphen Metall oder einer amorphen Metall-Legierung aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren einer Abschirmfolie (8 ) aus amorphem Metall oder einer amorphen Metall-Legierung für einen Nutzen mit mehreren Bauteilpositionen, – Auflaminieren der strukturierten Abschirmfolie (8 ) auf die Umverdrahtungsplatte (2 ) des Nutzens, – Aufbringen und elektrisches Verbinden von Schaltungschips (23 )in den Bauteilpositionen der Umverdrahtungsplatte (2 ) des Nutzens, – Aufbringen einer Kunststoffgehäusemasse (19 ) auf den Nutzen unter Einbetten der Schaltungschips (3 ) und der elektrischen Verbindungen (20 ), – Aufbringen von Außenkontakten (7 ) in den Bauteilpositionen des Nutzens, – Vereinzeln der Bauteilpositionen des Nutzens zu einzelnen elektronischen Bauteilen (1 ). - Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Strukturieren der Abschirmfolien (
9 ) mittels Stanzen von vorbestimmten Mustern von Öffnungen (11 ) erfolgt. - Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Strukturieren der Abschirmfolien (
9 ) mittels Laserabtrag erfolgt. - Verfahren nach einem der Ansprüche 17, dadurch gekennzeichnet, dass das Strukturieren der Abschirmfolien (
9 ) mittels Ätzverfahren durch eine Ätzmaske erfolgt. - Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass die strukturierte Abschirmfolie (
9 ) vor dem Aufbringen der Schaltungschips (3 ) auf die Chipseite (15 ) der Umverdrahtungsplatte (2 ), welche die Schaltungschips (3 ) trägt, unter Freilassung der für die Bondverbindungen (21 ) vorgesehenen Flächen auflaminiert wird. - Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass die strukturierte Abschirmfolie (
9 ) auf die Außenseite (10 ) der Umverdrahtungsplatte (2 ), welche die Außenkontakte (7 ) trägt, unter Freilassung der für die Außenkontakte (7 ) vorgesehenen Flächen auflaminiert wird. - Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass in den Bauteilpositionen des Nutzens Schaltungschips (
3 ) mit magnetischen Speicherzellen auf die Umverdrahtungsplatte (2 ) aufgebracht werden. - Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass in den Bauteilpositionen des Nutzens Schaltungschips (
3 ) mit Logikschaltungen auf die Umverdrahtungsplatte (2 ) aufgebracht werden. - Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass mehrere strukturierte Abschirmfolien (
9 ) aufeinander laminiert werden. - Verfahren nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, dass vor dem Aufbringen der Schaltungschips (
3 ) auf die Umverdrahtungsplatte (2 ) auf den Rückseiten (17 ) der Schaltungschips (3 ) Abschirmfolien (9 ) aufgebracht werden. - Verfahren nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, dass vor dem Aufbringen der Schaltungschips (
3 ) auf die Umverdrahtungsplatte (2 ) auf der aktiven Vorderseite (18 ) der Schaltungschips (3 ) strukturierte Abschirmfolien (9 ) unter Freilassen der Kontaktflächen (5 ) der Schaltungschips (3 ) aufgebracht werden.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10229542A DE10229542B4 (de) | 2002-07-01 | 2002-07-01 | Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben |
EP03761442A EP1518274A1 (de) | 2002-07-01 | 2003-06-30 | Elektronisches bauteil mit mehrschichtiger umverdrahtungsplatte und verfahren zur herstellung desselben |
US10/519,444 US7294910B2 (en) | 2002-07-01 | 2003-06-30 | Electronic component with multilayered rewiring plate and method for producing the same |
PCT/DE2003/002162 WO2004004006A1 (de) | 2002-07-01 | 2003-06-30 | Elektronisches bauteil mit mehrschichtiger umverdrahtungsplatte und verfahren zur herstellung desselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10229542A DE10229542B4 (de) | 2002-07-01 | 2002-07-01 | Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10229542A1 DE10229542A1 (de) | 2004-01-29 |
DE10229542B4 true DE10229542B4 (de) | 2004-05-19 |
Family
ID=29796071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10229542A Expired - Fee Related DE10229542B4 (de) | 2002-07-01 | 2002-07-01 | Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US7294910B2 (de) |
EP (1) | EP1518274A1 (de) |
DE (1) | DE10229542B4 (de) |
WO (1) | WO2004004006A1 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4096302B2 (ja) * | 2002-12-16 | 2008-06-04 | ソニー株式会社 | 磁気メモリ装置 |
US20050276029A1 (en) * | 2004-06-14 | 2005-12-15 | Lober David L | Mounting a voltage regulator on top of a processor |
JP2006059839A (ja) * | 2004-08-17 | 2006-03-02 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US7205643B2 (en) * | 2005-03-08 | 2007-04-17 | David Walter Smith | Stray field shielding structure for semiconductors |
DE102005015455B4 (de) * | 2005-04-04 | 2021-03-18 | Infineon Technologies Ag | Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses |
DE102005015454B4 (de) | 2005-04-04 | 2010-02-18 | Infineon Technologies Ag | Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben |
US7795708B2 (en) * | 2006-06-02 | 2010-09-14 | Honeywell International Inc. | Multilayer structures for magnetic shielding |
DE102006031405B4 (de) * | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
CA2576752A1 (en) * | 2007-02-02 | 2008-08-02 | Hydro-Quebec | Amorpheous fe100-a-bpamb foil, method for its preparation and use |
AU2008202373C1 (en) * | 2007-07-05 | 2023-11-02 | Cta Australia Pty Ltd | Tactile ground surface indicator |
US20090095075A1 (en) * | 2007-10-12 | 2009-04-16 | Yevgeniy Vinshtok | Sensor housing |
JP5729186B2 (ja) * | 2011-07-14 | 2015-06-03 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US9520645B2 (en) * | 2013-09-09 | 2016-12-13 | Apple Inc. | Electronic device with electromagnetic shielding structures |
JP6353763B2 (ja) * | 2014-09-30 | 2018-07-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US10213144B2 (en) | 2016-01-25 | 2019-02-26 | International Business Machines Corporation | Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity |
US10376193B2 (en) | 2016-07-25 | 2019-08-13 | International Business Machines Corporation | Embedded sacrificial layer to enhance biosensor stability and lifetime for nanopatterned electrodes |
US10161898B2 (en) | 2017-01-30 | 2018-12-25 | International Business Machines Corporation | Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity |
US10548530B2 (en) | 2017-03-01 | 2020-02-04 | International Business Machines Corporation | Biosensor calibration structure containing different sensing surface area |
US11562907B2 (en) | 2018-11-29 | 2023-01-24 | International Business Machines Corporation | Nanostructure featuring nano-topography with optimized electrical and biochemical properties |
US12023162B2 (en) | 2018-11-29 | 2024-07-02 | International Business Machines Corporation | Three-dimensional silicon-based comb probe with optimized biocompatible dimensions for neural sensing and stimulation |
US11959874B2 (en) | 2018-11-29 | 2024-04-16 | International Business Machines Corporation | Nanostructure featuring nano-topography with optimized electrical and biochemical properties |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4205102A1 (de) * | 1992-02-20 | 1993-08-26 | Kurt Dr Ing Weyand | Verbundwerkstoff fuer elektromagnetische abschirmungen |
DE19516448A1 (de) * | 1995-05-04 | 1996-11-07 | Siemens Matsushita Components | Flexible Kunststoffolie mit magnetischen Eigenschaften |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4340458A (en) | 1980-06-02 | 1982-07-20 | Joslin Diabetes Center, Inc. | Glucose sensor |
JPS5979417A (ja) * | 1982-10-28 | 1984-05-08 | Sony Corp | 磁気ヘツド装置 |
US4749625A (en) * | 1986-03-31 | 1988-06-07 | Hiraoka & Co., Ltd. | Amorphous metal laminate sheet |
JPH01223708A (ja) * | 1988-03-03 | 1989-09-06 | Tokin Corp | ノイズ防止素子 |
EP0642168B1 (de) * | 1989-07-18 | 1998-09-23 | Sony Corporation | Nichtflüchtige Halbleiterspeicheranordnung |
JPH0935927A (ja) * | 1995-07-20 | 1997-02-07 | Tokin Corp | 複合磁性体及びそれを用いた電磁干渉抑制体 |
US7002475B2 (en) * | 1997-12-31 | 2006-02-21 | Intermec Ip Corp. | Combination radio frequency identification transponder (RFID tag) and magnetic electronic article surveillance (EAS) tag |
JP2000188173A (ja) * | 1998-12-24 | 2000-07-04 | Sharp Corp | 面状発熱体 |
JP3781610B2 (ja) * | 2000-06-28 | 2006-05-31 | 株式会社東芝 | 半導体装置 |
US6717241B1 (en) | 2000-08-31 | 2004-04-06 | Micron Technology, Inc. | Magnetic shielding for integrated circuits |
US20020081772A1 (en) * | 2000-12-21 | 2002-06-27 | Madrid Ruben P. | Method and system for manufacturing ball grid array ("BGA") packages |
JP2003115578A (ja) | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
US6906396B2 (en) * | 2002-01-15 | 2005-06-14 | Micron Technology, Inc. | Magnetic shield for integrated circuit packaging |
-
2002
- 2002-07-01 DE DE10229542A patent/DE10229542B4/de not_active Expired - Fee Related
-
2003
- 2003-06-30 US US10/519,444 patent/US7294910B2/en not_active Expired - Fee Related
- 2003-06-30 WO PCT/DE2003/002162 patent/WO2004004006A1/de active Application Filing
- 2003-06-30 EP EP03761442A patent/EP1518274A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4205102A1 (de) * | 1992-02-20 | 1993-08-26 | Kurt Dr Ing Weyand | Verbundwerkstoff fuer elektromagnetische abschirmungen |
DE19516448A1 (de) * | 1995-05-04 | 1996-11-07 | Siemens Matsushita Components | Flexible Kunststoffolie mit magnetischen Eigenschaften |
Also Published As
Publication number | Publication date |
---|---|
US7294910B2 (en) | 2007-11-13 |
US20060043539A1 (en) | 2006-03-02 |
WO2004004006A1 (de) | 2004-01-08 |
DE10229542A1 (de) | 2004-01-29 |
EP1518274A1 (de) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10229542B4 (de) | Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben | |
DE102004002176B4 (de) | Mikrominiatur-Stromrichter | |
DE69321864T2 (de) | Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen | |
DE69729673T2 (de) | Chipträger und Halbleiteranordnung mit diesem Chipträger | |
DE69626747T2 (de) | Gedruckte Leiterplatte und ihre Anordnung | |
DE69727373T2 (de) | Halbleitervorrichtung | |
EP3231261B1 (de) | Leiterplatte mit einem asymmetrischen schichtenaufbau | |
DE3877544T2 (de) | Halter fuer elektronische komponenten, insbesondere fuer speicherkarten und auf solche weise hergestelltes produkt. | |
EP3231262B1 (de) | Semiflexible leiterplatte mit eingebetteter komponente | |
DE3019207A1 (de) | Traegerelement fuer einen ic-chip | |
DE112017001771T5 (de) | Halbleitergehäuse mit EMI-Abschirmschicht | |
DE102008003952A1 (de) | Mikrominiatur-Umrichter | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE102006060719A1 (de) | Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls | |
DE112007000081T5 (de) | Hochfrequenzgerätmodul und Herstellungsverfahren desselben | |
DE102014111195A1 (de) | Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung | |
EP1518267A2 (de) | Elektronisches bauteil mit einer gehäusepackung | |
DE19731983A1 (de) | Kontaktlos betreibbarer Datenträger | |
DE102020120758A1 (de) | Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger | |
DE69718223T2 (de) | Massenspeicher und Herstellungsverfahren dafür | |
DE102020120314A1 (de) | Semiflex Komponententräger mit einem dielektrischen Material, welches eine eingebettete Komponente umgibt und einen lokal reduzierten E-Modul hat | |
DE112010004897B4 (de) | System zum Verbessern der Verbindungen eines kernlosen Aufbaus und zugehörige Verfahren | |
DE69414846T2 (de) | Methode zur elektrische Isolation von Kühlkörpern in elektronischen Leistungsschaltungen | |
DE102010019121B4 (de) | Abschirmung eines integrierten Schaltkreises in einem Wert- oder Sicherheitsdokument | |
DE102005015455A1 (de) | Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |