UA57033C2 - Чіп-модуль і спосіб виготовлення чіп- модуля - Google Patents

Чіп-модуль і спосіб виготовлення чіп- модуля Download PDF

Info

Publication number
UA57033C2
UA57033C2 UA99031563A UA99031563A UA57033C2 UA 57033 C2 UA57033 C2 UA 57033C2 UA 99031563 A UA99031563 A UA 99031563A UA 99031563 A UA99031563 A UA 99031563A UA 57033 C2 UA57033 C2 UA 57033C2
Authority
UA
Ukraine
Prior art keywords
chip
chip module
mounting
fact
contact elements
Prior art date
Application number
UA99031563A
Other languages
English (en)
Russian (ru)
Inventor
Юрген Фішер
Юрген ФИШЕР
Йозеф Хайтцер
Міхаель Хубер
Михаель Хубер
Франк ПЮШНЕР
Петер Штампка
Original Assignee
Сіменс Акцієнгезельшафт
Сименс Акциенгезельшафт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сіменс Акцієнгезельшафт, Сименс Акциенгезельшафт filed Critical Сіменс Акцієнгезельшафт
Publication of UA57033C2 publication Critical patent/UA57033C2/uk

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Abstract

Чіп-модуль, що містить розташоване на його зовнішньому боці (2) контактне поле (3), з кількома ізольованими один від одного, в основному плоскими, контактними елементами (4) з електропровідного матеріалу, і принаймні один напівпровідниковий чіп (6) з однією або кількома інтегральними напівпровідниковими схемами, що за допомогою з'єднувальних виводів (8) електрично зв'язані з контактними елементами (4) контактного поля (3), причому контактні елементи (4) чіп-модуля (1) утворені попередньо виготовленою вивідною рамкою (20) для обпирання принаймні одного напівпровідникового чіпа (6) і розміщеними принаймні на двох протилежних боках чіп-модуля (1), відігнутими назовні, прокладеними рядами один поряд з іншим виводами (8), придатними для поверхневого монтажу чіп-модуля (1) на монтажній поверхні (9) друкованої плати або основи картки (10).

Description

Опис винаходу
Винахід стосується чіп-модуля з контактним полем, розташованим на його зовнішній стороні, кількома 2 Ізвольованими один від одного контактними елементами з електропровідного матеріалу, в основному плоскими, і принаймні одним напівпровідниковим чіпом з однією або кількома інтегральними напівпровідниковими схемами, які за допомогою з'єднувальних виводів електрично зв'язані з контактними елементами контактного поля. Крім того, винахід стосується способу виготовлення такого чіп-модуля, застосування подібних чіп-модулей у чіп-картках або аналогічних носіях даних, а також їх розміщення на друкованій платі або у друкованій платі, 70 чи на основі картки, або у основі картки.
При виготовленні чіп-карток чіп-модулі виробляються як технологічно завершені проміжні вироби, що незалежно переробляються потім на кінцеві продукти. При цьому під чіп-модулем слід розуміти структуру згідно з обмежувальною частиною п.1 формули винаходу, у якій на підкладці або у підкладці розташована одна чи кілька інтегральних напівпровідникових схем у формі чіпів, що за допомогою з'єднувальних виводів зв'язані з 12 системою друкованих провідників, розміщеною принаймні на одній стороні підкладки. У відомому чіп-модулі підкладкою служить основа, найчастіше з епоксидного чи аналогічного пластмасового матеріалу, на якій монтується напівпровідниковий чіп, і на якій на зовнішній стороні звичайної чіп-картки з контактами, що має формат 1І0-1, 10-00 або І0-000, розташовані зазвичай шість або вісім контактних елементів, найчастіше позолочених, за допомогою яких забезпечується гальванічний зв'язок із зовнішнім пристроєм зчитування-запису для забезпечення енергією та передачі даних на схему мікроконтролера, інтегровану у чіп-картку.
Розташування контактних елементів відносно корпусу чіп-картки та їхні розміри визначені у міжнародних стандартах ІЗО 7810 або ІБО 7816-2. З іншими деталями, ознаками конструкції та процесу виготовлення чіп-модуля та чіп-картки можна ознайомитись у роботі: Вольфганг Ранкль, Вольфганг Еффінг, "Довідник з чіп-карток", видавництво "Карл Гансер Ферлаг", 1995р., ІЗВМ 3-446-17993-3. с
У зв'язку із зростанням кількості можливих варіантів застосування у чіп-картках для підвищення надійності Ге) захисту інформації зростає попит на мікроконтролери, що відповідають найвищим вимогам у цій галузі. Завдяки застосуванню так званих криптоконтролерів, які за допомогою сопроцесорів дозволяють досягти надзвичайної швидкості обчислень за рахунок швидкої обробки вбудованих в чіп асиметричних алгоритмів захисту, забезпечується надійний захист інформації. У зв'язку з подвійним застосуванням криптоконтролерів як у о чіп-картках, так і на картках, наприклад, у так званих вставних картках РСМСІА, системах зчитування у банках се та фінансово-кредитних закладах для забезпечення електричного зв'язку між криптоконтролерами та аналогічними пристроями зчитування внаслідок різних вимог щодо надійності застосовуються різні форми о корпусів для криптоконтролерних схем, що у зв'язку з застосуванням різних технологічних процесів та ї- матеріалів пов'язано з підвищенням витрат та ускладненням логістики. 3о Корпуси чіпів, призначені для поверхневого монтажу, мають спеціально сформовані виводи, що дозволяє о автоматизувати процес монтажу і паяння. У переважному способі утворення з'єднань між напівпровідниковим чіпом та платою відповідно до вимог технології поверхневого монтажу на плату способом шовкографії наноситься паяльна паста, після чого на ній розміщуються напівпровідникові чіпи у корпусах за технологією « схем поверхневого складення. Для утворення з'єднання між платою та напівпровідниковим чіпом плату для З 70 розплавлення припою вставляють у піч. При цьому необхідно забезпечити, щоб паяне з'єднання було надійним і с знаходилось на належному місці, крім цього, припій не повинен розтікатись, тому що це може спричинити короткі з» замикання, або внаслідок цього не буде забезпечений надійний контакт.
У порівнянні з цим, площа контактів чіп-модулів, що застосовуються сьогодні і чіп-картках, відносно велика, причому ці контакти служать насамперед для забезпечення надійного зв'язку з датчиками периферійного зчитувального пристрою. і-й Таким чином, для різних варіантів застосування необхідні різні види корпусів та підкладок чіпів, що -і призводить до підвищення витрат на виготовлення у зв'язку з застосуванням різних технологічних процесів, логістики, матеріалів тощо. о З патенту Німеччини ОЕ-А-4431754 С1 відомий несучий елемент для монтажу у чіп-картці з со 20 напівпровідниковим чіпом, розташованим на вивідній рамці і електрично зв'язаний з її контактними пелюстками, причому принаймні напівпровідниковий чіп та з'єднувальні проводи, призначені для його з'єднання з контактними с» пелюстками, оточені пластмасою таким чином, що контактні пелюстки як електропровідні виводи для з'єднання з напівпровідниковим чіпом виступають за межі пластмаси. Контактні пелюстки на одній з поверхонь пластмаси утворюють контактні площадки, причому принаймні два з контактних пелюстків додатково для подовження 25 контактних площадок утворюють виводи для підключення кінців котушки антени.
ГФ) З європейського патенту ЕР-А-0408904 А? відомий конструктивний елемент з потужним високочастотним транзистором, що має пластмасовий фасонний корпус для розміщення окремих конструктивних компонентів, о причому нижні копланарні поверхні поверхонь для підключення, розташовані з нижнього боку, залишаються вільними. 60 В основу винаходу було покладено задачу розробки конструктивних заходів, за допомогою яких готовий чіп-модуль, призначений для застосування у чіп-картках, можна переробляти, щоб пристосувати для монтажу у платі або на її поверхні.
Це завдання вирішується за допомогою чіп-модуля за п.7 та способу виготовлення чіп-модуля за п.15 формули винаходу. Використання такого чіп-модуля для виготовлення чіп-карток або аналогічних носіїв даних бо описано у п.27, застосування чіп-модуля для монтажу на поверхні друкованої плати або у цій платі, чи на поверхні або у підкладці плати - у п.29 формули винаходу.
Згідно з винаходом утворено контактні елементи для поверхневого монтажа чіп-модуля на монтажній поверхні друкованої плати або основи картки з площадкою для паяння для тривалого закріплення чіп-модуля на Монтажній поверхні друкованої плати або основи картки, для того, щоб спростити розміщення чіп-модуля на растрі друкованої плати. При цьому контактні елементи чіп-модуля утворені за допомогою готових вивідних рамок (І еадітате) для обпирання принаймні одного напівпровідникового чіпа та розташовані принаймні на двох протилежних сторонах чіп-модуля за допомогою відігнутих назовні, розташованих рядками один поряд з одним виводів для розміщення чіп-модуля на монтажній поверхні друкованої плати або основи картки. Така попередньо 7/0 Виготовлена вивідна рамка, крім виконання чисто електричної функції, часто використовується як конструкція для монтажу, створюючи надійну опору для напівпровідникового чіпа для забезпечення контакту, підтримує одночасно контактні площадки, зв'язані з виводами для підключення чіпа, площа поверхні яких дозволяє забезпечити надійний контакт, діє як механічна надійна опорна конструкція для транспортування та подальшої обробки, і взагалі використовується також для відведення або розподілення тепла. Завдяки конструктивному 7/5 рішенню, що відповідає винаходу, інтегральну напівпровідникову схему, використану у модулі чіп-картки, зокрема схему мікро- чи криптоконтролера, як електричний елемент у корпусі лише однієї форми, можна одночасно застосовувати як конструктивний елемент, який можна розмістити на монтажній поверхні друкованої плати, вставної картки або аналогічної основи. У порівнянні із сучасним рівнем розвитку техніки, винахід забезпечує такі суттєві переваги: - чіп-модуль можна застосовувати на вибір для монтажу у чіп-картці або як конструктивний елемент для поверхневого монтажу, причому цей вибір можна здійснювати за допомогою введення досить простої операції обробки наприкінці технологічного процесу виготовлення чіп-модуля, але протягом ще так званого технологічного процесу попередньої підготовки (Егопі-епа-); - завдяки застосуванню лише однієї форми корпусів можна значно зменшити витрати на логістику, утримання с ов складів, транспортування тощо; - завдяки застосуванню лише одного технологічного процесу для вироблення уніфікованого конструктивного і) елементу, який можна використовувати у двох зовсім різних варіантах, витрати на виготовлення значно менші, ніж у разі застосування двох різних відомих на цей час форм корпусів і пов'язаних з цим двох різних технологій виготовлення; со зо - до технологічного процесу виготовлення чіп-модуля у разі його застосування також як конструктивного елемента для поверхневого монтажу взагалі не треба вносити зміни, навпаки, технологічні операції, що раніше о застосовувались для монтажу модулів, можна застосовувати без змін; о - чіп-модуль, що відповідає винаходу, у варіанті конструктивного виконання для поверхневого монтажу має значно меншу монтажну висоту, ніж конструктивні елементи, що раніше окремо виготовлялись для монтажу на - поверхні плат; ю - чіп-модуль як конструктивний елемент, призначений для монтажу на поверхні, можна паяти за допомогою усіх відомих способів, наприклад пайка розплавленням припою, пайка заливанням та оплавленням (Кейом), при цьому виводи для монтажу чіп-модуля на поверхні у залежності від потрібної якості поверхневого монтажу щодо допусків, надійності місць паяння, способу паяння тощо можуть мати лунки для паяння різної конструкції; « - після закінчення остаточного формування контактних елементів чіп-модуля чіп-модуль, також якщо його в с конструкція призначена для монтажу на поверхні, можна переробляти далі за допомогою таких самих . технологічних операцій (приєднання кристалу, з'єднання провідниками чи монтаж, формування захисної а оболонки або опресування, електричного тестування, оптичного контролю та інших функціональних тестів), внаслідок чого одночасно полегшується процес обробки та виявлення дефектних чіп-модулів; - для монтажу чіп-модуля у чіп-картці можна використовувати вже існуючі способи; таким чином, і надалі с без обмежень для виготовлення чіп-картки можна використовувати вже відомі технології.
Геометрична конструкція та розміри контактних елементів відповідають вимогам стандартів ІЗО, зокрема ІЗО - 7810, що застосовуються до чіп-карток, проте одночасно також і вимогам, що пред'являються до модулів, о призначених для поверхневого монтажу, щодо утворення бар'єрів, що перешкоджають розтіканню припою при паянні виводів, а також до термостійкості конструктивного елемента тощо. Особливо переважний варіант о реалізації винаходу при цьому відрізняється тим, що контактні елементи вивідної рамки у формі виводів для 4) поверхневого монтажу розташовані паралельно на певній відстані один від одного, причому відстань між їхніми осьовими лініями відповідає відстані між місцями для з'єднання (кроку координатної сітки), розташованими на друкованій платі або на основі картки, причому цей крок дорівнює 1,27мм або кратному цьому значенню. Таким в чином, чіп-модуль, що відповідає винаходу, можна обробляти також за допомогою монтажних автоматів, що використовуються у разі застосування технології машинного монтажу на поверхні (ЗМІ - Зиупасе Мошпівейд
Ф) Тесппоіодіє) мініатюризованих конструктивних елементів з корпусами типових конструкцій: ТОР, ОТ, 50, М5О ка тощо за допомогою відігнутих назовні пелюсток для паяння, відстань між якими (крок координатної сітки) дорівнює 1,27мм. 60 Для того, щоб зменшити ризик виникнення короткого електричного замикання внаслідок застосування паяльної пасти для монтажу чіп-модуля на координатній сітці друкованої плати, переважним може виявитись варіант, коли паяльна площадка придатних для поверхневого монтажу виводів була утворена дистанційним елементом, розташованим перпендикулярно до площини, у якій розташовані контактні елементи.
В особливо переважному варіанті реалізації винаходу може бути передбачено, щоб ширина переважно 65 прямокутних виводів чіп-модуля, що має особливо просту конструкцію та виготовлений з мінімальними витратами, який можна монтувати на поверхні, була дещо меншою за крок координатної сітки для підключення.
Для захисту напівпровідникового чіпа від впливу зовнішніх механічних та хімічних факторів його можна вкрити оболонкою з електроїізолюючого матеріалу. Для того, щоб відкрити доступ до площадок для паяння, що розміщуються переважно на вільних кінцях контактних елементів, для інструмента, що застосовується для
Монтажу, є переважним такий варіант рішення, коли відігнуті назовні виводи вивідної рамки, призначені для поверхневого монтажу, виходять за межі контуру оболонки чіпа у напрямку до монтажної площини.
Конструкція площадок для паяння, розміщених на вільних кінцях контактних елементів, може змінюватись у залежності від потрібної якості поверхневого монтажу комплектуючих елементів, тобто дотримання належних допусків, надійності паяних з'єднань, способу паяння тощо. У найпростішому випадку площадки для паяння 7/0 можуть бути вироблені як заглиблення або отвори на стороні розташування контактного елемента, оберненій до сторони монтажу друкованої плати, причому ці заглиблення або отвори виробляються переважно шляхом штампування або хімічного витравлювання. Крім того, може бути передбачено, що паяльна площадка утворюється переважно шляхом штампування та/або згинання у виступі відігнутого назовні контактного елемента з кількома вирізами та перегинами.
Крім того, у разі монтажу чіп-модуля на друкованій платі для дотримання спеціальних вимог існує можливість виведення виводів або контактних елементів за межі корпусу . При цьому передбачається, що паяльна площадка утворюється виступом, висота якого перевищує монтажну висоту оболонки чіпа.
В іншому варіанті конструктивного виконання винаходу може бути передбачено, що на поверхні готової вивідної рамки, оберненій у напрямку до напівпровідникового чіпа, розташована ізоляційна пластинка з отворами біля площадок для паяння та/або біля виводів для підключення. Ізоляційна пластинка завтовшки від 25 до 200мкм виробляється переважно з пластмаси; матеріалами, придатними для її виготовлення, є, наприклад, епоксидні смоли, поліамід, поліефір, поліефірсульфон (РЕ5), поліпарабінова кислота (РРА), полівінілхлорид (РМС), кантон та/або сополімер акрилнітрилбутадієнстиролу (АВ5) або аналогічні термопластичні матеріали з великою ударною в'язкістю. сч
Інші ознаки, переваги та доцільні рішення згідно з винаходом пояснюються у наведеному нижче описі прикладів реалізації винаходу за допомогою креслень. На них представлено: і)
Фіг1А - схематичне зображення перерізу чіп-модуля, призначеного для поверхневого монтажу, із штампованою вивідною рамкою з пластмасовою опорною деталлю та рамкою жорсткості, покритою сферичною оболонкою (Сіобре Тор) згідно з першим варіантом реалізації винаходу; с зо Фіг.18 - схематичне зображення чіп-модуля зверху згідно з фіг1А;
Фіг1С - варіант першого прикладу реалізації винаходу зі штампованою вивідною рамкою та опорною о деталлю у виконанні зі сферичною оболонкою; о
Фіг.10 - схематичне зображення чіп-модуля зверху згідно з фіг.1С;
Фіг.2А - схематичне зображення перерізу чіп-модуля для поверхневого монтажу, з модульованою вивідною ї- зв5 рамкою згідно з другим прикладом реалізації винаходу; ю
Фіг.28 - схематичне зображення чіп-модуля зверху згідно з фіг.2А;
Фіг2С - схематичне зображення варіанту другого прикладу реалізації винаходу з вивідною рамкою, пластмасовою опорною деталлю та сферичною оболонкою;
Фіг.ЗА - схематичне зображення перерізу чіп-модуля згідно з третім прикладом реалізації винаходу; «
Фіг.3В - схематичне зображення чіп-модуля зверху згідно з фіг.ЗА; з с Фіг.АА - схематичне зображення перерізу чіп-модуля згідно з четвертим прикладом реалізації винаходу;
Фіг.48 - схематичне зображення чіп-модуля зверху згідно з фіг.4А; ;» Фіг.5А - схематичне зображення перерізу чіп-модуля згідно з п'ятим прикладом реалізації винаходу;
Фіг.58 - схематичне зображення чіп-модуля зверху згідно з фіг.5А;
Фіг.бА - схематичне зображення перерізу чіп-модуля згідно з шостим варіантом реалізації винаходу; с Фіг.68 - схематичне зображення чіп-модуля зверху згідно з фіг.бА;
Фіг.7А - схематичне зображення перерізу чіп-модуля згідно з сьомим варіантом реалізації винаходу;
Ш- Фіг.7В - схематичне зображення чіп-модуля зверху згідно з фіг.7А; о Фіг.8А - схематичне зображення перерізу чіп-модуля згідно з восьмим варіантом реалізації винаходу;
Фіг.88 - схематичне зображення чіп-модуля зверху згідно з фіг.вА; о Фіг.9А - схематичне зображення перерізу чіп-модуля згідно з дев'ятим варіантом реалізації винаходу; 4) Фіг.98 - схематичне зображення чіп-модуля зверху згідно з фіг.9А.
Наведені на фіг.1А-9В приклади реалізації винаходу охоплюють відповідно чіп-модуль 1 з контактним полем
З, розташованим на його зовнішній стороні 2, кількома ізольованими один від одного, в основному плоскими дв Контактними елементами 4 з електропровідного матеріалу, і принаймні одним напівпровідниковим чіпом 6 з одним, або кількома (на кресленнях не показаними) інтегральними напівпровідниковими схемами, які за (Ф) допомогою виводів для підключення у формі з'єднувальних проводів 7 електрично з'єднані з контактними ка елементами 4 контактного поля 3. Контактні елементи 4 чіп-модуля 1 з обох протилежних сторін чіп-модуля 1 виготовлені у вигляді відігнутих назовні прокладених рядками один поряд з другим виводів 8 для монтажу бо Чіп-модуля 1 на монтажній поверхні 9 друкованої плати 10 або основи картки 10. На монтажній поверхні 9 друкованої плати 10 при цьому розташовані площадки для паяння 11 із кроком, що дорівнює 1,27мм, що є звичайним для технології поверхневого монтажу, які служать місцями для підключення для утворення електричного та механічного з'єднання контактних елементів 4 за допомогою звичайного способу паяння.
Контактні елементи 4 чіп-модуля 1, виконані у вигляді виводів 8 для поверхневого монтажу, розташовані при 65 цьому паралельно один до одного і на певній заданій відстані ла" між їхніми осьовими лініями 5, причому ця відстань а" у свою чергу дорівнює кроку між місцями для підключення 11, утвореними на монтажній поверхні 9 друкованої плати 10, тобто а-1,27мм. Контактні елементи 4, виконані у вигляді виводів 8 для монтажу на поверхні, мають відповідно паяльну площадку 12 для тривалого закріплення чіп-модуля 1 на монтажній поверхні 9 друкованої плати 10. Для захисту напівпровідникового чіпа б від впливу зовнішніх механічних та хімічних факторів передбачена оболонка 13 чіпа, що охоплює напівпровідниковий чіп, виконана з електроізоляційного матеріалу. Спільним для усіх показаних на кресленнях прикладів реалізації винаходу є те, що виводи 8 для поверхневого монтажу, відігнуті назовні, у напрямку монтажної поверхні 14 виступають за межі оболонки чіпа 13.
Наведені приклади реалізації винаходу відрізняються, по-перше, конструктивним виконанням площадок для паяння 12, розташованих на вільних кінцях 15 контактних елементів, які у залежності від потрібної якості 7/0 монтажу на поверхні, тобто дотримання належних допусків, надійності паяних з'єднань, способу паяння тощо мають різну конструкцію.
Приклади реалізації винаходу відрізняються також конструкцією та розташуванням оболонки чіпа 13, що захищає напівпровідниковий чіп б. У межах винаходу можна використовувати будь-які можливі варіанти розташування оболонки чіпа з урахуванням показаних можливих варіантів площадок для паяння, тобто /5 бхематично показані приклади реалізації винаходу лише ілюструють можливі варіанти конструктивного виконання.
При цьому у прикладах реалізації винаходу згідно з фіг.1А, 18, 1С, 10, ЗА, ЗВ, 4А, 4В, 5А, 58, бА, 68, 8А, 88 площадки для паяння 12 виробляються у вигляді виступу 16 відігнутого назовні контактного елемента 4 з кількома перегинами, що має відповідні вирізи 1ба, виконані переважно шляхом штампування та/або згинання. У 2о протилежність цьому, площадки 12 для паяння у прикладі реалізації винаходу згідно з фіг/7А та 7В виробляються у вигляді заглиблення 17 на оберненій до монтажної поверхні 9 стороні плати 10 контактного елемента 4, відігнутого назовні, а у прикладі реалізації винаходу згідно з фіг.9А та 9В - у вигляді отвору 18, який виробляється переважно шляхом штампування або хімічного витравлювання. У варіанті реалізації винаходу згідно з фіг.2А, 28 та 2С площадки для паяння 12 виконані у вигляді виступу 19, що виступає за межі сч ов Конструктивної висоти оболонки чіпа 13, так що у цьому варіанті реалізації винаходу чіп-модуль 1 з перевернутим напівпровідниковим чіпом б, можна монтувати на монтажній поверхні 9 плати 10 способом і) поверхневого монтажу.
У всіх показаних на кресленнях прикладах реалізації винаходу контактні елементи 4 або виводи 8 згідно з винаходом утворені за допомогою готової вивідної рамки 20 з електропровідного матеріалу, що одночасно (се зо служить жорсткою підкладкою для обпирання напівпровідникового чіпа 6 і підтримує приєднувальні площадки 21, що служать для електричного з'єднання за допомогою з'єднувальних проводів 7 з поверхнею, що забезпечує і, належний контакт. У прикладах реалізації винаходу згідно з фіг.1А, 18, 1С, 10, 2С, ЗА, ЗВ, 4А, 4В, бА, 68, о
ТА, 7В, 9А, 9В, з вивідною рамкою 20 зв'язана виготовлена переважно з пластмаси проміжна основа або тонка ізоляційна пластинка 22, які в області паяльних площадок 12 та/або приєднувальних площадок 21 мають ї- виконані переважно способом штампування отвори 22а та 2265. ю
Для виготовлення оболонки чіпа 13 для предмету винаходу у межах конструктивного виконання також існує кілька можливих варіантів. Наприклад, оболонку 13 чіпа можна сформувати із заливального компаунду, застосовуючи відповідну форму для заливання, або виготовити її шляхом формування маси, що твердіє під впливом високої температури або ультрафіолетового опромінювання. Відповідні приклади реалізації винаходу « показані на фіг.2А, 28, 4А, 4В, 5А, 58, а також 8А, 88. З іншого боку, для утворення оболонки 13 чіпа можна з с передбачити також напівпровідниковий чіп 6 з відповідною, попередньо виготовленою з пластмаси рамкою 23 . жорсткості, що кріпиться на вивідній рамці 20 переважно шляхом приклеювання, причому він насамкінець и?» закривається так званою сферичною оболонкою 24 ((Зіоре Тор), що виробляється переважно з епоксидної смоли, пластмаси, що твердіє під впливом ультрафіолетового опромінювання, тощо. Ці варіанти Конструктивного виконання наведені на фіг.1А, 18, ЗА, ЗВ, бА, 6В, 7А, 7В більш детально. Можна також не с застосовувати рамку жорсткості, а безпосередньо закривати напівпровідниковий чіп 6 та з'єднувальні проводи 7 сферичною оболонкою 25. Ці конструктивні форми реалізації винаходу наведені на фіг.1С, 10, 2С, 9А, 98.
Ш- У прикладах реалізації винаходу згідно з фіг.УА та 9В кінці 15 середніх виводів За та 856 мають ширину, о меншу за ширину зовнішніх виводів 8с та 84; крім того, контактні елементи 4а ... 44 на кінцевих ділянках
Мають в основному вигляд літери Г. і входять один в інший. Ця конструкція має перевагу, яка полягає у тому, що о у разі дотримання також меншого кроку ла" між виводами 8а ... 84 для поверхневого монтажу контактні елементи 4) можуть мати досить велику площу згідно з вимогами стандарту ІЗО 7810.

Claims (21)

  1. Формула винаходу
    (Ф) 1. Чіп-модуль, що містить розташоване на його зовнішньому боці (2) контактне поле (3), з кількома ГІ ізольованими один від одного, в основному плоскими, контактними елементами (4) з електропровідного матеріалу, і принаймні один напівпровідниковий чіп (6) з однією або кількома інтегрованими в ньому во напівпровідниковими схемами, що за допомогою з'єднувальних виводів (8) електрично зв'язані з контактними елементами (4) контактного поля (3), причому контактні елементи (4) чіп-модуля (1) утворені попередньо виготовленою вивідною рамкою (20) для обпирання принаймні одного напівпровідникового чіпа (6) і розміщеними принаймні на двох протилежних боках чіп-модуля (1), відігнутими назовні, прокладеними рядами один поряд з іншим виводами (8), який відрізняється тим, що контактні елементи (4) виконані з можливістю поверхневого де Монтажу чіп-модуля (1) на монтажній поверхні (9) зовнішньої друкованої плати або зовнішньої основи картки (10) ії мають паяльну площадку (12) для тривалого закріплення чіп-модуля (1) на монтажній поверхні (9)
    друкованої плати або основи картки (10), причому паяльна площадка (12) виконаних з можливістю поверхневого монтажу виводів (8) утворена за допомогою дистанційної деталі, розташованої перпендикулярно до площини розташування контактних елементів (4), та/лабо за допомогою лунки (17) або отвору (18), передбачених на оберненому в напрямку до монтажної поверхні (9) плати боці відігнутого назовні контактного елемента (4).
  2. 2. Чіп-модуль за п. 1, який відрізняється тим, що контактні елементи (4) вивідної рамки (20), виконані у вигляді придатних для поверхневого монтажу виводів (8), прокладені паралельно і на заданій відстані один від одного, причому ця відстань (а) між їх середніми лініями дорівнює відстані між місцями для підключення (кроку координатної сітки), утвореними на монтажній поверхні (9) друкованої плати або основи картки (10), причому 70 цей крок дорівнює, зокрема 1,27 мм.
  3. З. Чіп-модуль за п. 1 або 2, який відрізняється тим, що ширина в основному прямокутних, придатних для поверхневого монтажу, виводів (8) дещо менша, ніж крок координатної сітки.
  4. 4. Чіп-модуль за будь-яким з пп. 1 - З, який відрізняється тим, що передбачена оболонка (13) чіпа з електроізоляційного матеріалу, що перекриває принаймні напівпровідниковий чіп (6).
  5. 5. Чіп-модуль за п. 4, який відрізняється тим, що відігнуті назовні, придатні для поверхневого монтажу, виводи (8) вивідної рамки (20) виступають за межі оболонки (13) у напрямку монтажної поверхні (14).
  6. 6. Чіп-модуль за будь-яким з пп. 1 - 5, який відрізняється тим, що паяльна площадка (12) утворена у виступі (16) відігнутого назовні контактного елемента (4) з кількома вирізами (16ба) та кількома перегинами.
  7. 7. Чіп-модуль за будь-яким з пп. 1 - б, який відрізняється тим, що паяльна площадка (12) утворена виступом 19), висота якого перевищує монтажну висоту оболонки (13) чіпа.
  8. 8. Чіп-модуль за будь-яким з пп. 1 - 7, який відрізняється тим, що на поверхні попередньо виготовленої вивідної рамки (20), оберненій до напівпровідникового чіпа (6), передбачена ізолююча пластинка, що має отвори (22а, 226) в області паяльних площадок (12) та/або з'єднувальних виводів (8).
  9. 9. Чіп-модуль за будь-яким з пп. 4 - 8, який відрізняється тим, що оболонка (13) чіпа має рамку жорсткості сч ов (23), що охоплює напівпровідниковий чіп (6), закриту електрозолюючою покривною масою, що перекриває напівпровідниковий чіп (6). і)
  10. 10. Чіп-модуль за будь-яким з пп. 4 - 9, який відрізняється тим, що оболонка (13) чіпа утворена з покривної маси, що перекриває напівпровідниковий чіп (б) та/або з'єднувальні виводи.
  11. 11. Чіп-модуль за будь-яким з пп. 1 - 10, який відрізняється тим, що він пристосований для виготовлення с Чіп-карток.
  12. 12. Чіп-модуль за будь-яким з пп. 1 - 10, який відрізняється тим, що він виконаний з можливістю і встановлення на друкованій платі чи у друкованій платі або на основі картки чи в основі картки (10). о
  13. 13. Спосіб виготовлення чіп-модуля, що містить розташоване на його зовнішньому боці (2) контактне поле (3) з кількома ізольованими один від одного, в основному плоскими, контактними елементами (4) з в. електропровідного матеріалу, та принаймні один напівпровідниковий чіп (б) з однією або кількома інтегрованими ю в ньому напівпровідниковими схемами, електрично з'єднаними за допомогою з'єднувальних виводів (8) з контактними елементами (4) контактного поля (3), причому контактні елементи (4) чіп-модуля (1) утворені за допомогою попередньо виготовленої вивідної рамки (20) для обпирання принаймні одного напівпровідникового чіпа (6) та розміщених принаймні на двох протилежних боках чіп-модуля (1), відігнутих назовні, прокладених « рядами один поряд з іншим виводів (8), який відрізняється тим, що контактні елементи (4) виконують пт») с придатними для поверхневого монтажу чіп-модуля (1) на монтажній поверхні (9) друкованої плати або основи картки (10) і оснащують їх паяльними площадками (12) для тривалого закріплення чіп-модуля (1) на монтажній ;» поверхні (9) друкованої плати або основи картки (10), причому паяльну площадку (12) придатних для поверхневого монтажу виводів (8) утворюють за допомогою дистанційної деталі, розташованої перпендикулярно до площини розташування контактних елементів (4) та/або лунки (17), утвореної способом витравлювання, чи с отвору (18), утвореного способом штампування або витравлювання, передбачених на оберненому у напрямку до монтажної поверхні (9) плати боці відігнутого назовні контактного елемента (4). -
  14. 14. Спосіб за п. 13, який відрізняється тим, що виготовлені у вигляді придатних для поверхневого монтажу о виводів (8) контактні елементи (4) вивідної рамки (20) розміщують паралельно та на заданій відстані один від 5р одного, причому відстань (а) між їх осьовими лініями дорівнює відстані між місцями для підключення (кроку о координатної сітки), розташованими на монтажній поверхні (9) друкованої плати або основи картки (10), причому 4) цей крок координатної сітки дорівнює, зокрема 1,27 мм.
  15. 15. Спосіб за п. 13 або 14, який відрізняється тим, що ширину в основному прямокутних, придатних для поверхневого монтажу, виводів (8) вибирають дещо меншою, ніж крок координатної сітки. 5Б
  16. 16. Спосіб за будь-яким з пп. 13 - 15, який відрізняється тим, що принаймні напівпровідниковий чіп (6) покривають оболонкою (13) з електроізолюючого матеріалу. Ф)
  17. 17. Спосіб за п. 16, який відрізняється тим, що придатні для поверхневого монтажу виводи (8) вивідної рамки ка (20) відгинають назовні за межі оболонки (13) чіпа у напрямку монтажної площини.
  18. 18. Спосіб за п. 16 або 17, який відрізняється тим, що паяльну площадку (12) виконують у вигляді виступу, бо висота якого перевищує висоту оболонки (13) чіпа.
  19. 19. Спосіб за будь-яким з пп. 13 - 18, який відрізняється тим, що на поверхні попередньо виготовленої вивідної рамки (20), оберненій до напівпровідникового чіпа (6), наносять ізолюючу плівку, в якій виконують отвори (22а, 225) в області паяльних площадок (12) та/або з'єднувальних виводів (8).
  20. 20. Спосіб за будь-яким з пп. 16 - 19, який відрізняється тим, що оболонку (13) чіпа оснащують рамкою 65 жорсткості (23), що охоплює напівпровідниковий чіп (б), і закривають її електроізолюючою покривною масою, що перекриває напівпровідниковий чіп (6).
  21. 21. Спосіб за будь-яким з пп. 16 - 20, який відрізняється тим, що оболонку (13) чіпа виконують із покривної маси, що перекриває напівпровідниковий чіп (б) і/або з'єднувальні виводи (8).
    с о со со «в) ча ІС в) - с ;»
    1 -І («в) о 50 сю»
    Ф) іме) 60 б5
UA99031563A 1996-09-23 1997-08-21 Чіп-модуль і спосіб виготовлення чіп- модуля UA57033C2 (uk)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19639025A DE19639025C2 (de) 1996-09-23 1996-09-23 Chipmodul und Verfahren zur Herstellung eines Chipmoduls
PCT/DE1997/001805 WO1998013870A1 (de) 1996-09-23 1997-08-21 Chipmodul und verfahren zur herstellung eines chipmoduls

Publications (1)

Publication Number Publication Date
UA57033C2 true UA57033C2 (uk) 2003-06-16

Family

ID=7806627

Family Applications (1)

Application Number Title Priority Date Filing Date
UA99031563A UA57033C2 (uk) 1996-09-23 1997-08-21 Чіп-модуль і спосіб виготовлення чіп- модуля

Country Status (11)

Country Link
US (1) US6313524B1 (uk)
EP (1) EP0948815B1 (uk)
JP (1) JP2000505242A (uk)
KR (1) KR100363296B1 (uk)
CN (1) CN1238856A (uk)
AT (1) ATE213359T1 (uk)
BR (1) BR9712107A (uk)
DE (2) DE19639025C2 (uk)
RU (1) RU2165660C2 (uk)
UA (1) UA57033C2 (uk)
WO (1) WO1998013870A1 (uk)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
EP1009023A1 (de) * 1998-12-09 2000-06-14 ESEC Management SA Verfahren zur Verbindung von zwei Leiterstrukturen und Kunststoffobjekt
FR2798000B1 (fr) * 1999-08-27 2002-04-05 St Microelectronics Sa Procede de mise en boitier d'une puce a capteurs en particulier optiques et dispositif semi-conducteur ou boitier renfermant une telle puce
US7102892B2 (en) 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
FR2808608A1 (fr) * 2000-05-03 2001-11-09 Schlumberger Systems & Service Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement
US7337522B2 (en) 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (en) * 2001-03-14 2006-02-01 Legacy Electronics Inc METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
FR2831718B1 (fr) * 2001-10-31 2004-09-24 Gemplus Card Int Raccordement electrique male d'un plot de connexion d'une puce a une interface de communication, notamment pour objet portable intelligent tel qu'une carte a puce
DE10208168C1 (de) * 2002-02-26 2003-08-14 Infineon Technologies Ag Datenträgerkarte
JP4303699B2 (ja) * 2002-04-01 2009-07-29 パナソニック株式会社 半導体装置およびその製造方法
DE10303740B4 (de) * 2003-01-30 2006-09-14 Infineon Technologies Flash Gmbh & Co. Kg Sicherheitsspeicherkarte und Herstellungsverfahren
JP4416432B2 (ja) * 2003-05-12 2010-02-17 シチズン電子株式会社 電源回路装置
DE10325566A1 (de) * 2003-06-05 2005-01-13 Infineon Technologies Ag Chipkartenmodul
DE10350699B3 (de) 2003-10-30 2005-06-30 Rehm Anlagenbau Gmbh Verfahren und Vorrichtung zum Aufschmelzlöten mit Volumenstromsteuerung
US20100140627A1 (en) * 2005-01-10 2010-06-10 Shelton Bryan S Package for Semiconductor Devices
WO2006076381A2 (en) 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
WO2009104303A1 (ja) 2008-02-22 2009-08-27 凸版印刷株式会社 トランスポンダ及び冊子体
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
DE102013211117A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Trägerplatte für elektrische Schaltungen mit Abstandshaltern zur Montage von Bauteilen
FR3034552B1 (fr) * 2015-04-02 2017-05-05 Oberthur Technologies Module dual pour carte duale a microcircuit
DE102016110780A1 (de) 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
US20220157671A1 (en) * 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517438A (en) * 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
DE3307704C2 (de) * 1983-03-04 1986-10-23 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichtermodul mit Befestigungslaschen
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
JPH0831556B2 (ja) * 1987-02-20 1996-03-27 株式会社東芝 半導体装置用リードフレーム
JPS6450444U (uk) * 1987-09-22 1989-03-29
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
DE3912891A1 (de) * 1989-04-19 1990-11-08 Siemens Ag Montagevorrichtung zur kontaktierung und zum einbau eines integrierten schaltkreissystems fuer eine wertkarte
FR2659157B2 (fr) 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JPH034543A (ja) * 1989-05-31 1991-01-10 Ricoh Co Ltd 半導体装置
JPH0324741A (ja) * 1989-06-21 1991-02-01 Toshiba Corp Ｔａｂ用フイルムキャリア
EP0408904A3 (en) * 1989-07-21 1992-01-02 Motorola Inc. Surface mounting semiconductor device and method
JPH03241765A (ja) * 1990-02-20 1991-10-28 Matsushita Electron Corp 半導体装置
JP2756184B2 (ja) * 1990-11-27 1998-05-25 株式会社日立製作所 電子部品の表面実装構造
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造
CH686462A5 (de) * 1992-11-27 1996-03-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5367124A (en) * 1993-06-28 1994-11-22 International Business Machines Corporation Compliant lead for surface mounting a chip package to a substrate
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
DE4336501A1 (de) * 1993-10-26 1995-04-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten mit elektronischen Modulen
DE4431754C1 (de) * 1994-09-06 1995-11-23 Siemens Ag Trägerelement
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US6197614B1 (en) * 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards

Also Published As

Publication number Publication date
KR20000048549A (ko) 2000-07-25
DE19639025C2 (de) 1999-10-28
DE19639025A1 (de) 1998-04-02
WO1998013870A1 (de) 1998-04-02
BR9712107A (pt) 1999-08-31
US6313524B1 (en) 2001-11-06
EP0948815B1 (de) 2002-02-13
RU2165660C2 (ru) 2001-04-20
CN1238856A (zh) 1999-12-15
ATE213359T1 (de) 2002-02-15
KR100363296B1 (ko) 2002-11-30
JP2000505242A (ja) 2000-04-25
DE59706411D1 (de) 2002-03-21
EP0948815A1 (de) 1999-10-13

Similar Documents

Publication Publication Date Title
UA57033C2 (uk) Чіп-модуль і спосіб виготовлення чіп- модуля
US5018051A (en) IC card having circuit modules for mounting electronic components
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
US4549247A (en) Carrier element for IC-modules
US6326683B1 (en) Carrier element for a semiconductor chip
JPH0844840A (ja) 集積回路を備えたデータ媒体及びその製造方法
KR19990007145A (ko) 무선 모듈 및 무선 카드
US6259022B1 (en) Chip card micromodule as a surface-mount device
US3673309A (en) Integrated semiconductor circuit package and method
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
JP2007511811A (ja) 基板への電子部品の実装方法
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JP2589093B2 (ja) Ｉｃカードの製造方法
JPH04316897A (ja) Ｉｃカード
EP3062266B1 (en) Ic module, ic card, and ic module substrate
JPH1174421A (ja) 複合型半導体装置
JP2003067695A (ja) 半導体装置
MXPA99002697A (en) Chip module and manufacturing process
KR200271288Y1 (ko) 테이프캐리어패키지및이를이용한패키지조립체
EP2159884A1 (en) Laminated low profile connector for chip cards
JP2004039666A (ja) 半導体ベアチップ用汎用パッケージ
JPH115384A (ja) 薄型電子機器ならびにその製造方法