KR910007471B1 - 회로기판과 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

회로기판과 그 제조방법

제1도는 본 발명에 의한 회로기판의 제조공정의 일예를 나타낸 설명도.

제2도는 회로기판의 다른 실시예를 나타낸 단면도.

제3도는 PGA형 반도체 패키지의 제조공정예를 나타낸 설명도.

제4도는 다른 제조공정예를 나타낸 설명도.

제5도는 종래의 PGA형 반도체장치용 패키지의 일예를 나타낸 단면도.

본 발명은 회로기판과 그 제조방법에 관한 것이며 더 상세히는 수지기체중에 얇은 금속박으로 되는 회로패턴의 일부가 매몰되어 있는 회로기판 및 그의 효과적인 제조방법에 관한 것이다.

수지기체의 표면에 얇은 금속박에 의해서 회로패턴을 형성한 회로기판이 있다.

예를 들면 제5도는 PGA(핀 그리드 어레이)형 반도체 장치용 패키지의 일예로 10은 수지기체, 11은 반도체소자수납구멍, 12는 수지기체표면에 금속박으로 형성된 회로패턴, 13은 이 회로패턴(12)에 두부에서 접합되는 외부도통핀, 14는 히트싱크, 15는 회로패턴(12)위에 형성된 도금막, 16은 보호레지스트막, 17은 회로패턴(12)와 외부도통핀(13) 접합용의 땜납이다.

상기 반도체소자수납구멍(11)내에는 반도체소자(도시치 않음)가 탑재되고 이 반도체소자와 회로패턴(12)을 와이어본딩하여 접속시킨 후에 반도체소자와 와이어를 봉지수지(도시치 않음)로 덮어 씌우도록 하고 있다. 18은 보호 레지스트가 바깥으로 흘러나가지 않도록 막는 댐틀로서, 사전에 접착제를 사용하여 보호레지스트막(16)위에 고정되어 있다. 또 반도체 소자에 의해서는 반도체소자수납구멍(11)과의 접합면측에 어스단자가 설비되어 있는 것이 있다. 이 어스단자는 반도체소자수납구멍(11)의 내벽에 연하고 또 내저면측에 연장된 회로패턴부분(12a)과 접속된다.

그러나 상기 종래의 PGA형 반도체장치용 패키지등의 회로기판에서는 다음과 같은 문제점이 있다.

즉, 댐틀(18)을 별도로 준비하여 접착제를 사용하여 보호레지스트막(16)위에 고정시키는 것은 공수도 증대되어 원가상승의 하나의 원인이 되고 있다.

또 종래 수지기체(10)표면에 회로패턴(12)을 형성하려면 수지기체(10) 표면에 동박등을 접착제에 의해서 접착시키고 그 동박을 에칭가공하여 소정의 회로패턴으로 형성시키는 방법이 일반적으로 채용되고 있다.

그러나 상기와 같은 반도체소자 수납구멍(11)등의 凹부내에 동박을 수직으로 절곡시켜 접착시키는 것이 극히 곤란하고 더구나 가공하기는 더욱 곤란하다.

전자의 문제를 해결하려면 댐틀(18)을 수지 기체(10)와 일체적으로 일시에 성형시키는 것을 생각할 수 있고, 또 후자의 문제를 해결하려면 반도체 소자수납구멍(11)내벽에 연한 회로패턴부분을 수지기체(10)중에 경사지게 통과시키도록 하는 것을 생각할 수 있다. 이와 같이 하려면 회로패턴을 매입성형시켜 수지기체중에 그 일부를 매몰시키게 할 필요가 있다. 그러나 예를 들면 리드프레임과 같은 비교적 살이 두꺼운 소재를 수지중에 위치결정하여 매입성형시키는 것과는 달라서 수 10㎛정도의 얇은 살의 금속박 또는 미세한 패턴으로 형성되어 있는 소재를 성형금형공간내에 위치결정하여 배치시키는 것은 극히 곤란하다.

종래에는 이와 같은 금속박으로된 회로패턴의 일부가 수지기체중에 매몰되어 있는 회로기판이 전무하였다.

본 발명에서는 이와 같은 회로기판을 제공하고 또 그 효과적인 장치방법을 제공하는 것을 목적으로 한다.

본 발명에 의한 회로기판은 수지기체표면에 금속박에 의해서 회로패턴을 형성하고 이 금속박에 의한 회로패턴의 일부를 수지기체중에 매몰시켜 되는 것을 특징으로 하고 있다.

또 본 발명의 제조방법에서는 지지필름상에 금속박이 점착된 전사쉬트의 이 금속박을 소정회로패턴으로 형성시키는 공정과, 이 회로패턴이 형성된 전자쉬트를 회로패턴이 공동안쪽을 향하게 하여 지지필름이 공동면에 밀착되도록 하고 또 공동면에 형성된 凹부와의 사이와 같이 공동면의 일부과 대응하는 지지플름사이에 공극이 생기도록 성형금형내에 배치시키는 공정과, 공동내에 융융수지를 주입시켜 수지압에 의해서 상기공극에 대응하는 부위의 전사쉬트를 공극내 안쪽방향으로 누르고 지지필름을 회로패턴으로 부터 박리시켜 공동면에 밀착시키고 공극내에 용융수지를 채우는 것과 동시에 이 부위의 회로패턴을 용융수지중에 위치시키는 공정과 냉각고화시켜 성형금형내로부터 성형품을 꺼내고 지지핌름을 박리시키는 공정을 포함하는 것을 특징으로 하고 있다.

아래에 본 발명의 실시예를 그 작용과 더불어 첨부도면에 의해서 상세히 설명하겠다. 아래에는 제조공정의 설명과 병행하여 회로기판에 대해서 설명하겠다.

제1a도는 수지재의 지지필름(20)위에 전해동박(21)을 거친 면측을 표면으로하여 점착시킨 전사쉬트(22)를 나타내고 있다.

이 종류의 전해동박(21)은 표면을 거울면과 같이 다듬질한 드럼전극위에 동을 전착시키고 이것을 드럼위로부터 박리시킴으로써 형성된다. 따라서 얻어진 전해동박(21)의 한면은 거울면상인 평활면으로 되어 있으나 다른면은 동입자가 전착생성되므로 거친면으로 형성된다. 그리고 이 거친면측에는 산화동의 입자가 붙여지고 그위에 내열성을 향상시키기 위한 황동, 아연등의 방청용 크롬처리가 행해지는 등 여러가지 처리가 행해지므로 상기 거친면측은 더욱 거칠어져서 도시하는 바와 같이 정상부가 비대한 미세돌기를 갖는다. 이 전사쉬트(22)상의 전해동박(21)을 에칭처리하여 소정의 회로패턴(23)으로 형성된다. 다음에 제1도(b)에 나타낸 바와 같이 이 전사쉬트(22)를 패턴(23)의 거친면측이 교동(24)안쪽을 향하게 하여 지지필름(20)이 공동(24)내벽에 밀착되도록 성형금형 25내에 위치결정을 하여 집어넣는다.

전사쉬트(22)가 밀착되는 측의 공동(24)내벽에는 도시하는 바와 같이 소정형상의 凹부(26)이 형성되어 있다.

이 상태에서 주입구(27)로부터 공동(24)내로 용융수지를 주입시킨다. 용융수지가 공동(24)내에 채워지면 凹부(26)에 대응하는 전사쉬트(22)부분이 수지압에 의해서 凹부방향으로 눌린다. 여기서 지지필름(20)의 연신율은 재질에 따르나 120 200%이고, 전해동박의 연신율 3~5%보다도 각별히 크다.

그러기 때문에 회로패턴(23)은 당초에 약간 凹부(26)내로 변형되지만 얼마 있다 정지되고 지지필름(20)이 더 눌려서 회로패턴(23)으로부터 박리되고 회로패턴 (23)의 간극으로부터 유입되는 수지에 의해서 凹부(26) 내벽에 밀착된다. 즉, 동도(C)와 같이 수지는 부(26)내에도 유입되어 돌출부(28)이 형성되고 이 부분의 회로패턴 (23)은 수지중에 매몰된다.

냉각고화되어 얻어진 성형체를 성형금형 25내에서 꺼내어 지지필름(20)을 박리시키고 필요한 가공을 더 가함으로써 제1도(d)에 나타낸 회로기판(20)을 얻는다.

이와 같이 회로패턴(23)의 일부가 수지기체(31)중에 매몰되고 또 정상부가 비대한 미세돌기가 수지중에 끼어들어가 앵커효과를 생기게 하므로 회로패턴(23)의 수지기체(31)에 대한 밀착도는 극히 양호하다.

또 상기 실시예에서는 전사쉬트(22)로서 지지필름(20)과 전해동박(21)의 2층의 것을 사용하였으나 양자간에 접착제가 끼워있게 한 3층의 것이라도 좋고 또 동이 아닌 다른 금속의 전해금속박을 사용한 전사쉬트를 사용해도 좋다. 또 수지기체(31)와의 밀착력이란 점에서는 정상부가 비대한 미세돌기를 갖는 거친면으로 형성되는 전해금속박을 사용하는 것이 바람직하지만 반드시 전해금속박이 아니라도 좋고 예를들면 증착에 의해서 지지필름상에 금속박을 형성시킨 것이라도 좋다.

상기 회로기판(30)의 응용예로서 예를 들면 돌출부(28)에 다른 부재의 취부부로서 탭을 형성시키든지 또는 제2도와 같이 돌춤부(28)윗면에 회로패턴(32)을 더 형성시킨 입체적인 회로기판으로서 사용할 수 있게 된다.

제3a, b, c는 상기 실시예를 응용한 PGA형 반도체 패키지의 제조공정예를 나타내고 있다.

우선 동도(a)에 나타낸 바와 같이 지지필름(20)위에 전해동박에 의해서 소정의 회로패턴 (23)을 형성시킨 전사쉬트(22)를 회로패턴(23)이 공동(24)안쪽을 향하게 또 지지필름(20)이 공동(24)내벽에 밀착되도록 윗금형(34)에 세트시킨다. 이 윗금형(34)의 소정위치에 전사쉬트(22)가 보지되려면 윗금형(34)내에서 부압흡인력을 작용시키는 등으로 하여 행할 수 있다. 윗금형(34)의 공동면에는 반도체소자수납구멍형성용 돌출부(35)가 또 전술한 댐틀형성용 凹부(36)가 소정위치에 설비되어 있다.

한편 아랫금형(37)내에는 외부도통용핀(38), 히트싱크(39)등을 소정위치에 배치한다.

다음에 상하금형을 위치결정하여 맞붙이고 주입구(27)로부터 용융수지를 공동(24)내로 유입시킨다. 그렇게 하면 상기 실시예와 같이 수지압에 의해서 전사쉬트(22)가 凹부(36)내벽에 눌려서 회로패턴(23)으로부터 박리되고 요부(36)내벽에 밀착되어 凹부(36)내에 까지 수지가 들어가 이 부분의 회로패턴(23)은 수지중에 매몰된다.

냉각고화시켜 금형안에서 꺼내면 동도(b)의 성형체(40)를 얻는다.

다음에 동도(c)에 나타낸 바와 같이 이 성형체로부터 지지필름(20)을 박리시키고 회로패턴(23)에 도금막(41)을 형성시키고 또 보호레지스트막(42)을 형성시켜 회로패턴(23)과 외부도통핀(38)을 땜납(43)에 의해서 고정시키면 PGA형 반도체장치용 패키지를 얻을 수 있다.

이 PGA형 반도체장치용 패키지에서는 반도체 소자등을 덮어씌우는 보호레지스트용 댐틀인 돌출부(44)가 수지기체(31)와 일체로 형성되고 이 부분의 회로패턴 (23)이 수지중에 매몰되어 있다.

또 이 댐틀(44)은 캡 봉지용 용접부위로도 이용할 수 있다.

제4도는 다른 실시예를 나타내고 있다. 본 실시예에서는 윗금형(34)의 공동면에 凹부(35)를 설비한 실시예를 나타냈다.

우선 동도(a)와 같이 역시 지지필름(20)위에 사전에 소정의 회로패턴(23)을 형성시킨 전사쉬트(22)을 윗금형(34)의 소정위치에 회로패턴(23)이 지지필름(24)방향을 향하게 세트시킨다.

이와 같이 전사쉬트(22)를 윗금형(34)에 위치결정하여 세트시키려면 윗금형(34)과 아랫금형(35)으로 전사쉬트(22)의 주변부를 끼어 눌러서 고정시키든지 또는 윗금형(34)의 공동면에서 흡입하여 공동면위에 전사쉬트(22)를 보지하면 된다. 도시한 예에서는 영역(A)의 부분을 흡인하여 전사쉬트(22)를 윗금형(34)의 공동면 위에 보지하고 영역(A)와 凹부(35)의 벽면간의 영역에서는 전사쉬트(22)와 공동면사이에 공극(B)이 형성되도록 하고 있다.

이 상태에서 동도(b)에 타나낸 바와 같이 주입구(27)로부터 공동(24)내에 용융수지를 주입시킨다. 그렇게 하면 역시 공동(24)내에 용융수지가 채워진 다음 공극(B)에 대응하는 전사쉬트(22)가 수지압에 의해 눌려서 지지필름(20)과 회로패턴(23)이 박리되고 지지필름(20)은 신장되어 공동면에 밀착되어 공극(B)내에도 용융수지가 채워지고 한편 이 부분의 회로패턴(23)은 약간 신장되지만 수지중에 매몰된 상태로 된다.

냉각 고화후에 성형금형 내에서 꺼내어 지지필름(20)을 박리시키면 동도(C)의 회로기판(20)을 얻는다.

이 제조공정을 응용하면 예를 들면 상기한 PGA형 반도체장치용 패키지에서 반도체소자수납구멍 내저면위의 회로패턴부(X)와 주변의 수지기체(31) 표면상에 회로패턴부(Y)를 연결할 수 있는 회로패턴부(Z)를 수지기체(31)중에 매몰시킨 패키지를 얻을 수 있는 것이다.

이상 본 발명에 대해서 실시예에 의해서 여러가지 설명을 하였으나 본 발명은 이 실시예에 한정되는 것은 아니고 발명의 정신을 일탈하지 않는 범위내에서 많은 개조변경을 행할 수 있음은 물론이다.

이상과 같이 본 발명에 의한 회로기판에 의하면 금속박에 의해서 형성되는 회로패턴의 일부가 수지기체중에 매몰되어 있으므로 이 부위의 회로패턴의 산화등이 방지될 뿐만 아니라 이 회로패턴위의 수지부분을 다른 부재의 마운트부로 하든지 다른 회로패턴을 형성시키는 부위로서 이용할 수 있는 등 그 응용범위는 넓다.

또 본 발명에 의한 제조방법에 의하면 얇은 금속박으로 되는 회로패턴의 일부를 수지기체중에 매몰시킬수 있고 상기한 이점을 갖는 회로기판을 처음으로 제공할 수 있었다.

Claims (2)

1. 수지기체(31) 표면에 금속박(21)에 의해서 회로패턴(23)이 형성되고 이 금속박에 의한 상기 회로패턴(23)의 일부가 상기 수지기체(31)중에 매몰되어 있는 것을 특징으로 하는 회로기판.
2. 지지필름(20)위에 금속박(21)이 점착된 전자쉬트(22)의 이 금속박(21)을 소정의 회로패턴(32)으로 형성하는 공정과, 이 회로패턴(23)이 형성된 전사쉬트(2)를 회로패턴이 성형금형(25)의 공동(24)안쪽을 향하게 하여 지지필름(20)이 공동면에 밀착되는 한편 공동면에 형성된 凹부(26)와 이와 대응하는 지지필름(20)과의 사이에 공극이 생기도록 성형금형(25)내에 배치하는 공정과, 상기 공동(24)내에 용융수지를 주입시키고 수지압에 의해서 상기 공극에 대응되는 부위의 전사쉬트(22)를 공극안쪽 방향으로 눌리게 하여 지지필름(20)을 회로패턴(23)으로부터 박리되면서 공동면에 밀착시킴과 동시에 공극내에 용융수지를 채워서 이 부위의 회로패턴(23)이 용융수지중에 매몰되도록 하는 공정과, 냉각고화시켜 성형금형(25)내에서 성형품(30)을 꺼내어 지지필름(20)을 박리시키는 공정을 포함하는 것을 특징으로 하는 회로기판의 제조방법.

Images