JP3956530B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法 Download PDFInfo
- Publication number
- JP3956530B2 JP3956530B2 JP11413199A JP11413199A JP3956530B2 JP 3956530 B2 JP3956530 B2 JP 3956530B2 JP 11413199 A JP11413199 A JP 11413199A JP 11413199 A JP11413199 A JP 11413199A JP 3956530 B2 JP3956530 B2 JP 3956530B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- opening
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、基板の一面上にワイヤボンド実装されたICチップや半導体素子等の回路素子を樹脂にて包み込むように封止してなる集積回路(以下、樹脂封止型集積回路という)の製造方法に関し、特にその樹脂の封止方法に関する。
【0002】
【従来の技術】
例えば、樹脂封止型集積回路の製造方法は、基板上に回路構成用の回路素子を搭載し、ワイヤボンディングを行うことにより、回路素子と基板とをワイヤにて結線した後、基板上において回路素子及びワイヤにより構成されるワイヤボンド実装部を樹脂で包み込むように封止することにより行われる。それにより、ワイヤボンド実装部におけるワイヤ接続部の機械的、化学的な保護がなされる。
【0003】
この樹脂による封止は、一般に、印刷またはディスペンスにより行われる。図2に、従来の印刷による樹脂封止体の形成方法を概略断面図にて示す。
図2(a)に示す様に、回路基板J1上には、ICチップ(回路素子)J2がAg(銀)ペーストJ3を介して搭載され、このICチップJ2はワイヤボンディングにより形成されたワイヤJ4により回路基板J1と結線され電気的に接続されている。
【0004】
ここで、回路基板J1上において、ICチップJ2及びワイヤJ4を樹脂で封止し、他のチップ部品(チップコンデンサ等)J5を含む領域での樹脂の付着を防止するために、ワイヤボンド実装部全域に対応した開口部J6を有する板状のメタルマスクJ7を回路基板J1上に配置する。なお、図2(e)は、メタルマスクJ7の平面形状である。
【0005】
次に、図2(b)に示す様に、スキージJ8を用いて、メタルマスクJ7上から樹脂J9を印刷する。この後、図2(c)に示す様に、回路基板J1上からメタルマスクJ7を外すと、その後は樹脂J9のチクソ係数(粘度)により、図2(d)に示す様な形状の樹脂J9による封止体(樹脂封止体)が形成される。
【0006】
【発明が解決しようとする課題】
ところで、樹脂封止体の周縁部における側壁面と回路基板J1の一面との成す角度(フィレット角)、即ち図2(d)に示す角度θは、樹脂材料のチクソ係数により支配される。樹脂封止体のフィレット角θが大きいほど、樹脂J9にかかるせん断応力が大きくなり、温度サイクルにより樹脂J9の回路基板J1からの剥離が発生しやすくなる。
【0007】
しかしながら、上記図2に示す様な従来の製造方法では、メタルマスクJ7の厚み(印刷厚み)は、最低限、非封止領域であるチップ部品の高さが必要であるため、樹脂封止体の出来上がり状態としては、図2(d)に示す様に、フィレット角θが直角に近い大きいものとなる。そのため、従来においては、上記した温度サイクルによる樹脂の剥離が発生しやすいという問題があり、この問題は、樹脂との熱膨張差の大きいセラミックを基板に用いた場合、特に顕著となる。
【0008】
本発明は上記問題に鑑み、樹脂封止型集積回路において、基板からの剥離を防止すべくフィレット角を小さくした樹脂封止体を形成する製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、ワイヤボンディングを行った後、基板(10)における樹脂(90)の封止領域に対応する領域内に開口部(71)を有するマスク部材(70)を該基板上に配置し、該開口部を通して該基板上に該樹脂を注入、塗布する工程を備えており、この工程に用いる該マスク部材として、該開口部が該封止領域に対応する領域内にて離間して複数個形成され、且つ、個々の該開口部の開口面積が該封止領域の中央部側から周縁部側に行くに連れて小さくなっているものを用いることを特徴としている。
【0010】
本製造方法によれば、マスク部材(70)における個々の開口部(71)の開口面積が上記封止領域の中央部側から周縁部側に行くに連れて小さくなっているため、該開口部を通して基板(10)上に樹脂(90)を注入する際に、その注入量を上記封止領域の中央部側では多く、周縁部側に行くに連れて少ないものとできる。
【0011】
よって、該基板上に形成される該樹脂の封止形状(樹脂封止体の形状)は、該基板から突出する厚さが中央部で厚く周縁部に向かって次第に薄くなるというなだらかな形状となるため、従来に比べて樹脂封止体のフィレット角を鈍角にできる。
このように、本製造方法によれば、樹脂封止型集積回路において、基板からの剥離を防止すべくフィレット角を小さくした樹脂封止体を形成する製造方法を提供することができる。
【0012】
また、請求項2記載の発明では、マスク部材(70)における複数個の開口部(71)として、個々の平面形状が円形もしくは角部にRを有する四辺形であるものを用いることを特徴としている。ここで、円形とは、楕円、扁平の円を含む。
もし、開口部の平面形状において、角があると、基板上に塗布されたときに樹脂にも角部が形成されやすく、その角部において樹脂に余分な応力がかかる可能性があり、好ましくない。本発明では、開口部の平面形状において、角が無いものとでき、樹脂封止体に余分な応力がかからず、いっそう確実な剥離防止がなされる。
【0013】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0014】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態は、ワイヤボンド実装された回路構成用のICチップあるいは半導体素子、及び、コンデンサ等のチップ部品が搭載された混成集積回路に適用したものとして説明する。図1は、最終的に図1(c)にて概略断面で示される混成集積回路100を製造する製造方法を示す説明図であり、(a)、(b)は製造工程の途中状態を示す概略断面図、(d)は本製造方法に用いられるマスク部材の概略平面図である。
【0015】
図1(c)に示す様に、混成集積回路(本発明でいう集積回路)100は、例えば樹脂製のプリント基板やセラミック基板等に対して図示しない電極部(配線部)が形成されてなる回路基板10を有する。
回路基板10の一面上には、回路を構成する素子としてのICチップ(本発明でいう回路素子)20がAgペースト30を介して接着することにより搭載され、ワイヤボンディングにより形成された金やアルミニウム等よりなるワイヤ40により、ICチップ20と回路基板10の上記電極部とは結線され電気的に接続されている。
【0016】
また、回路基板10の一面上には、回路素子としてのチップ部品(コンデンサや抵抗等)50が、回路基板10の上記電極部と電気的に接続するように、Agペースト等により搭載されている。そして、これらICチップ20、ワイヤ40、チップ部品50は、回路基板10の上記電極部とともに、電気的に回路を構成し、混成集積回路として機能するようになっている。
【0017】
また、回路基板10の一面上において、ICチップ20及びワイヤ40より構成されるワイヤボンド実装部は、エポキシ樹脂等よりなる樹脂封止体60により、包み込むように封止され、外部から保護されている。なお、チップ部品50は樹脂で封止されていない。
かかる混成集積回路100の製造方法について、図1(a)、(b)及び(d)も参照して述べる。本製造方法は、上記図2にて示したスキージを用いた印刷による樹脂形成方法に用いるマスク部材を改良したものである。
【0018】
まず、一面上に、Agペースト30を介して接着され且つワイヤボンド実装されたICチップ20と、Agペースト等で接着されたチップ部品50とを搭載した回路基板10を用意する。
また、この用意された回路基板10上に、板状のメタルマスク(本発明でいうマスク部材)70を設置する。このメタルマスク70は、回路基板10における樹脂の封止領域(回路基板10の一面において最終的に樹脂封止体60が配置される領域)Kに対応する領域内にて、メタルマスク70の表裏両面に貫通する複数個の開口部(図1(d)中のハッチングされていない部分)71が、互いに離間して形成されたものである。
【0019】
さらに、図1(d)に示す様に、個々の開口部71の平面形状は円形状であり、また、個々の開口部71の開口面積(径)は、上記封止領域Kの中央部側から周縁部側に行くに連れて小さくなるように形成されている。このメタルマスク70は、例えば、SUS(ステンレス)等の板材をエッチングしたり、型で打ち抜く等によって、形成することができる。
【0020】
次に、図1(b)に示す様に、回路基板10上にメタルマスク70を設置した状態で、スキージ80を用いて樹脂90を印刷する(樹脂印刷工程)。
具体的には、メタルマスク70上に溶剤等に溶かした液状の樹脂90を配置し、スキージ80を図1(b)中の矢印方向にメタルマスク70を押し付けながら滑らすことにより、メタルマスク70の複数個の開口部71を通して回路基板10上に樹脂90を注入する。すると、樹脂90は各開口部71において、開口面積に応じた量が回路基板1上に滴下されて塗布される。
【0021】
このとき、上記封止領域の中央部側に位置する径(開口面積)の大きい開口部からは、多量の樹脂が供給され、上記封止領域の周縁部側に位置する径(開口面積)の小さい開口部からは、少量の樹脂が供給されるため、回路基板10上への樹脂90の注入量を上記封止領域の中央部側では多く、周縁部側に行くに連れて少ないものとできる。
【0022】
よって、回路基板10上に形成される樹脂90の封止形状は、図1(c)に示す様な、回路基板10から突出する厚さが中央部で厚く周縁部に向かって次第に薄くなるというなだらかな形状となる。この後、熱処理等により樹脂90を硬化させ、樹脂封止体60を形成する。
このように、上記製造方法によれば、メタルマスク70の開口部構成を工夫することにより、樹脂印刷工程後の樹脂90の封止形状を、図1(c)に示す様な中央部から周縁部(エッジ部)に向かってなだらかに薄くなる形状とできるため、上記図2に示したような従来の樹脂封止型集積回路に比べて樹脂封止体60のフィレット角θを鈍角にできる。
【0023】
また、一般に、ワイヤが密集しているような場合、封止領域のうちワイヤと回路基板の一面との間に比較的樹脂が入り込みにくいため、封止体内部に気泡が発生しやすいのであるが、上記製造方法によれば、ワイヤ40の部分には径(開口面積)の小さい開口部71によって細い樹脂90が滴下できるため、気泡の発生を抑制することができる。
【0024】
ちなみに、本発明者等の検討によれば、各開口部71のサイズは例えば径が0.5mm〜数mmの範囲とできる。また、開口部71は、上記樹脂印刷工程時に隣の開口部71に対して空気を巻き込まない程度の間隔を開けて配置することが好ましく、開口部71の個数は特に限定しない。
更に、個々の開口部71の平面形状は、特に限定しないが、上記円形以外にも楕円、扁平の円あるいは角部にRを有する四辺形とすることができる。該平面形状については、もし、角があると、回路基板10上に塗布されたときに樹脂90にも角部が形成されやすく、その角部において樹脂90に余分な応力がかかる可能性がある。そのためにも、角のない平面形状が好ましい。
【0025】
なお、上記製造方法は、上記混成集積回路100に限定されるものではなく、基板上に回路構成用の回路素子(ICチップや半導体素子等)を搭載し、ワイヤボンディングを行うことにより、回路素子と基板とをワイヤ(一本でも良い)にて結線した後、基板上において回路素子及びワイヤを樹脂で包み込むように封止してなる集積回路であるならば、適用可能である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る集積回路の製造方法を示す説明図である。
【図2】従来の印刷による樹脂封止方法を示す説明図である。
【符号の説明】
10…回路基板、20…ICチップ、40…ワイヤ、70…メタルマスク、
71…複数個の開口部、90…樹脂。
Claims (2)
- 基板(10)上に回路構成用の回路素子(20)を搭載し、ワイヤボンディングを行うことにより、前記回路素子と前記基板とをワイヤ(40)にて結線した後、前記基板上において前記回路素子及び前記ワイヤを樹脂(90)で包み込むように封止してなる集積回路の製造方法において、
前記ワイヤボンディングを行った後、前記基板における前記樹脂の封止領域に対応する領域内に開口部(71)を有するマスク部材(70)を、前記基板上に配置し、前記開口部を通して前記基板上に前記樹脂を注入、塗布する工程を備え、
前記マスク部材として、前記開口部が前記封止領域に対応する領域内にて離間して複数個形成され、且つ、個々の前記開口部の開口面積が前記封止領域の中央部側から周縁部側に行くに連れて小さくなっているものを用いることを特徴とする集積回路の製造方法。 - 前記複数個の開口部(71)として、個々の平面形状が円形もしくは角部にRを有する四辺形であるものを用いることを特徴とする請求項1に記載の集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11413199A JP3956530B2 (ja) | 1999-04-21 | 1999-04-21 | 集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11413199A JP3956530B2 (ja) | 1999-04-21 | 1999-04-21 | 集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000306931A JP2000306931A (ja) | 2000-11-02 |
JP3956530B2 true JP3956530B2 (ja) | 2007-08-08 |
Family
ID=14629924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11413199A Expired - Fee Related JP3956530B2 (ja) | 1999-04-21 | 1999-04-21 | 集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956530B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011025294A (ja) * | 2009-07-28 | 2011-02-10 | Hioki Ee Corp | フラックス塗布装置およびフラックス塗布方法 |
-
1999
- 1999-04-21 JP JP11413199A patent/JP3956530B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000306931A (ja) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642609B1 (en) | Leadframe for a semiconductor device having leads with land electrodes | |
JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
US20220108974A1 (en) | Method of forming a chip package and chip package | |
US6181560B1 (en) | Semiconductor package substrate and semiconductor package | |
US4167413A (en) | Making hybrid IC with photoresist laminate | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
JP3956530B2 (ja) | 集積回路の製造方法 | |
US6650005B2 (en) | Micro BGA package | |
JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
US8368189B2 (en) | Auxiliary leadframe member for stabilizing the bond wire process | |
JPH0230597A (ja) | 半導体カード用モジュール | |
JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4388165B2 (ja) | 半導体装置の製造方法 | |
JPH10189792A (ja) | 半導体パッケージ | |
JP3895030B2 (ja) | 半導体装置用基板及びそれを使用した半導体装置 | |
JPH1140704A (ja) | 半導体装置 | |
JP3568458B2 (ja) | 半導体装置 | |
JPS6240754A (ja) | ピングリッドアレイ | |
JPH10284514A (ja) | エリアアレイパッケージ型半導体装置の構造 | |
JPH09237858A (ja) | 表面実装型電子部品及びその製造方法 | |
JPS63107148A (ja) | 半導体装置 | |
JPH0380348B2 (ja) | ||
JPH08213504A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |