JP4388165B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4388165B2
JP4388165B2 JP19229399A JP19229399A JP4388165B2 JP 4388165 B2 JP4388165 B2 JP 4388165B2 JP 19229399 A JP19229399 A JP 19229399A JP 19229399 A JP19229399 A JP 19229399A JP 4388165 B2 JP4388165 B2 JP 4388165B2
Authority
JP
Japan
Prior art keywords
resin
wire
chip
wire bond
bond mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19229399A
Other languages
English (en)
Other versions
JP2001024311A (ja
Inventor
裕之 山川
崇 長坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP19229399A priority Critical patent/JP4388165B2/ja
Publication of JP2001024311A publication Critical patent/JP2001024311A/ja
Application granted granted Critical
Publication of JP4388165B2 publication Critical patent/JP4388165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板の一面上にワイヤボンド実装されたＩＣチップや半導体素子等の回路素子（ワイヤボンド実装部）を備える半導体装置の製造方法に関し、特に回路素子の樹脂の封止方法に関する。
【０００２】
【従来の技術】
ワイヤボンド実装部を備える半導体装置の製造方法は、基板上に回路構成用の回路素子を搭載し、ワイヤボンディングを行うことにより、回路素子と基板とをワイヤにて結線した後、基板上において回路素子及びワイヤにより構成されるワイヤボンド実装部を樹脂で包み込むように封止することにより行われる。この樹脂封止により、ワイヤボンド実装部におけるワイヤ接続部の機械的、化学的な保護がなされる。
【０００３】
この樹脂による封止は、一般に、ディスペンス方式または印刷方式により行われる。以下、印刷方式による樹脂封止を図３に基づいて説明する。図３（ａ）は樹脂封止が行われる前の回路素子が搭載された基板の平面図を示し、図３（ｂ）はメタルマスクの平面図を示し、図３（ｃ）、（ｄ）は樹脂印刷の工程を示す断面図を示している。
【０００４】
図３（ａ）に示す様に、回路基板Ｊ１上には、ＩＣチップ（回路素子）Ｊ２および他のチップ部品（チップコンデンサ等）Ｊ５が搭載されている。ＩＣチップＪ２はワイヤボンディングにより形成されたワイヤＪ４により回路基板Ｊ１と電気的に接続されている。ＩＣチップＪ２は樹脂封止される樹脂被覆部品を構成し、チップ部品Ｊ５は樹脂封止されない非樹脂被覆部品を構成している。
【０００５】
図３（ｂ）示す様に、メタルマスクＪ７は、ＩＣチップＪ２及びワイヤＪ４（ワイヤボンド実装部）を含む領域を樹脂で封止するとともにチップ部品Ｊ５を含む領域での樹脂の付着を防止するために、ワイヤボンド実装部に対応した開口部Ｊ６が形成されている。このメタルマスクＪ５を、回路基板Ｊ１上のワイヤボンド実装部に開口部Ｊ６の位置を合わせて配置する。
【０００６】
次に、図３（ｃ）に示す様に、樹脂Ｊ９を開口部Ｊ６から注入し、スキージＪ８を用いてメタルマスクＪ７上から樹脂Ｊ９を印刷する。この後、回路基板Ｊ１上からメタルマスクＪ７を外すと、図３（ｄ）に示す様な形状の樹脂Ｊ９による封止体（樹脂封止体）Ｊ１０が形成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、回路基板に対して１枚の大きなメタルマスクを用いている。このため、同一回路基板上において樹脂封止を行う樹脂被覆部品と、樹脂封止を行わない非樹脂被覆部品とが混載されている場合には、メタルマスクＪ７の図３（ｂ）中の破線部分に、非樹脂被覆部品に対応する凹部（ザグリ部）Ｊ７ａを形成している。従って、非樹脂被覆部品がある程度の高さを有する場合には、メタルマスクＪ７のマスク厚（樹脂封止体の厚み）ｈは非樹脂被覆部品の高さに制約を受けることになる。
【０００８】
また、同一回路基板上に大きさの異なる複数の樹脂被覆部品が搭載されており、それぞれの樹脂被覆部品の高さに応じて樹脂封止体の厚みを変更したい場合であっても、樹脂封止体の厚みは高さの高い方の樹脂被覆部品に合わせざるを得ない。さらに、樹脂被覆部品によって樹脂材料を変更したい場合であっても、樹脂材料を変更することができない。
【０００９】
本発明は、上記点に鑑み、ワイヤボンド実装部を備える半導体装置において、同一基板内でワイヤボンド実装部を封止する樹脂封止体の厚さ、樹脂材料等を変更できる製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板（１０）上に回路構成用の複数の異なる大きさの回路素子（２０、２１）を搭載し、ワイヤボンディングを行うことにより、回路素子と基板とをワイヤ（４０、４１）にて結線した後、回路素子及びワイヤからなる複数のワイヤボンド実装部を樹脂（９０）で包み込むように封止する半導体装置の製造方法において、
予め、複数のワイヤボンド実装部に応じたサイズの異なる複数のマスク部材（７０、７１）を用意する工程と、ワイヤボンディングを行った後、ワイヤボンド実装部に対応するマスク部材（７０、７１）を基板上に配置して、マスク部材（７０、７１）に形成された開口部（７０ａ、７１ａ）を通して基板上のワイヤボンド実装部に樹脂を印刷することを各実装部ごとに繰り返し行う工程とを備えることを特徴としている。
【００１１】
このように、複数のマスク部材（２０、２１）を用意して、ワイヤボンド実装部に対応したマスク部材を適宜交換して樹脂印刷を行うことにより、同一回路基板上に複数の異なる大きさのＩＣチップ（２０、２１）が搭載されていても、それぞれのＩＣチップに応じて樹脂印刷の厚みを変更できる。また、マスク部材（７０、７１）のマスク厚は樹脂封止しないチップ部品（５０）の高さに制約を受けることなく、ＩＣチップ（２０、２１）の高さに応じた樹脂印刷を行うことができる。さらに、個々のワイヤボンド実装部ごとに樹脂封止を行うので、必要に応じてワイヤボンド実装部ごとに樹脂材料を変更することが可能となる。
【００１２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１３】
【発明の実施の形態】
以下、本発明を適用した実施形態について図に基づいて説明する。本実施形態は、ワイヤボンド実装された回路構成用のＩＣチップあるいは半導体素子、及び、コンデンサ等のチップ部品が搭載された半導体装置（混成集積回路）に適用したものとして説明する。図１（ａ）はＩＣチップ等が実装され、樹脂印刷を行う前の回路基板の平面図であり、図１（ｂ）は樹脂印刷に用いるメタルマスクの平面図であり、図１（ｃ）〜（ｅ）は樹脂印刷の工程を示す断面図である。
【００１４】
図１（ｅ）に示すように、半導体装置１００は、例えば樹脂製のプリント基板やセラミック基板等に対して図示しない電極部（配線部）が形成されている回路基板１０を有する。回路基板１０の一面上には、回路を構成する素子としてのＩＣチップ（本発明でいう回路素子）２０、２１がＡｇペースト３０、３１を介して接着することにより搭載されている。ＩＣチップ２０、２１は、ワイヤボンディングにより形成された金やアルミニウム等からなるワイヤ４０、４１により、回路基板１０の上記電極部と結線され電気的に接続されている。ＩＣチップ２０、２１およびワイヤ４０、４１はワイヤボンド実装部を構成している。なお、本実施形態では大きさの異なる第１のＩＣチップ２０と第２のＩＣチップ２１とが回路基板上に搭載されている。
【００１５】
また、回路基板１０の一面上には、回路素子としての他のチップ部品（コンデンサや抵抗等）５０が、回路基板１０の上記電極部と電気的に接続するように、Ａｇペースト等により搭載されている。そして、これらＩＣチップ２０、２１、ワイヤ４０、４１およびチップ部品５０は、回路基板１０の上記電極部とともに、電気的に回路を構成するようになっている。
【００１６】
回路基板１０の一面上において、ＩＣチップ２０、２１は樹脂封止される樹脂被覆部品を構成し、エポキシ樹脂等からなる樹脂封止体６０、６１によって包み込むように封止されることにより、外部から保護される。また、チップ部品５０は樹脂封止されない非樹脂被覆部品を構成している。
【００１７】
ワイヤボンド実装部の樹脂封止に用いるメタルマスク（本発明でいうマスク部材）７０、７１は、図１（ｂ）に示すように、開口部７０ａ、７１ａがワイヤボンド実装部を包み込むことができる範囲で、できるだけ小さくなるように形成されている。本実施形態では、大きさの異なる複数のワイヤボンド実装部に応じて複数のメタルマスク７０、７１を用いる。具体的には、これらのメタルマスク７０、７１は、マスク厚（マスクの高さ）、開口部７０ａ、７１ａの形状が異なるように構成されている。メタルマスク７０、７１は、例えば、ＳＵＳ（ステンレス）等の板材を、型で打ち抜く等によって形成することができる。
【００１８】
以下、上記構成の半導体装置１００の製造方法について、図１を参照して説明する。まず、図１（ａ）に示す、一面上にＡｇペースト３０、３１を介して接着され且つワイヤボンド実装されたＩＣチップ２０、２１と、Ａｇペースト等で接着されたチップ部品５０とを搭載した回路基板１０を用意する。そして、図１（ｂ）に示す、回路基板上のワイヤボンド実装部に応じた複数のメタルマスク７０、７１を用意する。
【００１９】
次に、図１（ｃ）に示す様に、回路基板１０上における第１のＩＣチップ２０からなるワイヤボンド実装部に、マスク厚ｈ１の第１のメタルマスク７０を設置し、スキージ８０を用いて樹脂９０を印刷する（樹脂印刷工程）。具体的には、第１のメタルマスク７０の開口部７０ａに液状の樹脂９０を注入し、スキージ８０を図１（ｃ）中の矢印方向にメタルマスク７０を押し付けながら滑らす。これにより、メタルマスク７０の開口部７０ａを通して回路基板１０上のワイヤボンド実装部に樹脂９０を印刷することができる。樹脂印刷後、第１のメタルマスク７０を回路基板上から取り除く。これにより、高さｈ１の樹脂封止体６０が形成される。
【００２０】
次に、図１（ｄ）に示す様に、回路基板１０上における第２のＩＣチップ２１からなるワイヤボンド実装部に、マスク厚ｈ２の第２のメタルマスク７１を配置して、上記と同様に、スキージ８０を用いて樹脂９０を印刷する。このとき必要であれば、樹脂材料を変更することができる。樹脂印刷後、第２のメタルマスク７１を回路基板上から取り除く。これにより、高さｈ２の樹脂封止体６１が形成される。
【００２１】
以上の図１（ｃ）、（ｄ）に示す樹脂印刷工程を繰り返して、回路基板上のすべてのワイヤボンド実装部に樹脂９０を印刷する。すべてのワイヤボンド実装部の樹脂印刷終了後、熱処理等により樹脂封止体６０、６１を硬化させる。これにより、図１（ｅ）に示す半導体装置１００を得ることができる。
【００２２】
上記の本実施形態のように、開口部の形状、マスク厚の異なる複数のメタルマスクを用意し、ワイヤボンド実装部に応じたメタルマスクを適宜交換して樹脂印刷する場合の効果について図２に基づいて説明する。図２（ａ）は樹脂封止を行う前の回路基板を示し、図２（ｂ）は従来技術のメタルマスクを用いた場合を示し、図２（ｃ）は本実施形態のメタルマスクを用いた場合を示している。
【００２３】
図２（ａ）に示すような、ＩＣチップ２０、２１に加えて高さの高いチップ部品５０′が搭載されている回路基板において、図２（ｂ）に示す従来の１枚の大きなメタルマスクＪ７を用いて樹脂印刷を行う場合には、メタルマスクのマスク厚ｈはチップ部品５０′の高さに制約を受けるとともに、すべてのワイヤボンド実装部において樹脂封止体の厚みや樹脂材料が固定される。これに対し、図２（ｃ）に示すように、本実施形態のメタルマスク７０、７１を用いれば、メタルマスクのマスク厚ｈ１、ｈ２はチップ部品５０′の高さには影響されず、また、樹脂被覆部品（ＩＣチップ）の大きさに応じて樹脂封止体の厚みを変更でき、さらに、必要であれば樹脂材料を個々のワイヤボンド実装部ごとに変更することが可能となる。
【００２４】
なお、上記実施形態では、メタルマスクを順次交換しながら、ワイヤボンド実装部への樹脂印刷を１個所ずつ行ったが、メタルマスクを回路基板上に配置する駆動部とメタルマスク上を移動するスキージを複数備える印刷機を用いて、メタルマスクが重ならない範囲で複数箇所のワイヤボンド実装部を同時に印刷することも可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す説明図である。
【図２】本実施形態および従来技術におけるメタルマスクの比較を示す断面図である。
【図３】従来技術の印刷による樹脂封止方法を示す説明図である
【符号の説明】
１０…回路基板、２０、２１…ＩＣチップ、３０、３１…Ａｇペースト、
４０、４１…ワイヤ、５０…チップ部品、６０、６１…樹脂封止体、
７０、７１…メタルマスク、８０…スキージ。

Claims (1)

  1. 複数の異なる大きさの回路素子が搭載された回路基板において、ワイヤボンディングを行うことにより、回路素子と基板とをワイヤにて結線した後、前記回路素子及び前記ワイヤからなる複数のワイヤボンド実装部を樹脂で包み込むように封止する半導体装置の製造方法において、
    予め、前記複数のワイヤボンド実装部に応じたサイズの異なる複数のマスク部材を用意する工程と、
    前記ワイヤボンド実装部に対応する前記マスク部材を前記基板上に配置して、前記マスク部材に形成された開口部を通して前記基板上の前記ワイヤボンド実装部に前記樹脂を印刷することを各実装部ごとに繰り返し行う工程とを備えることを特徴とする半導体装置の製造方法。
JP19229399A 1999-07-06 1999-07-06 半導体装置の製造方法 Expired - Fee Related JP4388165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19229399A JP4388165B2 (ja) 1999-07-06 1999-07-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19229399A JP4388165B2 (ja) 1999-07-06 1999-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001024311A JP2001024311A (ja) 2001-01-26
JP4388165B2 true JP4388165B2 (ja) 2009-12-24

Family

ID=16288877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19229399A Expired - Fee Related JP4388165B2 (ja) 1999-07-06 1999-07-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4388165B2 (ja)

Also Published As

Publication number Publication date
JP2001024311A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
US20110111562A1 (en) Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
EP0923120A1 (en) Method for manufacturing semiconductor device
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
US20080197466A1 (en) Semiconductor device and manufacturing method thereof
US4167413A (en) Making hybrid IC with photoresist laminate
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP4388165B2 (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
KR100252788B1 (ko) 반도체장치의 제조방법
US8368189B2 (en) Auxiliary leadframe member for stabilizing the bond wire process
US6124152A (en) Method for fabricating cob type semiconductor package
JPH08227964A (ja) リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置
JPH06132442A (ja) 半導体装置およびその製造方法
JP3956530B2 (ja) 集積回路の製造方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
JP4573472B2 (ja) 混成集積回路装置
JP2635722B2 (ja) リードフレームおよびその製造方法
JP3706519B2 (ja) 半導体装置の実装方法
JPH08335597A (ja) 半導体装置の製造方法及び半導体装置製造用金型
JPH06342873A (ja) 半導体装置の製造方法
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees