KR100252788B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100252788B1
KR100252788B1 KR1019970002566A KR19970002566A KR100252788B1 KR 100252788 B1 KR100252788 B1 KR 100252788B1 KR 1019970002566 A KR1019970002566 A KR 1019970002566A KR 19970002566 A KR19970002566 A KR 19970002566A KR 100252788 B1 KR100252788 B1 KR 100252788B1
Authority
KR
South Korea
Prior art keywords
protective film
lead
semiconductor chip
semiconductor device
mask
Prior art date
Application number
KR1019970002566A
Other languages
English (en)
Other versions
KR970060469A (ko
Inventor
마사키 와키
가쓰히로 하야시다
미쓰타카 사토
다다시 우노
가즈히코 미토베
데쓰야 후지사와
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970060469A publication Critical patent/KR970060469A/ko
Application granted granted Critical
Publication of KR100252788B1 publication Critical patent/KR100252788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 LOC(Lead On Chip) 구조를 가지는 반도체장치의 제조방법에 관하여, 제품원가의 저감 및 수율의 향상을 도모하는 것을 과제로 한다. 해결 수단으로는, 프레임 베이스재 17에 대하여 성형처리를 하여 리드 프레임 18을 형성하고, 이 리드 프레임 18에 형성된 리드 12에 반도체칩 13을 고정한 뒤에 배선처리를 하여, 그 후에 수지패키지 11를 형성함으로써 반도체장치를 제조하는 반도체장치의 제조방법으로서, 상기 성형처리전에 프레임베이스재 17의 리드형성위치에 비도전성접착제 16를 배설하고, 성형처리때에 접착제 16와 같이 프레임 베이스재 17의 불필요한 부분을 제거하여, 접착제 16가 배설된 소정형상의 리드 12를 형성한다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 반도체칩표면에 접착제 또는 보호막이 배설된 구조를 가지는 반도체장치의 제조방법에 관한 것이다.
근년의 반도체장치는, 고밀도화 및 고성능화가 진행하여 칩사이즈의 대형화가 진행하는 한편, 패키지형상은 소형화할 필요성이 있으므로, 대단히 정밀도가 높은 조립기술이 요구되고 있다.
이것 때문에, 반도체칩의 상부에 리드를 배설한 구성의 LOC(Lead On Chip)구조를 가지는 반도체장치가 제안되어 있다. 이 구성에서는, 평면적으로 보아서 리드와 반도체칩을 합친 구성으로 할 수 있으므로, 반도체장치의 소형화를 도모할 수 있다.
그러나, LOC구조를 가지는 반도체장치는, 반도체칩이 접착제에 의해 리드에 고정되므로, 접착제를 정밀도 좋게 리드에 배설하는 것이 필요하게 된다.
한편, 반도체장치의 고밀도화에 따라, 반도체칩상에 형성되는 회로형성기술도 미세화되고, 따라서 회로형성면은 외부응력등에 대하여 영향을 받기 쉽게 되어 있다.
이것 때문에, 반도체칩의 회로형성면상에 보호막을 형성하는 것이 행하여 지고 있지만, 회로형성면을 확실히 보호하기 위해서는, 고품질의 보호막형성 기술이 필요하게 된다.
종래, LOC구조를 가지는 반도체장치를 제조하기 위해서는, 다음에 나타내는 제조방법을 사용하였다.
우선, 리드 프레임재료로 이루어지는 평판상의 베이스재에 대하여 다이커팅(die-cutting) 가공을 하여 리드를 가진 리드 프레임을 형성한다. 이어서, 리드 프레임에 형성된 리드에 보호막으로서도 기능하는 비도전성접착제를 배설하고, 이 비도전성접착제를 통해 반도체칩을 리드에 고정한다. 이어서, 소정의 배선처리를 한 후에 패키지를 형성하여 반도체칩을 봉지한다. 이상의 공정을 거침으로써 반도체장치를 제조하고 있었다.
또한, 비도전성접착제를 리드에 배설하는 종래의 방법으로서는, 다음 두가지의 방법이 일반적으로 사용되고 있었다.
그 한가지는 필름부착타입이라 하는 것이다. 이 필름부착타입의 배설방법으로서는, 우선 제22(a)도에 도시되는 비도전성접착제로 이루어지는 시트형태의 접착필름 1(보호막)을 준비하고, 이것을 제22(b)도에 도시된 바와같이 금형을 사용하여 리드형성영역에 대응하는 소정의 크기로 절단한다.
한편, 접착필름 1의 절단처리와 다른 공정에서 베이스재에 대하여 다이커팅 가공함으로써, 리드 3을 가지는 리드 프레임 2를 형성하여 둔다. 그리고, 제23도에 도시된 바와같이, 절단된 접착필름 1을 리드 프레임 2의 리드 3에 접착한다. 이상의 처리를 함으로써, 접착필름 1은 리드 3에 배설된다.
또한, 다른 배설방법은 인쇄타입이라 하는 것이다. 이 인쇄타입의 배설방법으로서는, 우선 베이스재에 대하여 다이커팅 가공함으로써, 리드 3을 가지는 리드 프레임 2를 형성한다. 이어서, 이 리드 3가 형성된 리드 프레임 2에 마스크 4를 배설하여, 제24도에 도시된 바와 같이 스퀴지(squeegee) 5를 사용하여 보호막으로서도 기능하는 비도전성접착제 6(이하, 간단히 접착제라함)을 리드 프레임 2 상에 인쇄한다.
제25도에 도시된 바와 같이, 마스크 4에는 개구부 7이 형성되어 있고, 이 개구부 7의 형성위치는 리드 3의 배설위치와 대응하도록 구성되어 있다. 따라서, 상기한 바와 같이 마스크 4를 사용하여 접착제 6을 인쇄함으로써, 제26도에 도시된 바와 같이 접착제 6은 리드 3상에 배설된다.
한편, 제22도 내지 제26도를 사용하여 설명한 예에서는, 비도전성접착제 6을 리드 3에 배설한 예를 나타냈지만, 비도전성접착제(보호막) 6은 반도체칩측에 배설하더라도 좋다. 제27도 내지 제29도는, 보호막 6b을 반도체칩 8에 배설하는 방법, 및 이 방법에 의해 제조된 반도체장치 9를 나타낸다. 더우기, 제27도 내지 제29도에 있어서, 제22도 내지 제26도에서 도시한 구성과 대응하는 구성에 관하여는, 동일부호를 붙여서 설명한다.
보호막 6b을 반도체칩 8에 배설하기위해서는, 제24도에서 도시한 것과 같은 인쇄타입을 사용한 방법에 의해 행하여지는 것이 일반적이다. 이 인쇄법에서는, 반도체칩 8(웨이퍼상태에서도 가능)에 마스크 4를 배설하고, 이어서 제27도에 도시된 바와같이 스퀴지 5를 사용하여 보호막 6b으로 되는 보호막재료 6a를 반도체칩 8상에 인쇄한다.
마스크 4에는 개구부 7이 형성되어 있고, 이 개구부 7의 형성위치는 반도체칩 8의 윗면에 형성된 회로형성영역과 대응하도록 구성되어 있다. 따라서, 상기한 바와 같이 마스크 4를 사용하여 보호막재료 6a를 인쇄하고, 그 후에 이것을 경화시킴으로써, 제28도에 도시된 바와 같이 반도체칩 8의 회로형성 영역상에 보호막 6b이 형성된다.
제29도는, 상기한 인쇄법을 사용하여 제조된 반도체장치 9를 나타낸다. 같은 도면에 도시된 바와같이, 반도체장치 9는 반도체칩 8을 봉지수지 9a에 의해 봉지한 구성으로 되어 있지만, 이 봉지수지 9a에는 일반적으로 충전제가 혼입되어 있다.
가령 반도체칩 8에 보호막 6b이 형성되어 있지 않은 구성을 상정하면, 수지형성시에 반도체칩 8의 회로형성영역에 충전제가 충돌하여 미세형성된 회로에 손상이 생기게 된다. 그런데, 회로형성영역에 보호막 6b을 형성함으로써 회로영역은 보호막 6b에 의해 보호되고, 따라서 충전제에 의한 악영향을 확실히 방지할 수가 있다.
그런데, 상기한 필름부착타입의 배설방법에서는, 리드 프레임에 형성되는 리드의 패턴마다 접착필름 1의 필름형상이 다르므로, 접착필름 1을 다이커팅하는 금형도 복수 필요하게 되고 범용성이 뒤떨어짐과 동시에 금형원가가 상승하는 문제점이 있었다.
또한, 접착필름 1을 다이커팅하는 방법에서는, 이 다이커팅시에, 효율 좋게 다이커팅하였다 해도 불필요한 접착필름이 발생한다. 접착필름 1은 폴리이미드계의 접착필름이고 비교적 고가이다. 따라서, 접착필름 1에 불필요한 부분이 발생하면, 그 만큼 제품원가가 상승하는 문제점도 있었다.
또한, 인쇄타입의 배설방법에서는, 리드의 패턴마다 마스크 4가 필요하게 되고, 또한 리드패턴이 복잡하거나, 좁은 피치인 경우에는, 접착제 6의 브리지(bridge)나 리드의 안쪽으로 구부려지는 것이 발생하여 버리고, 후에 실시되는 배선공정 및 패키지의 형성공정이 양호하게 행하여 지지 않는다는 문제점이 생긴다.
한편, 보호막 6b을 인쇄법을 사용하여 반도체칩 8의 회로형성영역에 형성하는 경우에는, 마스크 4상에서 스퀴지 5를 반도체칩 8에 향하여 압압하면서 이동시킬 필요가 있고, 이 압압력은 마스크 4를 통해 반도체칩 8에도 인가된다. 따라서, 반도체칩 8의 회로형성영역은 마스크 4상에서 스퀴지 5에 의해 문질러 지게 되고, 이것에 의해 회로형성영역에 응력이 발생하여, 보호막 6b의 형성전에 있어 회로형성영역이 손상되는 문제점이 있다.
또한, LOC구조를 가지는 반도체장치에서는, 리드 3가 회로형성영역의 상부에 위치하는 것으로 되므로, 리드 3와 반도체칩 8과의 접합때에 리드 3가 회로형성영역에 접촉할 수가 있고, 이 경우에도 회로형성영역이 손상하여 버린다.
본 발명은 상기의 점에 비추어 행해진 것으로서, 제품원가의 저감 및 수율의 향상을 도모하는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 본 발명에서는, 다음의 수단을 강구한 것을 특징으로 하는 것이다.
본 발명에서는, 베이스재에 대하여 성형처리를 하여 리드 프레임을 형성하고, 이 리드 프레임에 형성된 리드에 반도체칩을 고정한 뒤에 배선처리를 하여, 그 후에 패키지를 형성함으로써 반도체장치를 제조하는 반도체장치의 제조방법에 있어서, 상기 성형처리전에 상기 베이스재의 리드 형성위치에 비도전성접착제를 배선하여, 상기 성형처리시에, 상기 비도전성접착제와 같이 상기 베이스재의 불필요한 부분을 제거하여, 상기 비도전성접착제가 배설된 소정형상의 리드를 형성하는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 비도전성접착제의 배설영역은, 상기 리드형성영역에서의 리드선단부로 하여, 리드성형후에 상기 리드의 선단부에만 선택적으로 비도전성접착제가 배설되는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 베이스재의 불필요한 부분을 제거하는 수단으로서, 프레스처리 및 에칭처리 중, 어느 하나를 사용한 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 베이스재에 대하여 성형처리을 하여 리드프레임을 형성하고, 해당 리드 프레임에 형성된 리드에 반도체칩을 고정한 뒤에 배선처리를 하여, 그 후에 패키지를 형성함으로써 반도체장치를 제조하는 반도체장치의 제조방법에 있어서, 상기 반도체칩을 상기 리드에 고정하기 전에, 적어도 상기 반도체칩의 회로형성영역에 보호막을 배설하여, 상기 반도체칩을 상기 리드에 상기 보호막을 통해 고정하는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 보호막은, 우선 상기 반도체칩의 회로형성면에 상기 회로형성영역에 대응하는 부위에 개구부가 형성된 마스크를 배설하고, 상기 마스크에 형성된 개구부내에 상기 보호막으로 되는 액체형태의 보호막재료를 배설하고, 이어서, 상기 보호막재료를 경화시키는 것에 의해 상기 보호막을 형성하여, 그 후에 상기 마스크를 상기 반도체칩에서 박리함으로써 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 마스크로서, 상층부터 베이스필름, 점착체층, 세퍼레이터(separator) 필름이 적층된 다층구조의 것을 사용한 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 액체형태의 보호막재료를 상기 개구부내에 배설하는 방법으로서, 디스펜스방법 또는 스프레이방법의 어느 한쪽의 방법을 사용한 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 마스크를 공급릴로부터 감김릴에 향하여 주행하는 구성으로 하고, 상기 마스크의 주행에 따라, 상기 액체형태의 보호막재료를 배설하는 처리와, 상기 보호막을 형성하는 처리와, 상기 마스크를 상기 반도체칩에서 박리하는 처리를 연속적으로 하는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 베이스재에 대하여 성형처리를 하여 리드 프레임을 형성하여, 해당 리드 프레임에 형성된 리드에 반도체칩을 고정한 뒤에 배선 처리를 하여, 그 후에 패키지를 형성함으로써 반도체장치를 제조하는 반도체 장치의 제조방법에 있어서, 상기 반도체칩을 상기 리드에 고정하기 전에, 적어도 상기 리드의 상기 반도체칩과 대향하는 위치에 보호막을 배설하여, 상기 반도체칩을 상기 리드에 상기 보호막을 통해 고정하는 것을 특징으로 하는 것이다.
또한, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 리드를 액체형태의 보호막재료가 충전된 보호막재료조에 침지함으로써 상기 리드에 보호막을 배설하는 것을 특징으로 하는 것이다.
더우기, 본 발명에서는, 상기 반도체장치의 제조방법에 있어서, 상기 리드의 일부에 다운세트(down set)부를 형성하여, 이 다운세트부에 상기 보호막 재료를 배설하는 것을 특징으로 하는 것이다.
상기한 각 수단은, 다음과 같이 작용한다.
본 발명에 의하면, 성형처리전에 베이스재의 리드형성위치에 비도전성접착제를 배설하여, 성형처리때에 비도전성접착제와 같이 베이스재의 불필요한 부분을 제거함으로써 비도전성접착제가 배설된 소정형상의 리드를 형성하므로, 비도전성접착제를 배설할 때에 배설위치의 정밀도는 그다지 필요로 하지 않고, 따라서 고정밀도의 마스크를 사용하는 일없이 비도전성접착제를 배설하는 것이 가능해진다.
이것 때문에, 종래의 인쇄타입의 배설방법과 같이 리드패턴에 대응하여 마스크를 바꿀 필요가 없으므로 범용성을 향상하고 또한 제품원가의 저감을 도모할 수 있다. 또한, 종래의 필름부착타입의 배설방법에서 사용한 고가의 접착필름을 불필요로 하므로, 필름부착타입의 배설방법과 비교하더라도 제품원가의 저감을 도모할 수 있다.
또한, 본 발명에 의하면, 비도전성접착제의 배설영역을 리드형성영역에서의 리드선단부로 하여, 리드성형후에 리드의 선단부에만 선택적으로 비도전성접착제가 배설되는 것에 의해, 불필요한 개소에 비도전성접착제가 배설되는 것을 방지할 수 있으므로, 비도전성접착제의 브리지든지 리드 안쪽 구부림을 억제할 수 있고, 따라서 후에 실시되는 배선공정 및 패키지의 형성공정을 양호하게 행하는 것이 가능해진다.
또한, 본 발명에 의하면, 반도체칩을 리드에 고정하기 전에, 적어도 반도체 칩의 회로형성영역에 보호막을 배설하여, 반도체칩을 보호막을 통해 리드에 고정함으로써, 반도체칩과 리드와의 접합 때에 리드가 잘못하여 반도체칩의 회로형성영역에 접촉하는 것을 방지할 수가 있고, 따라서 반도체장치의 제조 수율을 향상시킬 수 있다.
또한, 본 발명에 의하면, 회로형성면에 대응하는 부위에 개구부가 형성된 마스크를 사용하여, 이 개구부내에 보호막으로 되는 액체형태의 보호막재료를 배설하고, 이어서 이 보호막재료를 경화시키는 것에 의해 보호막을 형성한 것에 의해, 스퀴지등의 회로형성영역에 응력을 부여하는 치구(治具)를 사용하는 일없이, 액체형태의 보호막재료를 직접 적하함으로써 보호막을 형성하는 것이 가능해진다. 따라서, 보호막의 형성때에 회로형성영역을 손상하는 것을 확실히 방지할 수가 있다.
또한, 본 발명에 의하면, 상층부터 베이스필름, 점착체층, 세퍼레이터필름이 적층된 다층구조의 것을 마스크로서 사용한 것에 의해, 마스크는 반도체 칩에 접착된 상태로 보호막의 배설이 행하여진다. 이것 때문에, 보호막형성때에 마스크의 위치엇갈림이 발생하는 등의 일은 없고, 정밀도가 높은 보호막을 형성할 수가 있다.
또한, 본 발명에 의하면, 액체형태의 보호막재료를 개구부내에 배설하는 방법으로서, 디스펜스방법 또는 스프레이방법의 어느 한쪽의 방법을 사용한 것에 의해, 회로형성영역에 응력을 부여하는 일 없이 보호막재료를 배설하는 것이 가능해지고, 회로형성영역에 손상이 발생하는 것을 방지할 수가 있다.
또한, 본 발명에 의하면, 마스크를 공급릴로부터 감김릴에 향하여 주행하는 구성으로 하고, 이 마스크의 주행에 따라, 액체형태의 보호막 재료를 배설하는 처리와, 보호막을 형성하는 처리와, 마스크를 반도체칩에서 박리하는 처리를 연속적으로 함으로써, 제조효율이 좋게 반도체장치를 제조할 수가 있다.
또한, 본 발명에 의하면, 반도체칩을 리드에 고정하기 전에, 적어도 리드의 반도체칩과 대향하는 위치에 보호막을 배설하여, 반도체칩을 리드에 보호막을 통해 고정함으로써, 반도체칩과 리드와의 접합때에 리드가 잘못하여 반도체칩의 회로형성영역에 직접 접촉하는 것을 방지할 수가 있고, 따라서 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 본 발명에 의하면, 리드를 액체형태의 보호막재료가 충전된 보호막 재료조에 침지하는 것에 의해 리드에 보호막을 배설함으로써, 단지 리드를 보호막재료조에 침지하는 만큼의 간단한 처리에 의해 리드에 보호막을 배설할 수가 있다.
더우기, 본 발명에 의하면, 리드의 일부에 다운세트부를 형성하고, 이 다운세트부에 보호막을 배설함으로써, 반도체칩과 접합하는 부위에만 보호막을 용이하게 형성하는 것이 가능해진다.
제1도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 접착제의 인쇄공정도를 도시한 도.
제2도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 접착제가 인쇄된 상태를 도시한 도.
제3도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 도금막이 인쇄된 상태를 도시한 도.
제4도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 리드 프레임 성형공정을 행한 상태를 도시한 도.
제5도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 칩탑재공정을 행한 상태를 도시한 도.
제6도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 배선공정을 행한 상태를 도시한 도.
제7도는 본 발명의 제1실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 수지봉지공정을 행한 상태를 도시한 도.
제8도는 본 발명의 제1실시예인 반도체장치의 제조방법에 의해 제조된 반도체장치를 도시한 도.
제9도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 마스크에 개구를 형성한 상태를 도시한 도.
제10도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 마스크를 반도체칩에 장착한 상태를 도시한 도.
제11도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 보호막재료를 배설하고 있는 상태를 도시한 도.
제12도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 보호막재료를 경화시키고 있는 상태를 도시한 도.
제13도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 보호막이 형성된 웨이퍼의 절단처리를 설명하기 위한 도.
제14도는 본 발명의 제2실시예인 반도체장치의 제조방법을 설명하기 위한 도로서, 보호막이 형성된 반도체칩을 도시한 도.
제15도는 본 발명의 제2실시예인 반도체장치의 제조방법을 실시하기 위한 반도체제조장치를 도시한 도.
제16도는 제2 내지 제3실시예에 관한 반도체장치의 제조방법에 의해 제조되는 반도체장치를 도시한 도.
제17도는 제2 내지 제3실시예에 관한 반도체장치의 제조방법에 의해 제조되는 반도체장치를 도시한 도.
제18도는 제2 내지 제3실시예에 관한 반도체장치의 제조방법에 의해 제조되는 반도체장치를 도시한 도.
제19도는 본 발명의 제3실시예인 반도체장치의 제조방법을 설명하기 위한 도.
제20도는 본 발명의 제3실시예인 변형예인 반도체장치의 제조방법을 설명하기 위한 도.
제21도는 본 발명의 제3실시예인 반도체장치의 제조방법을 사용하여 형성된 리드프레임을 도시한 도.
제22도는 종래에 있어서의 반도체장치의 제조방법의 일례를 설명하기 위한 도.
제23도는 종래에 있어서의 반도체장치의 제조방법의 일례를 설명하기 위한 도.
제24도는 종래에 있어서의 반도체장치의 제조방법의 일례를 설명하기 위한 도.
제25도는 종래에 있어서의 반도체장치의 제조방법으로 사용하는 마스크를 도시한 도.
제26도는 종래에 있어서의 반도체장치의 제조방법의 일례를 설명하기 위한 도.
제27도는 종래에 있어서의 반도체장치의 제조방법의 일례를 설명하기 위한 도.
제28도는 반도체칩에 형성된 보호막을 도시한 도.
제29도는 종래에 있어서의 반도체장치의 제조방법을 사용하여 제조된 반도체장치를 도시한 도.
다음에 본 발명의 실시 형태에 관해서 도면과 함께 설명한다.
제1도 내지 제7도는 본 발명의 제1실시예인 반도체장치의 제조방법을 나타낸다.
이하, 반도체장치의 제조방법을 관하여 제조순서에 따라서 설명하지만, 그전에 설명의 편의상, 본 실시예에 관하는 제조방법에 의해 제조되는 반도체 장치 10의 구조에 관하여 우선 설명하여 둔다.
제8도는 본 실시예에 관하는 제조방법에 의해 제조되는 반도체장치 10의 단면도이다. 도면중, 11은 수지패키지이고, 예컨대 몰드처리를 함으로써 형성되어 있다. 이 수지패키지 11의 내부에는, 리드 12, 반도체칩 13등이 내설되어 있다.
리드 12는 인너리드부(inner lead) 12a와 아우트리드부(outer lead) 12b에 의해서 구성되어 있다. 인너리드부 12a는 수지패키지 11에 매설된 구조로 되고 있고, 이것에 의해 리드 12는 수지패키지 11에 고정되어 있다. 이 인너 리드부 12a와 반도체칩 13의 전극패드 14와의 사이에는 와이어 15가 배설되어 있고, 이것에 의해 리드 12와 반도체칩 13은 전기적으로 접속된 구성으로 되어 있다. 또한, 리드 12의 아우트리드 12b는, 수지패키지 11의 측부보다 옆쪽으로 연장하고, 그 후 절곡되어 소정형상(본 실시예에서는 갈매기날개형상)으로 되어 있다.
본 실시예에 관하는 반도체장치 10는, 소위 LOC(Lead On Chip) 구조를 가지고 있고, 따라서 리드 12의 인너리드부 12a는 반도체칩 13의 윗면과 대향하는 위치까지 연장하고 있다. 또한,인너리드부 12a의 선단부에서 반도체칩 13과 대향하는 면에는 비도전성접착제 16(이하, 간단히 접착제라 함)이 배설되어 있고, 이 접착제 16에 의해 반도체칩 13은 리드 12에 고정된 구성으로 되어 있다.
이 LOC구조의 반도체장치 10는, 인너리드부 12a와 반도체칩 13이 평면적으로 보아서 겹친 구조로 되어 있으므로, 반도체장치 10의 소형화를 도모할 수 있다.
이어서, 상기 구성으로 된 반도체장치 10의 제조방법에 관해서 제1도 내지 제8도를 사용하여 설명한다. 더우기, 각 도면에 있어서 제8도에 도시한 각 구성과 대응하는 구성에 관하여는 동일부호를 붙여 설명한다.
반도체장치 10을 제조하기 위해서는, 우선 접착제 16의 인쇄공정을 한다. 제1도는 접착제 16의 인쇄공정도를 나타낸다. 같은 도면에 있어서, 17은 상기한 베이스재에 상당하는 프레임베이스재이고, 이 프레임베이스재 17에 후술하는 각 공정을 실시함으로써 리드 프레임 18이 형성된다.
인쇄공정의 실시예에 있어서는, 아직 리드 12등은 형성되어 있지 않고, 따라서 프레임베이스재 17은 평판형상으로 되어 있다. 또한, 프레임베이스재 17의 양측부에는, 제2도에 도시된 바와 같이 미리 가이드 홀 22가 형성되어 있다. 이 프레임베이스재 17의 재질로서는, 예컨대 Fe(철)-Ni(니켈)합금인 42합금(42 alloy), 혹은 동합금등을 적용하는 것이 가능하다.
인쇄공정에서는, 우선 프레임베이스재 17의 상부에 마스크 19를 배치한다. 이 마스크 19의 소정위치에는 개구부 20가 형성되어 있다. 이 개구부 20의 형성위치는, 프레임베이스재 17상에 대한 리드 12의 형성영역과 대응하도록 구성되어 있다. 더우기 상술하면, 개구부 20의 형성위치는, 리드 12의 형성영역의 안, 리드 12의 선단위치와 대응하도록 구성되어 있다.
그런데, 개구부 20의 형성위치는 리드 12의 형상에 따라서 정밀도 좋게 형성할 필요는 없고, 적어도 리드 12의 선단위치와 거의 동등하지만, 이것보다 약간 넓은 면적으로 형성하면 좋다. 따라서, 개구부 20의 형상은 리드 12의 선단위치를 커버하는 직사각형 형상으로 된다. 그러나, 개구부 20의 형상은 직사각형 형상에 한정되는 것이 아니고, 리드 12의 패턴에 대응하도록 적당하게 그 형상을 설정하면 좋다.
상기 구성으로 된 마스크 19를 프레임베이스재 17에 배치하면, 이어서 스퀴지 21를 사용하여 접착제 16을 프레임베이스재 17상에 인쇄한다. 접착제 16의 종류로서는 예컨대 폴리이미드계의 접착제를 사용하는 것이 고려되고, 또한 프레임베이스재 17상에서의 접착제 16의 두께는 10~30㎛로 되도록 마스크 19의 두께는 설정되어 있다.
그리고, 인쇄가 종료한 시점에서 접착제 16에 대하여 건조·경화처리가 행하여지고, 인쇄공정은 종료한다. 제2도는 인쇄공정이 종료한 상태의 프레임 베이스재 17을 나타낸다. 같은 도면에 도시된 바와같이, 인쇄공정이 종료한 시점에서는 프레임베이스재 17의 리드선단형성위치에 단지 접착제 16만이 배설된 구성으로 되어 있다.
상기한 바와같이 인쇄공정이 종료하면, 이어서 도금공정이 실시된다. 이 도금공정에서는, 프레임베이스재 17의 접착제 16가 인쇄된 면(이하, 제1의 면 17a라 함)과 반대쪽의 면(이하, 제2의 면 17b라함)에 도금처리가 실시된다.
이 도금처리는, 후술하는 배선처리에 있어서, 와이어 15와 리드 12와의 접합성을 향상시키기 위해서 설치되는 것이다. 즉, 예컨대 42합금으로 이루어지는 리드 12로서는, 직접 금선으로 이루어지는 와이어 15를 리드 12에 접합하는 것은 할 수 없으므로, 미리 리드 12의 와이어 본딩 위치에 와이어 15와의 접합성이 양호한 금속을 도금처리한다.
본 실시예에서는 도금되는 금속으로서, 금으로 이루어지는 와이어 15 및 42합금으로 이루어지는 리드 12의 쌍방에 대하여 접합성이 양호한 은(Ag)이 선정되어 있다. 따라서, 제3도에 도시된 바와같이, 프레임베이스재 17의 제2의 면 17b에는 은(Ag)막 23이 형성된다. 또한, 상기한 바와같이 Ag 도금막 23은 와이어본딩위치에 형성되어 있으면 충분하므로, 접착제 16의 배설위치와 같이 리드 12의 선단위치와 대응하도록 형성위치가 선정되어 있다.
상기의 도금공정이 종료하면, 이어서 성형공정이 실시된다. 성형공정에서는, 리드 프레임 형성용 금형(상금형과 하금형에 의해서 구성됨)을 사용하여, 프레임베이스재 17에 대하여 프레스 펀칭(punching) 가공이 행하여진다. 이 펀칭가공에 의해, 제4도에 도시하는 리드 12, 타이 바(tie bar) 24를 구비하는 리드 프레임 18이 형성된다.
여기서, 상기 펀칭가공시에 있어서의 리드 12의 가공에 주목한다. 전기와 같이 프레임베이스재 17에 있어서의 리드 12의 형성영역에는 접착제 16가 배설되어 있다. 또한, 금형은 리드 12의 형성영역에서 리드 12를 꿰뚫으므로, 프레임베이스재 17의 불필요한 부분의 펀칭가공에 따라, 리드 12의 형성위치보다 밀려 나온 부분에 배설되어 있던 접착제 16는 이 불필요한 부분과 함께 제거된다.
따라서, 상기의 일련의 공정에 의해 리드 프레임 18을 형성함으로써, 리드 12의 선단부만에 선택적으로 접착제 16가 배설된 구성으로 된다. 즉, 성형처리전에 프레임베이스재 17의 리드형성위치에 접착제 16을 배설하고, 성형처리때에 접착제 16와 같이 프레임베이스재 17의 불필요한 부분을 제거함으로써, 접착제 16을 배설할 때에 배설위치의 정밀도는 그다지 필요로 하지 않고, 따라서 종래 인쇄타입에 있어서 사용하고 있는 마스크 4(제24도 참조)에 비하여 정밀도가 낮은 마스크 19를 사용하여 접착제 16을 배설하는 것이 가능해진다.
이것 때문에, 종래의 인쇄타입의 배설방법과 같이 리드패턴에 대응하여 마스크를 바꿀 필요는 없고, 범용성을 향상하고 또한 제품원가의 저감을 도모할 수 있다. 또한, 종래의 필름부착타입의 배설방법에서 사용한 고가의 접착 필름 1(제23도 참조)을 불필요로 할 수 있으므로, 필름부착타입의 배설방법에 비하여도 제품원가의 저감을 도모할 수가 있다.
상기한 바와 같이 리드 프레임 18이 형성되면, 이어서 칩탑재공정이 실시된다. 칩탑재공정에서는, 제5도에 도시된 바와 같이, 리드 프레임 18에 형성된 리드 12에 상기 접착제 16을 통해 반도체칩 13이 접착되어 고정된다.
이 때, 접착제 16의 배설영역을 리드형성영역에서의 리드선단부로하여, 리드 성형후에 리드 12의 선단부에만 선택적으로 접착제 16가 배설되는 구성으로 한 것에 의해, 불필요한 개소에 접착제 16가 배설되는 것을 방지할 수 있고, 인접하는 리드 12 사이에서 접착제 16의 브리지의 발생이나, 접착제 16의 리드안쪽구부림을 억제할 수 있다. 이것에 의해, 후에 실시되는 배선공정 및 패키지의 형성공정을 양호히 행하는 것이 가능해지고, 가공의 수율 향상을 도모할 수 있다.
칩탑재공정이 종료하면, 이어서 배선공정이 실시된다. 배선공정에서는, 제6도에 도시된 바와같이, 반도체칩 13에 형성된 전극패드 14와 인너리드 12a와의 사이에서 와이어본딩이 된다.
이 때, 상기와 같이 인너리드 12a에는 Ag막 23이 형성되어 있어서, 금(Au)으로 이루어지는 와이어 15와 인너리드 12a와의 접합을 양호히 행할 수 있다.
또한, 배선공정이 종료하면, 수지봉지공정이 실시된다. 이 수지봉지공정에서는, 수지몰드처리가 행하여져 수지패키지 11가 형성된다. 수지패키지 11가 형성되면, 리드 프레임 18의 타이 바 24등의 불필요한 부분이 제거되고, 아우트리드 12b가 소정형상으로 절곡가공되고, 제8도에 도시하는 반도체장치 10이 형성된다.
더우기, 상기한 실시예로서는, 성형공정에서 프레임베이스재 17에 대하여 리드 프레임 형성용 금형을 사용하여 펀칭가공을 실시함으로써 리드 프레임 18을 형성하는 방법을 나타내었지만, 리드 프레임 18의 형성방법은 펀칭가공에 한정되는 것이 아니고, 예컨대 에칭법을 사용하여 리드 프레임 18을 형성하는 방법을 사용하더라도 좋다.
이 때, 상기 설명으로부터 명백하듯이, 본 발명을 실현하기위해서는, 프레임베이스재 17의 불필요한 부분을 에칭에 의해 제거할 때, 함께 접착제 16의 불필요한 부분도 제거될 필요가 있다. 이것 때문에, 에칭액의 재질로서는, 프레임베이스재 17 및 접착제 16을 다같이 용해하는 재질을 선정할 필요가 있다. 또한, 에칭방법으로서는, 상기한 웨트에칭 외에도 드라이에칭을 사용하는 것도 가능하다.
이어서, 본 발명의 제2실시예에 관해서 설명한다.
제9도 내지 제15도는 본 발명의 제2실시예인 반도체장치의 제조방법을 나타낸다. 이하, 반도체장치의 제조방법에 관해서 제조순서에 따라서 설명한다. 더우기, 각 도면에 있어서 제1도 내지 제8도를 사용하여 설명한 제1실시예에 도시한 각 구성과 대응하는 구성에 관하여는 동일부호를 붙여 설명한다.
본 실시예에 관하는 제조방법에 의해 제조되는 반도체장치는, 반도체칩 43의 윗면에 형성된 회로형성영역 37에 보호막 40이 형성되는 것을 특징으로 한다. 또한, 본 실시예에 관하는 제조방법에 있어서도 이 보호막 40의 형성방법에 특징을 가지고 있으므로, 이하의 설명으로서는 보호막 40의 형성방법에 중점을 놓고 설명하는 것으로 한다.
본 실시예에 있어서 반도체장치를 제조하기 위해서는, 우선 마스크 30의 형성공정을 한다. 제9도는 마스크 30의 형성공정을 나타낸다. 마스크 30은, 같은 도면에 도시된 바와같이, 상층부터 베이스필름 31, 점착제층 32, 세퍼레이퍼필름 33을 적층한 3층구조로 되어 있다.
베이스필름 31은, 예컨대 가요성을 가지는 폴리이미드등의 수지필름이다. 또한, 점착체층 32는 예컨대 열경화시킨 접착제이고, 베이스필름 31에 소정의 두께로 도포되어 있다. 또한, 세퍼레이터필름 33은, 점착체층 32에 대하여 박리성을 가지는 재료에 의해 형성된 필름이고, 점착체층 32에 첨착한 구성으로 되어 있다.
베이스필름 31은 마스크 30의 기재로 되는 것이고, 이 베이스필름 31의 두께(상세하게는, 점착체층 32의 두께도 더한 두께)는, 형성하고자 하는 보호막 40(제14도 참조)의 두께보다도 큰 두께를 가지도록 구성되어 있다. 또한, 세퍼레이터필름 33은 점착체층 32의 처녀성(virginity)을 유지하기 위해서 설치된다.
상기 구성으로 된 마스크 30은, 금형 35에 의해 펀칭가공이 행하여지고, 개구부 34a, 34b가 형성된다. 이 개구부 34a, 34b의 형성위치는, 후술하는 웨이퍼 36에 형성되어 있는 회로형성영역 37의 위치에 대응하도록 구성되어 있다. 그러나, 이 개구부 34a, 34b를 형성할 때, 개구부 34a, 34b를 정밀도 좋게 회로형성영역 37과 일치시킬 필요는 없고, 적어도 회로형성영역 37보다도 넓은 면적을 가지도록 형성하면 좋다. 따라서, 개구부 34a, 34b는, 용이하게 형성할 수가 있다.
상기한 마스크 30의 형성공정이 종료하면, 이어서 마스크 30을 웨이퍼 36에 접착하는 접착공정이 실시된다. 제10도는, 마스크 30의 접착공정을 나타낸다. 이 접착공정에서는, 우선 마스크 30의 점착체층 32에 부착되어진 세퍼레이터필름 33을 벗기어 점착체층 32를 노출시킨 뒤에, 마스크 30을 웨이퍼 36에 점착한다.
이때, 세퍼레이터필름 33은, 마스크 30을 웨이퍼 36에 접착하는 직전까지 점착체층 32를 보호하고 있으므로, 점착체층 32이 점착전에 경화하여 버리는 것 같은 것은 없고, 그 처녀성은 유지되는 구성으로 되어 있다. 따라서, 마스크 30을 확실히 웨이퍼 36에 점착시킬 수 있다.
또한, 마스크 30을 웨이퍼 36에 점착할 때, 마스크 30에 형성되어 있는 개구부 34a, 34b는, 웨이퍼 36에 형성되어 있는 회로형성영역 37상에 위치하도록 위치 결정된 뒤에 부착된다. 이 마스크 30와 웨이퍼 36의 위치 결정은, 예컨대 같은 도면에 도시된 바와 같이 가이드 핀(guide pin) 38을 사용하여 행할 수 있다.
또한, 마스크 30이 웨이퍼 36에 점착된 상태에서, 웨이퍼 36이 직접 마스크 30과 접하는 것은, 연성화하여 있는(경화하지 않은) 점착체층 32에 있으므로, 마스크 30을 웨이퍼 36에 배설할 때에 회로형성영역 37 및 웨이퍼 36의 다른 부위가 상하는 것 같은 것은 없다. 더우기, 마스크 30은 점착체층 32에 의해 웨이퍼 36에 점착되어 있으므로, 후에 실시되는 각 공정에서 웨이퍼 36에 대하여 마스크 30의 위치엇갈림이 생기는 것 같은 것도 없다.
상기한 바와같이 마스크 30가 웨이퍼 36에 장착되면, 이어서 보호막 40으로 되는 보호막재료 40a, 40b의 충전처리가 행하여 진다. 본 실시예에 있어서는, 보호막재료 40a로서 열경화수지가 사용됨과 동시에, 보호막재료 40b로서 열가소수지가 사용하고 있다.
이 각 보호막재료 40a, 40b는 다같이 이 충전처리시에 있어서는 액상상태로 되어 있다. 또한, 보호막재료 40a와 보호막재료 40b는 다른 특성을 가지는 수지로 되어 있고, 보호막재료 40a는 웨이퍼 36와의 접합성이 좋은 재료가 선정되어 있고, 또한 보호막재료 40b는 수지패키지 11를 구성하는 수지와 접합성이 좋은 재료가 선정되어 있다.
본 실시예에서는, 보호막재료 40a, 40b를 충전하는 수단으로서 시린지(syringe) 39를 사용하고 있다. 이 시린지 39는, 액체상태의 보호막재료 40a, 40b를 적하할 수 있는 구성으로 되어 있고, 또한 마스크 30의 상부로 이동가능한 구성으로 되어 있다.
이 시린지 39는, 마스크 30에 형성된 개구부 34a, 34b의 상부로 이동하고, 우선 보호막재료 40a를 적하하고, 그 후에 보호막재료 40b를 적하한다. 즉, 시린지 39는, 각 개구부 34a, 34b내에서, 보호막재료 40a의 상부에 보호막재료 40b가 적층되도록 각 보호막재료 40a, 40b를 충전한다. 더우기, 제11도는, 보호막재료 40a를 각 개구부 34a, 34b에 충전한 후, 보호막재료 40b를 개구부 34a에 충전하고 있는 상태를 나타낸다.
상기한 바와 같이, 보호막 40으로 되는 보호막재료 40a, 40b로서 액체상태의 것을 사용하고, 이 액체상태의 보호막재료 40a, 40b를 시린지 39를 사용하여 웨이퍼 36의 회로형성영역 37상에 형성함으로써, 회로형성영역 37에 응력을 부여하는 일 없이 보호막재료 40a, 40b를 배설하는 것이 가능해지고, 따라서 회로형성영역 37에 손상이 발생하는 것을 방지할 수가 있다. 따라서, 반도체장치제조에 있어서의 수율 및 제조되는 반도체장치의 신뢰성을 향상할 수가 있다.
더우기, 제11도에 도시한 예에서는, 보호막재료 40a, 40b를 개구부 34a, 34b에 충전하는 수단으로 시린지 39를 사용하였지만, 액체상태의 보호막재료 40a, 40b를 개구부 34a, 34b에 충전하는 수단으로서 스프레이를 사용하고, 스프레이로부터 개구부 34a, 34b를 향하여 보호막재료 40a, 40b를 분사하여 충전하는 구성으로 하여도 좋다.
마스크 30에 형성된 개구부 34a, 34b에 보호막재료 40a, 40b가 충전되면, 이어서 보호막재료 40a, 40b의 경화처리가 행하여진다. 보호막재료 40a, 40b의 경화처리를 하기위해서는, 제12도에 도시된 바와 같이, 보호막재료 40a, 40b가 배설된 웨이퍼 36을 히터블럭 41에 얹어 놓고, 보호막재료 40a, 40b에 대하여 가열처리를 한다.
상기와 같이, 보호막재료 40a는 열경화수지에 의해 형성되어 있으므로, 가열처리를 함으로써 액체상태의 보호막재료 40a는 경화하고, 또한 열가소성수지로 이루어지는 보호막재료 40b도 어느 정도 경화하지만, 완전히 경화하는 것은 없고 소정의 접착성을 가진 상태로 되어 있다. 이와 같이, 보호막재료 40a, 40b에 열을 인가함으로써, 보호막 40이 형성된다.
더우기, 상기 가열처리를 실시할 때, 보호막재료 40a, 40b를 가열하는 수단은 히타블럭 41에 한정되는 것이 아니고, 예컨대 가열로를 사용하고, 이 가열로에 보호막재료 40a, 40b가 배설된 웨이퍼 36을 장전함으로써 가열처리를 하는 방법을 사용하더라도 좋다.
상기한 바와 같이 보호막재료 40a, 40b가 경화되어 보호막 40이 형성되면, 이어서 마스크 30가 웨이퍼 36로부터 박리된다. 이 때, 점착체층 32는 웨이퍼 36에 대하여 박리성을 가지는 점착제에 의해 구성되어 있으므로, 용이하게 마스크 30을 웨이퍼 36로부터 박리시킬 수 있다.
제13도는 웨이퍼 36로부터 마스크 30을 박리한 상태를 나타낸다. 같은 도면에 도시된 바와같이, 웨이퍼 36로 부터 마스크 30을 박리한 상태에 있어서, 보호막 40은 웨이퍼 36에 남고, 이에 의해 웨이퍼 36에 형성된 회로형성영역 37은 보호막 40으로 보호된 상태를 유지한다.
웨이퍼 36로부터 마스크 30이 박리되면, 이어서 웨이퍼 36을 스크라이빙하여 개개의 반도체칩 43으로 분할한다. 제13도에 일점쇄선 A로 표시한 것이 스크라이빙위치이고, 또한 제14도에 도시하는 것이 개개로 분할된 반도체칩 43이다.
더우기, 본 실시예에 있어서는, 회로형성영역 37상에 형성된 보호막 40의 중앙부분에는, 보호막 40이 형성되지 않은 와이어배설부 42가 형성되어 있다. 이 와이어배설부 42는, 전극패드(도시하지 않음)가 형성된 부위이고, 후에 이 전극패드에는 와이어가 본딩된다. 이것 때문에, 와이어배설부 42에는 보호막 40이 형성되지 않도록 구성되어 있다.
제15도는, 상기한 반도체칩 43을 형성하기까지의 처리를 자동화한 보호막 형성장치 44를 나타낸다. 같은 도면에 도시하는 보호막형성장치 44는, 마스크 30을 공급릴 45로부터 감김릴 46에 향하여 주행하여, 그 주행과정에서 보호막 40이 형성되도록 구성한 것을 특징으로 한다. 이하, 보호막형성처리에 관해서, 마스크 30이 주행하는 흐름에 따라서 설명한다.
공급릴 45에는, 제9도에 도시한 세퍼레이터필름 33이 첨착된 상태의 마스크 30가 감겨져 있다. 또한, 마스크 30에는 미리 개구부 34가 형성되어 있고, 그 형성위치는 반도체칩 43에 형성된 회로형성영역(같은 도면에는 도시하지 않음)에 대응한 위치로 되도록 선정되어 있다.
공급릴 45로부터 송출된 마스크 30은, 우선 세퍼레이터필름 33이 마스크 30로부터 박리되고, 이 박리된 세퍼레이터필름 33은 박리풀리 47에 감겨져서 회수된다. 이로써, 세퍼레이터필름 33은 재차 이용가능해지고, 이로인해 보호막 40의 형성비용의 저감을 도모할 수 있다.
이어서, 세퍼레이터필름 33이 박리되어 점착제용기 32가 노출된 마스크 30에는, 도시하지 않은 칩장착장치에 의해 반도체칩 43이 점착된다 (본 실시예에서는, 이미 스크라이빙되어 있는 반도체칩 43이 마스크 30에 점착됨). 또한 그 점착위치는, 반도체칩 43의 윗면에 형성되어 있는 회로형성영역 37이 마스크 30에 형성되어 있는 개구부 34와 대향하도록 선정되어 있다.
이 때, 마스크 30의 상부에는 고무롤러 48가 배설되어 있고, 이 고무롤러 48에 의해 마스크 30는 반도체칩 43에 압압되고, 이것에 의해 마스크 30에 대하여 반도체칩 43이 확실히 점착되도록 구성되어 있다. 그러나, 점착제용기 32는 부드러운 상태로 되어 있고, 또한 고무롤러 48도 부드러운 고무재가 선정되어 있다. 이것 때문에, 고무롤러 48에 의해 마스크 30을 반도체칩 43에 압압할 때, 반도체칩 43에 형성되어 있는 회로형성영역 37이 손상되는 것 같은 일은 없다.
상기한 바와같이 반도체칩 43이 접착되면, 더우기 마스크 30은 주행하여, 반도체칩 43은 시린지 39의 하부위치까지 반송된다. 반도체칩 43이 시린지 39와 대향하는 위치까지 반송되면, 시린지 39로부터 액체형태의 보호막재료 40a, 40b가 적하되어 개구부 34내에 충전된다.
개구부 34내에 보호막재료 40a, 40b가 적하되면, 마스크 30은 히터 49내로 진행하여, 열경화수지로 이루어지는 보호막재료 40a, 40b에 대하여 경화처리가 행하여진다. 이것에 의해, 반도체칩 43의 회로형성영역 37상에는 보호막 40이 형성된다. 이때, 상기와 같이 보호막재료 40b는 소정의 접착성을 가진 상태로 되어있다.
상기한 바와같이 보호막재료 40a, 40b가 열경화하여, 회로형성영역 37상에 보호막 40이 형성되면, 이어서 마스크 30의 주행에 따라 반도체칩 43은 칩해 제치구 50(이하, 치구라함)의 배설위치에 도달한다. 이 치구 50은, 마스크 30로부터 보호막 40이 형성된 반도체칩 43을 박리시키는 것이고, 이 치구 50에 의해 반도체칩 43은 보호막 40이 형성된 상태로 마스크 30로부터 해제된다. 또, 반도체칩 43이 해제된 마스크 30은, 감김릴 46에 감아서 꺼내어진다.
상기 구성으로 된 보호막형성장치 44에 의하면, 이 마스크 30의 주행에 따라, 액체형태의 보호막재료 40a, 40b를 배설하는 처리, 열을 인가함으로써 보호막 40을 형성하는 처리와, 마스크 30로부터 반도체칩 43을 박리시키는 처리를 연속적으로 하는 것이 가능해진다. 이것 때문에, 상기의 각 처리를 따로따로 하는 구성에 비교하여 제조효율이 좋게 보호막 40을 반도체칩 43에 형성할 수가 있고, 나아가서는 반도체장치를 효율좋게 제조할 수가 있다.
상기한 제9도 내지 제14도에 도시한 보호막형성처리, 혹은 제15도에 도시한 보호막형성장치 44에 의해 반도체칩 43의 회로형성영역 37상에 보호막 40이 형성되면, 이어서 이 반도체칩 43에는 리드가 배설된다. 이 리드는, 전기한 보호막형성처리와는 별개로 실시되는 리드형성처리에 의해 형성된다.
리드형성처리에서는, 리드 프레임 형성용 금형을 사용하여, 프레임베이스재에 대하여 프레스펀칭 가공이 행하여진다. 이 펀칭 가공에 의해 리드를 구비하는 리드 프레임(도시하지 않음)이 형성된다. 이 리드 프레임에 형성된 리드는, 반도체칩 43에 형성된 보호막 40을 접착제로서(구체적으로는, 보호막 재료 40b를 접착제로서)리드에 접착된다. 이것에 의해, 반도체칩 43은 리드 프레임에 고정된 상태로 된다.
이어서, 반도체칩 43상의 와이어배설부 42(보호막 40은 형성되어 있지 않은)에 형성되어 있는 전극패드와 리드와의 사이에 와이어본딩방법에 의해 와이어 15가 접속되고, 이어서 몰드처리를 실시함으로써 수지패키지 11를 형성한다. 다음에, 수지패키지 11의 외부에 위치하는 불필요한 리드 프레임의 제거처리와 리드의 성형처리(예컨대 갈매기 날개상으로 성형함)가 실시되고, 이것에 의해 제16도 내지 제18도에 도시하는 반도체장치 10A 내지 제10C가 제조된다.
제16도에 도시하는 예에서는, LOC구조의 반도체장치 10A에 본원발명을 적용한 예를 나타내고 있다. 같은 도면에 도시되는 반도체장치 10A는 보호막 40을 접착제로서도 사용하고 있고, 따라서 반도체칩 43을 보호막 40에 의해 리드 12에 접착하여, 그 위에서 와이어 15의 배설, 및 수지패키지 11의 성형을 함으로써 제조된다.
제17도는, SON(Single Outline Nonlead) 구조의 반도체장치 10B에 본원발명을 적용한 예를 나타내고 있다. SON구조의 반도체장치 10B는, 수지패키지 11의 외부에 리드 12A가 연장하지 않고, 리드 12A의 일부를 수지패키지 11에 노출시키는 것에 의해 외부접속단자로서 기능시키는 구성으로 되어 있다.
이 구성의 반도체장치 10B는, 리드 12A가 수지패키지 11의 외부에 연장하지 않기 때문에, 반도체장치 10B의 소형화를 도모할 수 있다. 이 반도체장치 10B도 보호막 40을 접착제로서 사용하고 있고, 따라서 반도체칩 43을 보호막 40에 의해 리드 12에 접착하여, 그 위에서 와이어 15의 배설, 및 수지패키지 11의 성형을 함으로써 제조된다.
또한, 제18도에 도시되는 반도체장치 10C는, 상부에 위치하는 리드 12와 하부에 위치하는 스테이지 54 사이에 반도체칩 43을 협지시키고, 이것에 의해 반도체칩 43을 유지하는 구성으로 되어 있다. 이 구성에서는, 반도체칩 43은 리드 12 및 스테이지 54로 유지되므로, 보호막 40에 접착성을 갖게 할 필요는 없다.
상기한 각 반도체장치 10A~10C는, 본 실시예에 관하는 제조방법을 적용하는 것에 의하여 제조할 수 있다. 본 실시예에 관하는 제조방법에 의하면, 반도체칩 43을 리드 12, 12A에 고정하기 전에, 적어도 반도체칩 43의 회로형성영역 37상에 보호막 40이 배설된다.
그리고, 이 보호막 40을 통해 반도체칩 43을 리드 12, 12A에 배설하므로, 반도체칩 43과 리드 12, 12A와의 접합때에 리드 12, 12A가 잘못하여 회로형성영역 37에 접촉하는 것을 방지할 수가 있고, 따라서, 반도체장치 10A~10C의 제조수율을 향상시킬 수 있다.
더우기, 실시예에 관하는 제조방법의 적용은, 상기한 반도체장치 10A~10C의 제조에 한정되는 것이 아니고, 다른 구조를 가진 반도체장치의 제조방법에도 넓게 적용하는 것이 가능하다.
이어서, 본 발명의 제3실시예에 관해서 설명한다.
제19도 내지 제21도는 본 발명의 제3실시예인 반도체장치의 제조방법을 나타낸다. 더우기, 각 도면에 있어서 제1도 내지 제15도를 사용하여 설명한 제1 및 제2실시예에 나타낸 각 구성과 대응하는 구성에 관하여는 동일부호를 붙여 설명한다. 상기한 제2실시예에 관하는 제조방법으로서는, 보호막 40을 반도체칩 43에 형성된 회로형성영역 37상에 형성하는 구성으로 되어 있었다. 이것에 대하여, 본 실시예에 관하는 제조방법에서는, 보호막 40을 리드 12측에 배설한 것을 특징으로 하는 것이다.
제19도에 도시하는 예로서는, 시린지 39를 사용하여 보호막재료 53을 직접 리드 12에 배설한 것을 특징으로 하는 것이다. 본 실시예에서 사용하는 리드 12는, 반도체칩 43과 대향하는 반도체칩고정위치(이하, 다운세트부 51이라함) 부위보다도 도면중 화살표 H로 표시하는 치수만큼 다운세트된 구성으로 되어 있다. 즉, 다운세트부 51은, 리드 12에 대하여 반도체칩 43의 배설측을 향하여 돌출한 구성으로 되어 있다. 그리고, 보호막재료 53은 이 다운세트부 51에 시린지 39를 사용하여 배설된다.
이 때, 각 리드 12(다운세트부 51)는 반도체칩 43에 형성된 전극패드에 대응한 피치로 형성되어 있으므로, 그 폭치수는 좁게 되어 있다. 따라서, 시린지 39를 사용하여 액체상태의 보호막부재 53을 다운세트부 51에 적하한 경우, 보호막부재 53는 모세관현상에 의해 다운세트부 51에 양호한 상태로 배설된다. 이어서, 다운세트부 51에 배설된 보호막부재 53을 가열하여 경화처리를 하여 이것에 의해 보호막 40A가 형성된다.
제20도는, 보호막재료 53을 직접 리드 12에 배설하는 다른 방법을 나타낸다. 제19도는 도시한 예에서는, 시린지 39를 사용하여 다운세트부 51에 보호막부재 53을 배설하지만, 본 실시예에서는 보호막부재 53이 장정된 보호막재료용기 52를 준비하고, 이 보호막재료용기 52에 리드 12의 다운세트부 51을 침지함으로써 보호막부재 53을 배설하고, 이것을 가열하여 경화처리를 하여 보호막 40B를 형성한다. 더우기, 제21도는, 리드 12의 다운세트부 51에 보호막 40A, 40B가 형성된 상태의 리드 프레임 18을 나타내고 있다.
상기한 바와 같이, 반도체칩 43을 리드 12에 고정하기 전에, 적어도 리드 12와 반도체칩 43이 대향하는 다운세트부 51에 보호막 40A, 40B가 배설되면, 이어서 접착제로서도 기능하는 보호막 40A, 40B에 의해 반도체칩 43을 리드 12(다운세트부 51)에 고정한다. 이로써, 다운세트부 51은 보호막 40A, 40B를 통해 반도체칩 43을 고정하는 것으로 된다. 이것에 의해, 반도체칩 43과 리드 12와의 접합때에 리드 12(다운세트부 51)가 잘못하여 반도체칩 43의 회로 형성영역 37에 직접 접촉하는 것을 방지할 수가 있고, 따라서 반도체장치의 제조수율을 향상시킬 수 있다.
특히 제20도에 도시하는 방법에서는, 리드 12(다운세트부 51)를 액체형태의 보호막재료 53이 충전된 보호막재료용기 52에 침지하는 만큼의 간단한 작업에 의해 보호막 40B를 배설할 수가 있고, 따라서 보호막 40B의 배설처리를 용이하게 할 수 있다.
더우기, 상기한 각 실시예에서는, 리드 12의 일부에 다운세트부 51을 형성하여, 이 다운세트부 51에 보호막 40A, 40B를 배설한 것에 의해, 반도체칩 43이 고정되는 부분만에 보호막 40A, 40B를 형성할 수가 있고, 보호막재료 53가 쓸데 없는 사용을 방지하면서, 확실히 리드 12(다운세트부 51)에 대하여 반도체칩 43을 고정할 수가 있다.
상술한 바와 같이 본 발명에 의하면, 하기의 여러가지 효과를 실현할 수가 있다.
본 발명에 의하면, 비도전성접착제를 배설할 때에 배설위치의 정밀도는 그다지 필요로 하지 않고, 이로써 마스크를 사용하는 일없이 비도전성접착제를 배설하는 것이 가능해지므로, 범용성을 향상하고 또한 제품원자의 저감을 도모할 수가 있다.
또한, 본 발명에 의하면, 불필요한 개소에 비도전성접착제가 배설되는 것을 방지할 수 있으므로, 비도전성접착제에 브리지든지 리드안쪽 구부림을 억제할 수 있고, 따라서 후에 실시되는 배선공정 및 패키지의 형성공정을 양호히 행하는 것이 가능해진다.
또한, 본 발명에 의하면, 반도체칩과 리드와의 접합시에 리드가 잘못하여 반도체칩의 회로형성영역에 접촉하는 것을 방지할 수가 있고, 따라서 반도체 장치의 제조수율을 향상시킬 수 있다.
또한, 본 발명에 의하면, 스퀴지등의 회로형성영역에 응력을 부여하는 치구를 사용하는 일 없이, 액체형태의 보호막재료를 직접 적하함으로써 보호막을 형성하는 것이가능해지고, 따라서 보호막의 형성때에 회로형성영역을 손상하는 것을 확실히 방지할 수가 있다.
또한, 본 발명에 의하면, 마스크는 반도체칩에 접착된 상태로 보호막의 배설이 행하여지므로, 보호막형성때에 마스크의 위치엇갈림이 발생하는 것 같은 일은 없고, 정밀도가 높은 보호막을 형성할 수가 있다.
또한, 본 발명에 의하면, 회로형성영역에 응력을 부여하는 일 없이 보호막 재료를 배설하는 것이 가능해지고, 회로형성영역에 손상이 발생하는 것을 방지할 수가 있다.
또한, 본 발명에 의하면, 제조효율이 좋게 반도체장치를 제조할 수가 있다.
또한, 본 발명에 의하면, 반도체칩과 리드와의 접합때에 리드가 잘못하여 반도체칩의 회로형성영역에 직접 접촉하는 것을 방지할 수가 있고, 따라서 반도체장치의 제조수율을 향상시킬 수 있다.
또한, 본 발명에 의하면, 단지 리드를 보호막재료용기에 침지하는 만큼의 간단한 처리에 의해 리드에 보호막을 배설할 수가 있고, 보호막 형성처리의 간단화를 도모할 수 있다.
더우기, 본 발명에 의하면, 다운세트부분만에 보호막을 형성하는 것이 가능해지므로, 보호막재료의 사용량을 경감하면서, 확실히 반도체칩을 리드에 고정할 수가 있다.

Claims (8)

  1. 베이스재에 대하여 성형처리를 하여 리드 프레임을 형성하고, 이 리드프레임에 형성된 리드에 반도체칩을 고정한 뒤에 배선처리를 하여, 그 후에 패키지를 형성함으로써 반도체장치를 제조하는 반도체장치의 제조방법에 있어서,
    상기 반도체칩을 상기 리드에 고정하기 전에, 적어도 상기 반도체칩의 회로형성영역에 보호막을 배설하여, 상기 반도체칩을 상기 리드에 상기 보호막을 통해 고정하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 보호막은, 우선 상기 반도체칩의 회로형성면에, 상기 회로형성영역에 대응하는 부위에 개구부가 형성된 마스크를 배설하고, 상기 마스크에 형성된 개구부내에 상기 보호막으로 되는 액체형태의 보호막재료를 배설하고, 이어서, 상기 보호막재료를 경화시키는 것에 의해 상기 보호막을 형성하여, 그 후에 상기 마스크를 상기 반도체칩에서 박리함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 마스크로서, 상층부터 베이스필름, 점착체층, 세퍼레이터필름이 적층된 다층구조의 것을 사용한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제2항에 있어서,
    상기 액체형태의 보호막재료를 상기 개구부내에 배설하는 방법으로서, 디스펜스방법 또는 스프레이방법중 어느 한쪽의 방법을 사용한 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제2항에 있어서,
    상기 마스크를 공급릴로부터 감김릴에 향하여 주행하는 구성으로 하여, 상기 마스크의 주행에 따라, 상기 액체형태의 보호막재료를 배설하는 처리와, 상기 보호막을 형성하는 처리와, 상기 마스크를 상기 반도체칩에서 박리하는 처리를 연속적으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 베이스재에 대하여 성형처리를 하여 리드 프레임을 형성하고, 그 리드 프레임에 형성된 리드에 반도체칩을 고정한 뒤에 배선처리를 하여, 그 후에 패키지를 형성함으로써 반도체장치를 제조하는 반도체장치의 제조방법에 있어서,
    상기 반도체칩을 상기 리드에 고정하기 전에, 적어도 상기 리드의 상기 반도체칩과 대향하는 위치에 보호막을 배설하여, 상기 반도체칩을 상기 리드에 상기 보호막을 통해 고정하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서,
    상기 리드를 액체형태의 보호막재료가 충전된 보호막재료조에 침지함으로써 상기 리드에 보호막을 배설하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 리드의 일부에 다운세트부를 형성하고, 그 다운세트부에 상기 보호막 재료를 배설하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019970002566A 1996-01-29 1997-01-29 반도체장치의 제조방법 KR100252788B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1335396 1996-01-29
JP96-013353 1996-01-29
JP8293002A JPH09270488A (ja) 1996-01-29 1996-11-05 半導体装置の製造方法
JP96-293002 1996-11-05

Publications (2)

Publication Number Publication Date
KR970060469A KR970060469A (ko) 1997-08-12
KR100252788B1 true KR100252788B1 (ko) 2000-04-15

Family

ID=26349131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002566A KR100252788B1 (ko) 1996-01-29 1997-01-29 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US5984699A (ko)
JP (1) JPH09270488A (ko)
KR (1) KR100252788B1 (ko)
TW (1) TW324852B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012518B1 (ko) 2009-09-14 2011-02-08 주식회사 나래나노텍 멀티 디스펜싱 방법을 이용한 태양전지의 전극 패턴 형성 장치 및 형성 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858469B1 (en) * 1997-08-06 2005-02-22 Micron Technology, Inc. Method and apparatus for epoxy loc die attachment
US7115976B1 (en) * 1997-08-06 2006-10-03 Micron Technology, Inc. Method and apparatus for epoxy LOC die attachment
US6051449A (en) 1997-08-06 2000-04-18 Micron Technology, Inc. Method and apparatus for Epoxy loc die attachment
JP2001007268A (ja) * 1999-06-24 2001-01-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
EP1630866A1 (en) * 2004-08-17 2006-03-01 Optimum Care International Tech. Inc. Packaging method for integrated circuits
JP5052151B2 (ja) * 2007-01-31 2012-10-17 京セラディスプレイ株式会社 保護剤塗布用治具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140542A (ja) * 1992-10-05 1994-05-20 Matsushita Electric Ind Co Ltd 半導体装置
JPH0786490A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 半導体装置用リ−ドフレ−ム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140542A (ja) * 1992-10-05 1994-05-20 Matsushita Electric Ind Co Ltd 半導体装置
JPH0786490A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 半導体装置用リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012518B1 (ko) 2009-09-14 2011-02-08 주식회사 나래나노텍 멀티 디스펜싱 방법을 이용한 태양전지의 전극 패턴 형성 장치 및 형성 방법

Also Published As

Publication number Publication date
TW324852B (en) 1998-01-11
US5984699A (en) 1999-11-16
KR970060469A (ko) 1997-08-12
JPH09270488A (ja) 1997-10-14

Similar Documents

Publication Publication Date Title
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
KR20040028799A (ko) 반도체 패키지의 제조법 및 반도체 패키지
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP2002516442A (ja) 境界面リードフレームを有する集積回路カードおよびこのようなカードの製造方法
US7354795B2 (en) Methods for packaging and encapsulating semiconductor device assemblies that include tape substrates
KR100252788B1 (ko) 반도체장치의 제조방법
KR100214552B1 (ko) 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
US6326232B1 (en) Method of fabricating semiconductor device
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JPH11251504A (ja) 電子部品及びその製造方法
JP4257807B2 (ja) 電子部品の製造方法
JP3957862B2 (ja) Ｉｃモジュールの製造方法及びｉｃモジュール
US20110278708A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP3600137B2 (ja) 回路装置の製造方法
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JP3382516B2 (ja) 半導体パッケージ
KR970011135B1 (ko) 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP3583403B2 (ja) Ｌｏｃ用リードフレーム及びその製造方法
KR100303354B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
JP2000228463A (ja) 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法
JP3516710B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee