JP4257807B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4257807B2
JP4257807B2 JP37692398A JP37692398A JP4257807B2 JP 4257807 B2 JP4257807 B2 JP 4257807B2 JP 37692398 A JP37692398 A JP 37692398A JP 37692398 A JP37692398 A JP 37692398A JP 4257807 B2 JP4257807 B2 JP 4257807B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating substrate
protective film
manufacturing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP37692398A
Other languages
English (en)
Other versions
JP2000200927A (ja
Inventor
恵 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP37692398A priority Critical patent/JP4257807B2/ja
Publication of JP2000200927A publication Critical patent/JP2000200927A/ja
Application granted granted Critical
Publication of JP4257807B2 publication Critical patent/JP4257807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法に関するものであり、特に、絶縁基板上に多数個の電子部品の素子を配置してボンディングし、一括して樹脂封止した後の電子部品素子の組付体をダイシングして個々の電子部品に分離する電子部品の製造方法に関するものである。
【0002】
【従来の技術】
本発明に係わる電子部品は、ガラス繊維入りエポキシ樹脂等の絶縁基板上に多数個の電子部品の素子を配置してダイボンディングやワイヤボンディング等によってボンディングし、電子部品素子組付体を製造する。そして、この電子部品素子組付体を一括して樹脂封止した後、ダイシングして個々に分離して電子部品として完成させる。この完成した電子部品を使用する際には、電子部品の裏面側のハンダ付け電極やスルーホールをハンダ端子として回路基板にハンダ付けして固定するが、一般に電子部品の裏面側のハンダ付け電極は非常に小さいので、確実に固定するためにはハンダ付け電極のみではなくスルーホールも同時にハンダ付けして、回路基板にハンダで固定する面積を大きくすることが望ましい。また、電子部品の裏面側にハンダ付け電極を設けずに、スルーホールのみをハンダ端子とすることもある。
【0003】
このハンダ端子として使用するハンダ付け電極やスルーホールに電子部品素子を封止するための樹脂が流れ込むと、流れ込んだ樹脂の部分にはハンダ付けができないので、ハンダ端子の一部分或いは全面のハンダ付けができず、ハンダ不良が生じることになる。このため、このような電子部品を製造する際には、裏面側のハンダ付け電極やスルーホール等に表面側の電子部品素子を封止する樹脂等が付着しないようにモールドしなければならない。
【0004】
図5〜図7に、従来技術の電子部品の製造方法において、表面側の電子部品素子を樹脂でモールドして封止する際に、樹脂が裏面側のハンダ付け電極やスルーホールに回り込むことを防止するために行なわれていた方法の例を示す。ここで、図5は金型によってモールドする樹脂の形状を定める方法を示し、図6はバリアを設けて樹脂の回り込みを防止する方法、図7はスルーホールにシールテープを貼って樹脂の回り込みを防止する方法を示す。
【0005】
これらの電子部品の製造方法に示された電子部品素子組付体1は、いずれも、図1に全体を示し、図5〜図7に断面を示すように、表面側に電子部品の素子3に接続する回路パターン4a、4bが多数個並列して形成され、同様に、多数個が並列して形成されたスルーホール7a、7bにそれぞれの回路パターン4a、4bが接続されており、さらに、スルーホール7a、7bには、ハンダ付け電極6a、6bが接続されている多数個取りの絶縁基板2であって、絶縁基板2の表面側に設けられた回路パターン4aに電子部品の素子3をそれぞれ配置して、回路パターン4aに電子部品の素子3をダイボンディングし、回路パターン4bに電子部品の素子3をワイヤボンディングして接続している。また、絶縁基板2の裏面側には、ハンダ付け電極6a、6bやスルーホール7a、7bに油や樹脂が付着してハンダ付けの障害となることを防止する保護フィルム8が貼り付けてある。そして、この電子部品素子組立体1の表面側に樹脂11をモールドして封止した後、保護フィルム8を剥離し、次いで、切断線12でダイシングして個々の電子部品に分離するものである。
【0006】
ここで、図1及び図5〜図7の絶縁基板2には、電子部品の素子3を配置して接続する回路パターン4、ハンダ付け電極6及びスルーホール7のみが描かれているが、図面を簡略にして説明を容易にするために、他の回路構成や素子を省略たものであって、実際に実施するに当たっては、各種の回路や素子が設けられるものである。
【0007】
図5に示す樹脂の回り込みを防止する方法は、樹脂11をモールドして封止する際に使用する金型20に、封止する樹脂の形状に応じたキャビティ20aを形成し、スルーホール7の周辺に樹脂が回り込まないよう成形するものである。しかし、モールドする際に金型20と絶縁基板2とのわずかな隙間から樹脂が流れ出してスルーホール7に回り込むことが避けられないので、図6に示すように、スルーホール7を覆うようにバリア21を絶縁基板2に貼り付けて樹脂の回り込みを防止し、或いは図7に示すように、スルーホール7をシールするシールフィルム22を絶縁基板2に貼り付けて樹脂の回り込みを防止することが行なわれていた。
【0008】
このバリア21はシリコン、エポキシ等の樹脂の成形品を両面テープで貼り付けるものであり、バリア21を製造して絶縁基板2に貼り付ける工数が必要であるばかりでなく、取り除く際にも人手によって作業しなければならず、貼付位置の精度も、非常に小さい電子部品の素子3のサイズに比較するとかなり大きくならざるを得ず、電子部品の完成品のサイズを小型化する障害にもなっていた。また、シールフィルム22は樹脂又は金属のフィルムであって、絶縁基板2を製造する際に、絶縁基板2の表面に貼り付けた後にシール部分のみが残るようにエッチングして形成するもので、かなりの工数を必要とし、エッチング液の処理も必要であって、いずれの方法によってもかなりのコストの掛かるものであった。
【0009】
また、絶縁基板2の裏面に貼り付けられた保護フィルム8は、絶縁基板2の裏面、特にハンダ電極6a、6bに油や樹脂が付着してハンダ付けの障害となることを防止するものであって、従来技術のいずれの製造方法においても必須のものとして使用されていた。
【0010】
【発明が解決しようとする課題】
本発明は、バリア21やシールフィルム22のようなコストの掛かる副資材を用いることなく、絶縁基板2の表面側をモールドして封止する樹脂11の回り込みを防止すること目的とするものであって、これにより、副資材及びそれに係わる加工費を不要とし、より安価な電子部品を提供するとともに、産業廃棄物として廃棄されることになる副資材の使用を止めて産業廃棄物を減少させる電子部品の製造方法を提供すること目的とする。
【0011】
また、バリア21やシールフィルム22を無くすことによって、バリア21やシールフィルム22の取り付けスペース及びその寸法誤差や位置誤差のための隙間を不要とし、より小型な電子部品を提供するとともに、1枚の絶縁基板2で製造する電子部品の数を増加することができる電子部品の製造方法を提供すること目的とする。
【0012】
【課題を解決するための手段】
本発明は、上記課題を解決するために、絶縁基板上に多数個の電子部品の素子を配置してボンディングした電子部品素子組付体を一括して樹脂封止した後にダイシングして個々の電子部品に分離する電子部品の製造方法において、前記絶縁基板の表面側に前記電子部品の素子を接続する回路パターンが多数個並列して形成され、それぞれの前記回路パターンが多数個並列して形成されたスルーホールに接続された多数個取りの前記絶縁基板を製造する絶縁基板製造工程と、前記電子部品素子組付体の前記絶縁基板の裏面側に保護フィルムを貼着して熱圧着し、前記保護フィルムの前記粘着材を加熱軟化して前記絶縁基板の前記スルーホールに押し込み、該スルーホール内を前記粘着材で充填する保護フィルム貼着工程と、前記絶縁基板の表面側に設けられた前記回路パターンに多数個の前記電子部品の素子をそれぞれ配置してボンディングし、電子部品素子組付体を製造するボンディング工程と、前記保護フィルムが貼着された前記電子部品素子組付体の表面側を一括して樹脂封止する樹脂封止工程と、前記保護フィルムを剥離する保護フィルム剥離工程と、表面側が樹脂封止され、裏面側の保護フィルムが剥離された前記電子部品素子組付体をダイシングして個々の電子部品に分離するダイシング工程とからなることを特徴とする電子部品の製造方法を提供するものである。
【0013】
また、前記絶縁基板製造工程において、前記絶縁基板の裏面側に、前記スルーホールに接続する多数個のハンダ付け電極を設ける電子部品の製造方法を提供するものである。
【0014】
【発明の実施の形態】
以下、本発明を図面に基づいて説明する。図1は、本発明の電子部品の製造方法に係わる多数個取りに形成した電子部品素子組付体1を示すものであって、図に示すように、絶縁基板2上には、その表面側に多数個の電子部品の素子3をマトリックス状に配置して接続する回路パターン4が形成されており、この回路パターン4と電子部品の素子3とは、図示されていないダイボンディング及びワイヤボンディングのワイヤ5によって接続されて電子部品素子の組付体1を形成している。また、裏面側には、完成した電子部品を回路基板に接続する際に使用されるハンダ付け電極6が設けられており、スルーホール7を介して回路パターン4とハンダ付け電極6が相互に接続されている。
【0015】
図1の実施例では、電子部品素子組付体1に配置された回路及び素子として、電子部品の素子3とこの素子3を配置して接続する回路パターン4、ハンダ付け電極6及びスルーホール7のみが描かれているが、図5〜図7の従来技術の例と同様に、図面を簡略にして説明を容易にするために他の回路構成や素子を省略たものであって、実際に実施するに当たっては、各種の回路や素子が設けられるものである。
【0016】
この、絶縁基板2の表面側に電子部品の素子3を接続する回路パターン4が多数個並列して形成され、それぞれの回路パターン4が多数個並列して形成されたスルーホール7に接続された多数個取りの絶縁基板2を製造する絶縁基板製造工程は、従来技術と同様の絶縁基板製造工程によって製造されるものであり、この絶縁基板2の表面側に設けられた回路パターン4に多数個の電子部品の素子3を配置してボンディングするボンディング工程も、従来技術と格別の差異がないものなので、これら絶縁基板製造工程及びボンディング工程についての詳細な説明は省略する。
【0017】
そして、この後の工程で、絶縁基板2の表面側の電子部品の素子3とワイヤボンディングのワイヤ5等を覆うように樹脂11を一括してモールドすることによって封止され、樹脂封止した後の電子部品素子の組付体1を縦横にダイシングして個々の電子部品に分離することによって完成した個々の電子部品を得ることができる。
【0018】
図2〜図4は、本発明の電子部品の製造方法を説明する説明図であって、図1の多数個の電子部品のうちの1個と、その両側の電子部品の一部のみを描いている。ここで、図2は電子部品素子組付体1の絶縁基板2の裏面側に保護フィルム8を貼着する説明図であり、図3は保護フィルム8を貼着して絶縁基板2の表面側を樹脂封止した状態を示す説明図、図4は保護フィルム8を剥離してダイシングし、個々の電子部品に分離した状態を示す説明図である。
【0019】
図2〜図4の実施例でも、電子部品素子組付体1に配置された回路及び素子として、電子部品の素子3とこの素子3を配置して接続する回路パターン4、ハンダ付け電極6及びスルーホール7のみが描かれているが、図1の電子部品素子組付体1の例及び図5〜図7の従来技術の例と同様に、図面を簡略にして説明を容易にするために他の回路構成や素子を省略たものであって、実際に実施するに当たっては、各種の回路や素子が設けられるものである。
【0020】
図2において、電子部品素子組付体1は、従来技術と同様のガラス繊維入りエポキシ樹脂等で製造された絶縁基板2の表面側の回路パターン4a部に電子部品の素子3の裏面が図示されていないダイボンディングによって接続されており、回路パターン4b部にワイヤ5でワイヤボンディングされている。この電子部品素子組付体1において、絶縁基板2の表面の回路パターン4a部と裏面側のハンダ付け電極6a部はスルーホール7a部で、パターン3b部とハンダ付け電極5b部とはスルーホール7b部でそれぞれ接続されている。
【0021】
図2の下方には、絶縁基板2の裏面側に貼着される保護フィルム8が描かれている。この保護フィルム8は、基材となるPETや紙等の薄いフィルム9と、このフィルム9を絶縁基板2の裏面側に貼着するシリコン系やアクリル系の接着剤等の粘着材10とからなっており、これらの粘着材10は、非常に軟質で圧力をかけることによって容易に流動し、加熱することによって更に流動性が高くなり、容易に変形、移動する性質を有している。
【0022】
本発明では、この保護フィルム8を絶縁基板2の裏面側に貼着して100°C〜150°Cに加熱し、100kg/cm2 〜1000kg/cm2 の圧力で押圧する。保護フィルム8の粘着材10は、この押圧によって流動して、絶縁基板2のスルーホール7に押し込まれて、図3に示すように、スルーホール7内を粘着材10で充填する。
【0023】
このスルーホール7内に粘着材10を充填するときに、スルーホール7内に充填される粘着材10の量は、充填された粘着材10の上端がほぼ絶縁基板2の表面に達するように制御される。この粘着材10の充填される量の制御は、絶縁基板2の厚さ、スルーホール7の数とその直径等によっても異なるが、保護フィルム8に塗布された粘着材10の厚さ及び粘度(流動性)、保護フィルム8を加熱する温度、絶縁基板2への押圧力及び押圧する時間等を制御することによって行なわれる。しかし、絶縁基板2に設けられたスルーホール7の数が少なく直径も小径である絶縁基板2に粘度が低い(流動性が高い)粘着材10で保護フィルム8を貼着するときには、加熱することなく押圧するのみで粘着材10をスルーホール7内に充填することも可能である。
【0024】
図3は保護フィルム8を絶縁基板2の裏面側に貼着して加熱押圧し、保護フィルム8の粘着材10を絶縁基板2のスルーホール7に押し込んで充填した後、絶縁基板2の表面側を樹脂11でモールドして封止した状態を示す。図から明らかなように、樹脂11の上面は平面状であって、図5の従来例のように、金型に部品毎のキャビティを設ける必要はない。また、スルーホール7には、粘着材10がほぼ絶縁基板2の表面に達するように充填されているので、封止するためにモールドする樹脂11がスルーホール7の内面や裏面側のハンダ付け電極6に回り込んで付着することは全く生じない。仮に、スルーホール7の上部(絶縁基板2の表面)において、スルーホール7の内面と粘着材10との間に隙間があったとしても、モールドする際に流入する樹脂11の圧力で粘着材10の上面が平らになるように押圧され、スルーホール7の内面と粘着材10との間の隙間を埋めるように作用するので、樹脂11がスルーホール7の内面や裏面側のハンダ付け電極に回り込んで付着することは生じない。
【0025】
また、絶縁基板2のスルーホール7の内面に充填された粘着材10の量が少なく、封止する樹脂11が絶縁基板2の表面より下方の位置まで流れ込んでモールドされたとしても、ハンダ付けする際にスルーホール7のハンダ端子となる部分が減少するのみで格別の支障は生じない。一方、粘着材10の量が多すぎて、封止する樹脂11が絶縁基板2の表面から溢流してきのこ状に広がったとしても、後述する保護フィルム8の剥離の際に、剥離することがやや困難になるのみで、これも格別の支障とはならない。従って、スルーホール7の内面に充填される粘着材10の量は、電子部品素子組付体1の全面にわたって均一になるように厳密に制御される必要はない。
【0026】
このモールドされた封止樹脂11が固化した後に、絶縁基板2の裏面側から保護フィルム8を剥離する。この保護フィルム8の剥離は、従来と同様に手作業で行なっても、保護フィルム8の一部を把持して巻き取る程度の簡単な自動剥離装置を使用してもよい。保護フィルム8の粘着材10は、前述したように、非常に軟質で流動性があり、かつ容易に剥離することができるとともに相互に強い粘着力を有しているので、多少乱暴に剥離しても切れてスルーホール7内に残留することはなく、容易に剥離することができる。
【0027】
次に、保護フィルム8が剥離された電子部品素子組付体1は、封止樹脂11によって表面側がパッケージされており、切断線12に沿って縦横にダイシングすることによって個々の完成した電子部品に分離され、本発明に係わる電子部品の製造方法による電子部品の製造が終了する。
【0028】
【発明の効果】
本発明の電子部品の製造方法では、バリアやシールフィルムのようなコストの掛かる副資材を用いることなく、絶縁基板の表面側をモールドして封止する樹脂の回り込みを防止することができるので、副資材及びそれに係わる加工費を不要とし、より安価な電子部品を提供するとともに、産業廃棄物として廃棄されることになる副資材の使用を止めて産業廃棄物を減少させる電子部品の製造方法を提供することができる。
【0029】
また、バリアやシールフィルムを無くすことによって、バリアやシールフィルムの取り付けスペース及びその寸法誤差や位置誤差のための隙間を不要とし、より小型な電子部品を提供することができるとともに、1枚の絶縁基板で製造する電子部品の数を増加することによって、より安価な電子部品を提供することができる。
【図面の簡単な説明】
【図1】 本発明に係わる多数個取りに形成した電子部品素子組付体の1例を示す図である。
【図2】 本発明の電子部品の製造方法を説明する説明図であって、絶縁基板の裏面側に保護フィルムを貼着する説明図である。
【図3】 図2の実施例において、保護フィルムを貼着して絶縁基板の表面側に樹脂封止した状態の説明図である。
【図4】 図2の実施例において、保護フィルムを剥離してダイシングし、個々の電子部品に分離した状態を示す説明図である。
【図5】 従来技術であって、金型によってモールドする樹脂の形状を定める方法を示す図である。
【図6】 他の従来技術であって、バリアを設けて樹脂の回り込みを防止する方法を示す図である。
【図7】 第3の従来技術であって、スルーホールにシールテープを貼って樹脂の回り込みを防止する方法を示す図である。
【符号の説明】
1 電子部品素子組付体
2 絶縁基板
3 素子
4 回路パターン
5 ワイヤ
6 ハンダ付け電極
7 スルーホール
8 保護フィルム
9 基材
10 粘着材
11 樹脂
12 切断線
20 金型
21 バリア
22 シールフィルム

Claims (2)

  1. 絶縁基板上に多数個の電子部品の素子を配置してボンディングした電子部品素子組付体を一括して樹脂封止した後にダイシングして個々の電子部品に分離する電子部品の製造方法において、
    前記絶縁基板の表面側に前記電子部品の素子を接続する回路パターンが多数個並列して形成され、それぞれの前記回路パターンが多数個並列して形成されたスルーホールに接続された多数個取りの前記絶縁基板を製造する絶縁基板製造工程と、
    前記電子部品素子組付体の前記絶縁基板の裏面側に保護フィルムを貼着して熱圧着し、前記保護フィルムの前記粘着材を加熱軟化して前記絶縁基板の前記スルーホールに押し込み、該スルーホール内を前記粘着材で充填する保護フィルム貼着工程と、
    前記絶縁基板の表面側に設けられた前記回路パターンに多数個の前記電子部品の素子をそれぞれ配置してボンディングし、電子部品素子組付体を製造するボンディング工程と、
    前記保護フィルムが貼着された前記電子部品素子組付体の表面側を一括して樹脂封止する樹脂封止工程と、
    前記保護フィルムを剥離する保護フィルム剥離工程と、
    表面側が樹脂封止され、裏面側の保護フィルムが剥離された前記電子部品素子組付体をダイシングして個々の電子部品に分離するダイシング工程とからなることを特徴とする電子部品の製造方法。
  2. 前記絶縁基板製造工程において、前記絶縁基板の裏面側に、前記スルーホールに接続する多数個のハンダ付け電極を設けることを特徴とする請求項1記載の電子部品の製造方法。
JP37692398A 1998-12-28 1998-12-28 電子部品の製造方法 Expired - Lifetime JP4257807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37692398A JP4257807B2 (ja) 1998-12-28 1998-12-28 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37692398A JP4257807B2 (ja) 1998-12-28 1998-12-28 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2000200927A JP2000200927A (ja) 2000-07-18
JP4257807B2 true JP4257807B2 (ja) 2009-04-22

Family

ID=18507959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37692398A Expired - Lifetime JP4257807B2 (ja) 1998-12-28 1998-12-28 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4257807B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324417A (ja) * 2006-06-01 2007-12-13 Sharp Corp 半導体発光装置とその製造方法
US9061450B2 (en) 2007-02-12 2015-06-23 Cree, Inc. Methods of forming packaged semiconductor light emitting devices having front contacts by compression molding
JP5232698B2 (ja) * 2009-03-23 2013-07-10 スタンレー電気株式会社 多面付け基板および半導体発光装置の製造方法。
JP5659519B2 (ja) * 2009-11-19 2015-01-28 豊田合成株式会社 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置

Also Published As

Publication number Publication date
JP2000200927A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
KR100701720B1 (ko) 밀봉형 전자부품을 제조하는 방법
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JPH09252014A (ja) 半導体素子の製造方法
JP4145322B2 (ja) 半導体装置の製造方法
KR100214552B1 (ko) 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
US7074651B2 (en) Packaging method for integrated circuits
CN108538728B (zh) 制造半导体器件的方法
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
JP4257807B2 (ja) 電子部品の製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2018113399A (ja) 回路部品の製造方法および回路部品
KR100252788B1 (ko) 반도체장치의 제조방법
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
CN117279222B (en) Circuit board preparation method, circuit board and electronic equipment
KR100723211B1 (ko) 집적회로 칩 패키징 방법
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
KR100247632B1 (ko) 칩 스케일 패키지 및 그의 제조방법
JPH11307816A (ja) チップ型半導体のパッケージ構造および製造方法
JP3711669B2 (ja) 電子部品搭載用基板
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法
CN117279222A (zh) 电路板制备方法、电路板及电子设备
JP2001044333A (ja) Icパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150213

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term