JP5232698B2 - 多面付け基板および半導体発光装置の製造方法。 - Google Patents
多面付け基板および半導体発光装置の製造方法。 Download PDFInfo
- Publication number
- JP5232698B2 JP5232698B2 JP2009070009A JP2009070009A JP5232698B2 JP 5232698 B2 JP5232698 B2 JP 5232698B2 JP 2009070009 A JP2009070009 A JP 2009070009A JP 2009070009 A JP2009070009 A JP 2009070009A JP 5232698 B2 JP5232698 B2 JP 5232698B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor wiring
- side conductor
- light emitting
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structure Of Printed Boards (AREA)
- Led Device Packages (AREA)
Description
11 ボンディングワイヤー
30 表面側導体パターン
30a〜30h 導体片
32 底面側導体パターン
40 スルーホール
100 多面付け基板
100a ベース基板
200 リジッド基板
201 貫通孔
300 光透過性樹脂
Claims (5)
- 1つの絶縁体からなるベース基板の回路構成を画定する単位導体パターンが繰り返し連続的に形成された多面付け基板であって、
前記多面付け基板を裁断して個別のベース基板に分離するための複数の裁断線が隣接する前記単位導体パターン間に設定され、
前記単位導体パターンは、前記複数の裁断線から選択された裁断線に沿った裁断に応じて、個片化されたベース基板の回路構成が変化するように形成されており、
前記単位導体パターンに対応するベース基板の一方の表面側には、各々が第1の極性の端子及び第2の極性の端子を有する第1の発光素子、第2の発光素子及び第3の発光素子が搭載され、
前記単位導体パターンは、前記ベース基板の前記一方の表面側に設けられた第1の表面側導体配線、第2の表面側導体配線、第3の表面側導体配線及び第4の表面側導体配線を含み、
前記第1の表面側導体配線は、前記第1の発光素子及び前記第2の発光素子の近傍に位置し、ボンディングワイヤーを介して前記第1の発光素子の前記第1の極性の端子に接続された第1導体片と、ボンディングワイヤーを介して前記第2の発光素子の前記第2の極性の端子に接続された第2導体片とを含み、前記第1の表面側導体配線の前記第1導体片及び前記第2導体片がペアをなすとともに第1の接続部によって連結されており、
前記第2の表面側導体配線は、前記第2の発光素子及び前記第3の発光素子の近傍に位置し、ボンディングワイヤーを介して前記第2の発光素子の前記第1の極性の端子に接続された第1導体片と、ボンディングワイヤーを介して前記第3の発光素子の前記第2の極性の端子に接続された第2導体片とを含み、前記第2の表面側導体配線の前記第1導体片及び前記第2導体片がペアをなすとともに第2の接続部によって連結されており、
前記第3の表面側導体配線は、ボンディングワイヤーを介して前記第3の発光素子の前記第1の極性の端子に接続された第1導体片と、第2導体片とを含み、前記第3の表面側導体配線の前記第1導体片及び前記第2導体片がペアをなすとともに第3の接続部によって連結されており、
前記第4の表面側導体配線は、第1導体片と、ボンディングワイヤーを介して前記第1の発光素子の前記第2の極性の端子に接続された第2導体片とを含み、前記第4の表面側導体配線の前記第1導体片及び前記第2導体片がペアをなすとともに第4の接続部によって連結されており、
前記第1の表面側導体配線には、前記複数の裁断線上に位置し内壁面がメッキ膜で覆われた複数のスルーホールを含む第1のスルーホール群が設けられ、
前記第2の表面側導体配線には、前記複数の裁断線上に位置し内壁面がメッキ膜で覆われた複数のスルーホールを含む第2のスルーホール群が設けられ、
前記第3の表面側導体配線には、前記複数の裁断線上に位置し内壁面がメッキ膜で覆われた複数のスルーホールを含む第3のスルーホール群が設けられ、
前記第4の表面側導体配線には、前記複数の裁断線上に位置し内壁面がメッキ膜で覆われた複数のスルーホールを含む第4のスルーホール群が設けられ、
前記第1のスルーホール群は、各々が前記第1の表面側導体配線の前記第1導体片に設けられた第1のスルーホール、第2のスルーホール及び第3のスルーホールと、各々が前記第1の表面側導体配線の前記第2導体片に設けられた第4のスルーホール、第5のスルーホール及び第6のスルーホールとからなる6つのスルーホールと、前記ベース基板の他方の表面側表面に設けられた第1の底面側導体配線に接続された第1の接続スルーホールと、を備え、
前記第1の表面側導体配線は、前記第1の表面側導体配線の前記第1のスルーホール及び前記第4のスルーホール上を通る横方向の第1の裁断線と、前記第1の表面側導体配線の前記第2のスルーホール及び前記第5のスルーホール上を通る前記横方向の第2の裁断線と、前記第1の表面側導体配線の前記第3のスルーホール及び前記第6のスルーホール上を通る前記横方向の第3の裁断線と、のいずれかで切断される切断部を含み、且つ、前記第1の接続部は、前記横方向の前記第2の裁断線と前記横方向の前記第3の裁断線との間の位置に形成されており、
前記第2のスルーホール群は、各々が前記第2の表面側導体配線の前記第1導体片に設けられた第1のスルーホール、第2のスルーホール及び第3のスルーホールと、各々が前記第2の表面側導体配線の前記第2導体片に設けられた第4のスルーホール、第5のスルーホール及び第6のスルーホールとからなる6つのスルーホールと、前記ベース基板の前記他方の表面側表面に設けられた第2の底面側導体配線に接続された第2の接続スルーホールとを備え、
前記第2の表面側導体配線は、前記第2の表面側導体配線の前記第1のスルーホール及び前記第4のスルーホール上を通る縦方向の第1の裁断線と、前記第2の表面側導体配線の前記第2のスルーホール及び前記第5のスルーホール上を通る前記縦方向の第2の裁断線と、前記第2の表面側導体配線の前記第3のスルーホール及び前記第6のスルーホール上を通る前記縦方向の第3の裁断線と、のいずれかで切断される切断部を含み、且つ、前記第2の接続部は、前記縦方向の前記第2の裁断線上に形成されており、
前記第3のスルーホール群は、各々が前記第3の表面側導体配線の前記第1導体片に設けられた第1のスルーホール、第2のスルーホール及び第3のスルーホールと、各々が前記第3の表面側導体配線の前記第2導体片に設けられた第4のスルーホール、第5のスルーホール及び第6のスルーホールとからなる6つのスルーホールとを備え、
前記第3の表面側導体配線は、前記第3の表面側導体配線の前記第1のスルーホール及び前記第4のスルーホール上を通る前記横方向の第4の裁断線と、前記第3の表面側導体配線の前記第2のスルーホール及び前記第5のスルーホール上を通る前記横方向の第5の裁断線と、前記第3の表面側導体配線の前記第3のスルーホール及び前記第6のスルーホール上を通る前記横方向の第6の裁断線と、のいずれかで切断される切断部を含み、前記第3の接続部は、前記横方向の前記第5の裁断線と前記横方向の前記第6の裁断線との間の位置に形成されており、
前記第4のスルーホール群は、各々が前記第4の表面側導体配線の前記第1導体片に設けられた第1のスルーホール、第2のスルーホール及び第3のスルーホールと、各々が前記第4の表面側導体配線の前記第2導体片に設けられた第4のスルーホール、第5のスルーホール及び第6のスルーホールとからなる6つのスルーホールと、前記ベース基板の前記他方の表面側表面に設けられた第3の底面側導体配線に接続された第3の接続スルーホールとを備え、
前記第4の表面側導体配線は、前記第4の表面側導体配線の前記第1のスルーホール及び前記第4のスルーホール上を通る前記縦方向の第4の裁断線と、前記第4の表面側導体配線の前記第2のスルーホール及び前記第5のスルーホール上を通る前記縦方向の第5の裁断線と、前記第4の表面側導体配線の前記第3のスルーホール及び前記第6のスルーホール上を通る前記縦方向の第6の裁断線と、のいずれかで切断される切断部を含み、且つ、前記第4の接続部は、前記縦方向の前記第5の裁断線上に形成されており、
前記第1の底面側導体配線は、前記他方の表面側表面における前記横方向の前記第4の裁断線と前記横方向の前記第5の裁断線との間の位置において前記第2の底面側導体配線及び前記第3の底面側導体配線に接続され、
前記個片化されたベース基板の回路構成は、前記横方向の前記第1乃至第3の裁断線のいずれか、前記横方向の前記第4乃至第6の裁断線のいずれか、前記縦方向の前記第1乃至第3の裁断線のいずれか、及び前記縦方向の前記第4乃至第6の裁断線のいずれかにて切断することによって、前記ベース基板に搭載された複数の発光素子の独立状態、アノードコモンもしくはカソードコモン、または直列接続、の接続形態の回路構成に変化させ得ることを特徴とする多面付け基板。 - 前記ベース基板の各々は、複数の半導体素子が搭載される領域であって、前記複数の発光素子の発光中心と中心点が一致する素子搭載領域を有し、
前記スルーホールは、前記素子搭載領域の中心点を通り且つ前記横方向の前記第1乃至第6の裁断線又は前記縦方向の前記第1乃至第6の裁断線に平行な中心線からの距離が互いに等しくなるように配置されていることを特徴とする請求項1に記載の多面付け基板。 - 請求項1又は2に記載の多面付け基板を用いた半導体発光装置の製造方法であって、
前記裁断線に沿って前記多面付け基板を裁断して個別のベース基板に個片化する工程を含み、
前記複数の発光素子の各々は、前記単位導体パターンを介して前記多面付け基板の裁断位置に応じた回路構成で接続されていることを特徴とする半導体発光装置の製造方法。 - 前記多面付け基板の各裁断面において、前記スルーホールの各々の内壁面が露出することを特徴とする請求項3に記載の半導体発光装置の製造方法。
- 前記多面付け基板を裁断する前に前記複数の発光素子の各々を光透過性樹脂で覆う工程を更に含むことを特徴とする請求項3に記載の半導体発光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070009A JP5232698B2 (ja) | 2009-03-23 | 2009-03-23 | 多面付け基板および半導体発光装置の製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070009A JP5232698B2 (ja) | 2009-03-23 | 2009-03-23 | 多面付け基板および半導体発光装置の製造方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225757A JP2010225757A (ja) | 2010-10-07 |
JP5232698B2 true JP5232698B2 (ja) | 2013-07-10 |
Family
ID=43042658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070009A Active JP5232698B2 (ja) | 2009-03-23 | 2009-03-23 | 多面付け基板および半導体発光装置の製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5232698B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016578A (ja) * | 2011-07-01 | 2013-01-24 | Sharp Corp | Ledモジュールの製造方法 |
CN103858228B (zh) | 2011-09-30 | 2016-11-09 | 富士电机株式会社 | 半导体装置及其制造方法 |
JP6174889B2 (ja) * | 2013-04-02 | 2017-08-02 | パイオニア株式会社 | 発光装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4257807B2 (ja) * | 1998-12-28 | 2009-04-22 | シチズン電子株式会社 | 電子部品の製造方法 |
JP2007042888A (ja) * | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | 高周波モジュールの親基板,その周波数調整方法及びその製造方法 |
JP5128881B2 (ja) * | 2007-08-31 | 2013-01-23 | パナソニック株式会社 | 実装用基板及び発光モジュール |
-
2009
- 2009-03-23 JP JP2009070009A patent/JP5232698B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010225757A (ja) | 2010-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5933959B2 (ja) | 半導体光学装置 | |
JP5470627B2 (ja) | 発光素子パッケージおよびその製造方法 | |
TW202029525A (zh) | 發光二極體封裝元件及發光裝置 | |
JP2007281468A (ja) | アノダイジング絶縁層を有するledパッケージおよびその製造方法 | |
JP2007027157A (ja) | 発光ダイオード装置及びその製造方法並びに照明装置 | |
KR100744906B1 (ko) | 분리형 기판 및 분리형 기판을 이용한 발광 장치 모듈 | |
US7285803B2 (en) | Light-emitting diode lamp having a terminal portion with a notch portion | |
WO2015093180A1 (ja) | 発光装置 | |
JP2009246343A (ja) | 半導体発光装置およびその製造方法 | |
US11296064B2 (en) | Substrate structure with buried chip and light emitting device using the same | |
US9743521B2 (en) | Light-source module and light-emitting device | |
JP5232698B2 (ja) | 多面付け基板および半導体発光装置の製造方法。 | |
JP2013115368A (ja) | Ledモジュール | |
TW201639197A (zh) | 發光裝置及其製造方法 | |
US8791493B2 (en) | Light emitting diode package and method for manufacturing the same | |
JP2004253711A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2007096008A (ja) | 発光素子搭載用パッケージ | |
JP5913432B2 (ja) | チップ型発光素子 | |
JP6811195B2 (ja) | Led照明装置 | |
JP6650480B2 (ja) | 発光素子モジュール | |
JP5999341B2 (ja) | 発光装置および照明装置 | |
KR20120075147A (ko) | 엘이디 패키지 및 이를 구비한 엘이디패키지 어레이 | |
JP2019087570A (ja) | 発光装置およびledパッケージ | |
JP2008258530A (ja) | 半導体発光装置 | |
JP6321122B2 (ja) | Ledモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5232698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |