JP4145322B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4145322B2
JP4145322B2 JP2005508758A JP2005508758A JP4145322B2 JP 4145322 B2 JP4145322 B2 JP 4145322B2 JP 2005508758 A JP2005508758 A JP 2005508758A JP 2005508758 A JP2005508758 A JP 2005508758A JP 4145322 B2 JP4145322 B2 JP 4145322B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
sheet member
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005508758A
Other languages
English (en)
Other versions
JPWO2005024933A1 (ja
Inventor
博通 鈴木
富士夫 伊藤
敏夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2005024933A1 publication Critical patent/JPWO2005024933A1/ja
Application granted granted Critical
Publication of JP4145322B2 publication Critical patent/JP4145322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造方法に関し、特に、リング状のバーリードを有した半導体装置の製造方法に関する。
放熱性を高めた半導体装置として、インナリードの先端部に絶縁性の接着材を介してヒートスプレッダ（シート部材）を貼り付けた構造の半導体装置が知られており、半導体チップは前記ヒートスプレッダ上の中央部に搭載されている。
前記半導体装置において、共通リードとしてバーリード（バスバーともいう）を有している構造のものがあり、例えば、バーリードが枠状（四角のリング状）の場合、バーリードは、半導体チップとインナリードの先端群との間の領域に配置される。
このような半導体装置については、ＰＣＴ／ＪＰ０３／０６１５１にその記載がある。
本発明者は、前記半導体装置の組み立てについて検討した。その結果、樹脂成形時に、封止用樹脂の流動圧によりワイヤショートを引き起こすことや、小タブ（チップ裏面よりタブが小さい）構造を採用した場合にチップ裏面に封止用樹脂が回り込み難いことなどが懸念されることを見い出した。
なお、特開平９−２５２０７２号公報には、インナリードとその先端を連結する連結部とが接着剤層を介してヒートスプレッダに取り付けられたリードフレームとその製造方法について記載されているが、そのリードフレームを用いた半導体装置の具体的な製造方法についての記載はない。
本発明の目的は、組み立て性の向上を図る半導体装置の製造方法を提供することにある。
また、本発明のその他の目的は、製品の信頼性の向上を図る半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明は、シート部材と複数のインナリードの先端部とが絶縁性の熱可塑性接着材を介して接合されたリードフレームを準備する工程と、前記リードフレームをステージ上に配置する工程と、前記リードフレームの前記シート部材上に半導体チップを配置し、加熱されて軟化した前記熱可塑性接着材を介して前記半導体チップを前記シート部材に接合する工程とを有し、前記複数のインナリードの先端部を前記ステージ側に押さえ付けながら前記半導体チップと前記熱可塑性接着材とを接合するものである。
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す断面図、図３は図１に示す半導体装置の組み立てにおけるダイボンディング時のチップ移送状態の一例を示す断面図、図４は図１に示す半導体装置の組み立てにおけるダイボンディング時のチップ圧着状態の一例を示す断面図、図５は図１に示す半導体装置の組み立てにおけるダイボンディング後の状態の一例を示す断面図、図６は図１に示す半導体装置の組み立てにおけるワイヤボンディング後の状態の一例を示す断面図、図７は図１に示す半導体装置の組み立ての樹脂成形時の金型クランプ状態の一例を示す断面図、図８は図１に示す半導体装置の組み立ての樹脂成形時の樹脂注入状態の一例を示す断面図、図９は図１に示す半導体装置の組み立てにおける樹脂成形終了後の構造の一例を示す断面図、図１０は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図１１は図１０に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す平面図、図１２は図１０に示す半導体装置の組み立てにおけるダイボンディング後の状態の一例を示す断面図、図１３は図１０に示す半導体装置の組み立てにおけるワイヤボンディング後の状態の一例を示す断面図、図１４は図１０に示す半導体装置の組み立ての樹脂成形時の金型クランプ状態の一例を示す断面図、図１５は図１０に示す半導体装置の組み立ての樹脂成形時の樹脂注入状態の一例を示す断面図、図１６は図１０に示す半導体装置の組み立てにおける樹脂成形終了後の構造の一例を示す断面図、図１７は本発明の実施の形態３の半導体装置の組み立てにおけるワイヤリング状態の一例を示す平面図、図１８は本発明の実施の形態４の半導体装置の組み立てにおけるワイヤリング状態の一例を示す平面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値および範囲についても同様である。
また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１に示す本実施の形態１の半導体装置は、放熱性が高い樹脂封止型の半導体パッケージであり、ここでは、アウタリード１ｅがガルウィング状に曲げ成形されたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）１１を取り上げて説明する。
ＱＦＰ１１の構造について説明すると、複数のインナリード１ｄと、このインナリード１ｄと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの先端部に絶縁性の熱可塑性接着材１ｃを介して接合するシート部材であるヒートスプレッダ１ｂと、複数のインナリード１ｄの内側に配置された四角のリング状の共通リードであるバーリード１ｆと、リング状のバーリード１ｆの内側でヒートスプレッダ１ｂ上に熱可塑性接着材１ｃを介して接合された半導体チップ２と、半導体チップ２のパッド（電極）２ｃとこれに対応するインナリード１ｄ、およびパッド２ｃとバーリード１ｆとを接続する金線などの複数の導電性のワイヤ３と、半導体チップ２や複数のワイヤ３を樹脂によって封止する封止体４とからなる。
すなわち、ＱＦＰ１１は、インナリード１ｄの先端部、リング状のバーリード１ｆおよび半導体チップ２がそれぞれ絶縁性の熱可塑性接着材１ｃを介してヒートスプレッダ１ｂと接合しており、熱可塑性接着材１ｃは、そのガラス転移温度がワイヤボンディング時の加熱温度（例えば、約２３０℃）以上、好ましくは２５０℃以上の接着材である。
すなわち、熱可塑性接着材１ｃが軟化する温度は、ワイヤボンディング時の加熱温度以上、好ましくは２５０℃以上である。
これにより、ＱＦＰ１１の組み立てにおけるワイヤボンディング時に、熱可塑性接着材１ｃが軟化してインナリード１ｄが熱可塑性接着材１ｃ上で動いたり、熱可塑性接着材１ｃから剥離するということを防ぐことができる。
また、共通リードであるリング状のバーリード１ｆには、電源電位やＧＮＤ電位のワイヤ３が接続されている。
次に、本実施の形態１のＱＦＰ１１の製造方法について説明する。
まず、複数のインナリード１ｄと、複数のインナリード１ｄそれぞれと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの内側に配置された四角のリング状のバーリード１ｆとを備えた薄板状の金属製のフレーム体１ａを有しており、かつこのフレーム体１ａと絶縁性の熱可塑性接着材１ｃを介して接合されたヒートスプレッダ１ｂを有する図２に示すリードフレーム１を準備する。
リードフレーム１においては、各インナリード１ｄの先端部およびバーリード１ｆと四角形のヒートスプレッダ１ｂとがそれぞれ熱可塑性接着材１ｃを介して接合されている。
すなわち、ヒートスプレッダ１ｂは、インナリード１ｄ列に対応したシート状のものであり、四角形を成しているとともに、チップ搭載機能を有している。
なお、リードフレーム１において四角のリング状のバーリード１ｆそれぞれの外側にはリード切断によって形成された打ち抜き孔（第１貫通孔）１ｇが形成されている。打ち抜き孔１ｇのうち、インナリード１ｄ群とバーリード１ｆの間に形成された打ち抜き孔１ｇは、各インナリード１ｄの先端部に隣接してインナリード１ｄの列方向に沿って形成されており、したがって、複数のインナリード１ｄとこれに隣接した四角のバーリード１ｆとの間には４つの細長い打ち抜き孔１ｇが形成されている（図１１参照）。
その後、ダイボンディングを行う。
まず、図３に示すように、リードフレーム１をヒートステージ６（ステージ）上に配置する。その際、予めヒートステージ６を所定の温度（例えば、３００℃以上）に加熱しておく。これにより、ヒートステージ６上にリードフレーム配置後、ヒートステージ６からヒートスプレッダ１ｂを介して熱可塑性接着材１ｃに熱が伝わり、所定温度に到達すると熱可塑性接着材１ｃが軟化し始める。
その後、コレット５によって半導体チップ２の主面２ａ側を吸着保持して移載し、リードフレーム１のヒートスプレッダ１ｂのチップ搭載領域の上方に半導体チップ２を配置する。
続いて、図４に示すように、コレット５によって半導体チップ２を吸着保持した状態でコレット５を下降させ、半導体チップ２の裏面２ｂをヒートスプレッダ１ｂ上の熱可塑性接着材１ｃに接合する。
その際、複数のインナリード１ｄの先端部およびバーリード１ｆを押さえ治具７によってヒートステージ６側に押さえ付けた状態で、加熱されて軟化した熱可塑性接着材１ｃを介して半導体チップ２をヒートスプレッダ１ｂ上の熱可塑性接着材１ｃに接合する。
この時、熱可塑性接着材１ｃは軟化しているが、各インナリード１ｄやバーリード１ｆは押さえ治具７によってヒートステージ６側に押さえ付けられているため、インナリード１ｄが熱可塑性接着材１ｃから剥離したり熱可塑性接着材１ｃ上で動いたりすることなく、インナリード１ｄをばらけさせずにダイボンディングすることができる。
さらに、特別なダイボンド材を使用せずに熱可塑性接着材１ｃのみによってダイボンディングを行うことができる。
その結果、ダイボンド材を塗布する工程を省略することができ、半導体装置（ＱＦＰ１１）の組み立て性の向上を図ることができる。
また、特別なダイボンド材を使用しないため、半導体装置（ＱＦＰ１１）の製造コストを低減することができる。
これにより、図５に示すように、ダイボンディング完了となる。
その後、図６に示すように、ワイヤボンディングを行う。
すなわち、半導体チップ２のパッド２ｃ（図１参照）とこれに対応するインナリード１ｄ、およびバーリード１ｆとをそれぞれ導電性のワイヤ３によって電気的に接続する。
その後、樹脂成形を行う。
まず、図７に示すように、第１金型８ａ（下型）と第２金型８ｂ（上型）で一対を成す成形金型８を準備し、成形金型８のうち、ゲート８ｄが形成された第１金型８ａの金型面８ｅ上にリードフレーム１の半導体チップ２が搭載されていない側の面すなわち裏面１ｊを配置し、その後、第１金型８ａおよび第２金型８ｂをクランプする。
これにより、成形金型８のキャビティ８ｃによって複数のインナリード１ｄと半導体チップ２と複数のワイヤ３とヒートスプレッダ１ｂが覆われた状態となる。
その後、図８に示すように、リードフレーム１の裏面１ｊ側に配置された第１金型８ａのゲート８ｄ（図７参照）から成形金型８のキャビティ８ｃ内に封止用樹脂９を注入する。これにより、キャビティ８ｃ内に注入された封止用樹脂９は、リードフレーム１の裏面１ｊ側に沿って、かつヒートスプレッダ１ｂを覆うように流れて裏面１ｊ側のキャビティ８ｃを充填するとともに、リードフレーム１のゲート隣接の開口部を介して表面１ｋ側のキャビティ８ｃにも流れ込ませ、表面１ｋ側のキャビティ８ｃにも充填する。
裏面１ｊ側に注入された封止用樹脂９は、樹脂の流れ１０によって流動する過程において、注入圧により、インナリード１ｄとバーリード１ｆとの間に形成された打ち抜き孔１ｇを通って表面１ｋ側に流れ込み、図８のＡ部に示すように、表面１ｋ側に配置されたインナリード１ｄと接続するワイヤ３を押し上げる。
すなわち、リードフレーム１の裏面１ｊ側にゲート８ｄが配置されていることにより、リードフレーム１の裏面１ｊ側から封止用樹脂９がインナリード１ｄとバーリード１ｆの間の打ち抜き孔１ｇを通って沸き上がるように表面１ｋ側に流れ込むため、ワイヤ３を押し上げてワイヤ３に張りを出すことができる。
これにより、ワイヤショートやワイヤ流れが発生しにくくなり、製品の信頼性の向上を図ることができる。
このようにして表裏両面のキャビティ８ｃに封止用樹脂９を充填して図９に示す樹脂成形の完了となる封止体４を形成する。
その後、アウタリード１ｅの切断成形を行って、図１に示すＱＦＰ１１の組み立て完了となる。
（実施の形態２）
図１０に示す本実施の形態２の半導体装置は、実施の形態１のＱＦＰ１１と同様に放熱性を高めるためにヒートスプレッダ（シート部材）１ｂを有した樹脂封止型のＱＦＰ１２であるが、実施の形態１のＱＦＰ１１と異なる点は、ヒートスプレッダ１ｂ上に、半導体チップ２の裏面２ｂに比較して遥かに小さなチップ搭載部であるタブ１ｈが絶縁性の接着部材（接着材）１３を介して設けられていることである。
すなわち、実施の形態２のＱＦＰ１２は、小タブ構造の半導体装置である。
ＱＦＰ１２の構造について説明すると、複数のインナリード１ｄと、このインナリード１ｄと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの先端部に絶縁性の接着部材１３を介して接合するヒートスプレッダ１ｂと、複数のインナリード１ｄの内側に配置された四角のリング状のバーリード１ｆと、リング状のバーリード１ｆの内側でヒートスプレッダ１ｂ上に絶縁性の接着部材１３を介して固定され、かつ半導体チップ２の裏面２ｂより遥かに小さなチップ搭載部であるタブ１ｈと、このタブ１ｈ上に搭載された半導体チップ２と、半導体チップ２のパッド（電極）２ｃとこれに対応するインナリード１ｄ、およびパッド２ｃとバーリード１ｆとを接続する金線などの複数の導電性のワイヤ３と、半導体チップ２や複数のワイヤ３を樹脂によって封止する封止体４とからなる。
すなわち、図１０に示すＱＦＰ１２は、ヒートスプレッダ１ｂ上に絶縁性の接着部材１３を介して設けられた小さなタブ１ｈに半導体チップ２が搭載された小タブ構造のものである。
なお、タブ１ｈは、図１１に示すように４本の吊りリード１ｉに連結しており、吊りリード１ｉは打ち抜き孔１ｇによってリング状のバーリード１ｆと絶縁されている。ただし、吊りリード１ｉと最内側のバーリード１ｆとが連結されていてもよい。
また、タブ１ｈの周囲にはヒートスプレッダ１ｂに設けられた第２貫通孔である貫通孔１ｍが形成されている。
この貫通孔１ｍは、樹脂成形時に半導体チップ２の裏面２ｂとヒートスプレッダ１ｂとの間隙に封止用樹脂９を十分に回り込ませるための孔であり、半導体チップ２の裏面２ｂとヒートスプレッダ１ｂとの間隙に十分に封止用樹脂９が充填されることにより、チップ裏面と封止用樹脂９が接着してリフロークラック耐性の向上を図ることができる。
なお、実施の形態２で採用する接着部材１３は、絶縁性のものであれば、熱可塑性の接着材であってもよいし、また熱可塑性以外の接着材であってもよい。
本実施の形態２のＱＦＰ１２のその他の構造については、実施の形態１のＱＦＰ１１と同様であるため、その説明は省略する。
次に、本実施の形態２のＱＦＰ１２の製造方法について説明する。
まず、図１１に示すリードフレーム１を準備する。
すなわち、複数のインナリード１ｄと、このインナリード１ｄと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの先端部に絶縁性の接着部材１３を介して接合する薄板状のシート部材であるヒートスプレッダ１ｂと、複数のインナリード１ｄの内側に配置された四角のリング状のバーリード１ｆと、リング状のバーリード１ｆの内側でヒートスプレッダ１ｂ上に絶縁性の接着部材１３を介して固定されたタブ１ｈと、タブ１ｈと連結する吊りリード１ｉとを有したリードフレーム１を準備する。
リードフレーム１においては、各インナリード１ｄの先端部、バーリード１ｆおよびタブ１ｈと、四角形のヒートスプレッダ１ｂとがそれぞれ絶縁性の接着部材（接着材）１３を介して接合されている。ヒートスプレッダ１ｂは、インナリード１ｄ列に対応したシート状のものであり、四角形を成しているとともに、チップ搭載機能を有している。
なお、リードフレーム１において四角のリング状のバーリード１ｆそれぞれの外側にはリード切断によって形成された打ち抜き孔（第１貫通孔）１ｇが形成されている。打ち抜き孔１ｇのうち、インナリード１ｄ群とバーリード１ｆの間に形成された打ち抜き孔１ｇは、各インナリード１ｄの先端部に隣接してインナリード１ｄの列方向に沿って形成されており、したがって、複数のインナリード１ｄとこれに隣接した四角のバーリード１ｆとの間には４つの細長い打ち抜き孔１ｇが形成されている（図１１参照）。
また、タブ１ｈは、搭載される半導体チップ２の裏面２ｂに比較してその大きさが遥かに小さいものであり、さらにタブ１ｈの周囲には複数の貫通孔（第２貫通孔）１ｍが形成されている。
その後、ダイボンディングを行う。
ここでは、半導体チップ２をヒートスプレッダ１ｂに貼り付けられたタブ１ｈ上に搭載する。すなわち、図１２に示すように、半導体チップ２の外周部を、タブ１ｈよりその周囲に迫り出してタブ１ｈ上に搭載する。その際、熱圧着などによって半導体チップ２をタブ１ｈに固定する。
その後、図１３に示すように、ワイヤボンディングを行う。
すなわち、半導体チップ２のパッド２ｃ（図１０参照）とこれに対応するインナリード１ｄ、およびバーリード１ｆとをそれぞれ導電性のワイヤ３によって電気的に接続する。
その後、樹脂成形を行う。
まず、図１４に示すように、第１金型８ａ（下型）と第２金型８ｂ（上型）で一対を成す成形金型８を準備し、成形金型８のうち、ゲート８ｄが形成された第１金型８ａの金型面８ｅ上にリードフレーム１の半導体チップ２が搭載されていない側の面すなわち裏面１ｊを配置し、その後、第１金型８ａおよび第２金型８ｂをクランプする。
これにより、成形金型８のキャビティ８ｃによって複数のインナリード１ｄと半導体チップ２と複数のワイヤ３とヒートスプレッダ１ｂが覆われた状態となる。
その後、図１５に示すように、リードフレーム１の裏面１ｊ側に配置された第１金型８ａのゲート８ｄから成形金型８のキャビティ８ｃ内に封止用樹脂９を注入する。これにより、キャビティ８ｃ内に注入された封止用樹脂９は、リードフレーム１の裏面１ｊ側に沿って、かつヒートスプレッダ１ｂを覆うように流れて裏面１ｊ側のキャビティ８ｃを充填するとともに、リードフレーム１のゲート隣接の開口部を介して表面１ｋ側のキャビティ８ｃにも流れ込ませ、表面１ｋ側のキャビティ８ｃにも充填する。
裏面１ｊ側に注入された封止用樹脂９は、樹脂の流れ１０によって流動する過程において、注入圧により、インナリード１ｄとバーリード１ｆとの間に形成された打ち抜き孔１ｇを通って表面１ｋ側に流れ込み、図１５のＢ部に示すように表面１ｋ側に配置されたインナリード１ｄと接続するワイヤ３を押し上げる。
すなわち、リードフレーム１の裏面１ｊ側にゲート８ｄが配置されていることにより、リードフレーム１の裏面１ｊ側から封止用樹脂９がインナリード１ｄとバーリード１ｆの間の打ち抜き孔１ｇを通って沸き上がるように表面１ｋ側に流れ込むため、ワイヤ３を押し上げてワイヤ３に張りを出すことができる。
これにより、ワイヤショートやワイヤ流れが発生しにくくなり、製品の信頼性の向上を図ることができる。
さらに、本実施の形態２のリードフレーム１では、タブ１ｈの周囲に複数の貫通孔１ｍが形成されているため、リードフレーム１の裏面１ｊ側に配置された封止用樹脂９は、半導体チップ２の裏面付近において、図１５のＣ部に示すように、注入圧によって貫通孔１ｍを通って表面１ｋ側に流れ込み、半導体チップ２の裏面２ｂと接着部材１３との間に入り込む。
これによって、半導体チップ２の裏面２ｂとヒートスプレッダ１ｂとの間にも十分に封止用樹脂９が充填される。
その結果、チップ裏面と封止用樹脂９とが接着してボイドが形成されにくくなり、リフロークラック耐性を高めることができる。したがって、製品の信頼性の向上を図ることができる。
このようにして表裏両面のキャビティ８ｃに封止用樹脂９を充填して図１６に示す樹脂成形の完了となる封止体４を形成する。
その後、アウタリード１ｅの切断成形を行って、図１０に示す小タブ構造のＱＦＰ１２の組み立て完了となる。
（実施の形態３）
図１７は本実施の形態３の半導体装置の組み立てにおいて、ワイヤリング状態を示したものである。
図１７に示すリードフレーム１は、複数のインナリード１ｄと、これと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの先端部に接合するシート部材であるヒートスプレッダ１ｂと、４つのインナリード群の内側に配置された枠状リード１ｐと、この枠状リード１ｐの角部に連結する引き出しリード１ｎとを有しており、ヒートスプレッダ１ｂと複数のインナリードの先端部、およびヒートスプレッダ１ｂと枠状リード１ｐとが接着部材１３（図１２参照）を介して接合されているものである。
すなわち、枠状リード１ｐと連結して外部に引き出された引き出しリード１ｎが、枠状リード１ｐの角部に集まって連結されている。
これにより、ワイヤボンディングでは、半導体チップ２のパッド２ｃ（図１０参照）とこれに対応するインナリード１ｄ、さらに半導体チップ２のパッド２ｃと枠状リード１ｐの角部付近を避けた箇所とがそれぞれワイヤ３によって電気的に接続されている。
この状態で樹脂成形では、ゲート８ｄ（図１５参照）と引き出しリード１ｎとが同じ位置の角部に形成された成形金型８を用いて樹脂成形を行う。すなわち、ゲート８ｄがキャビティ８ｃの角部に形成されている場合に、枠状リード１ｐと連結する引き出しリード１ｎも同じ位置の角部に集めて配置する。
これにより、ゲート８ｄからキャビティ８ｃ内に封止用樹脂９を注入すると、封止用樹脂９は、引き出しリード１ｎに沿って樹脂の流れ１０となって流動した後、キャビティ８ｃ内に拡散して充填される。その際、図１７のＤ部に示すように枠状リード１ｐの角部付近にはワイヤ３が接続されていないため、注入された封止用樹脂９の角部付近でのワイヤ３との干渉を避けることができる。その結果、ワイヤ流れの発生を防ぐことができる。さらに、ボイドの形成を低減することができる。
したがって、製品の信頼性の向上を図ることができる。
また、ワイヤ３の長さの観点においても、半導体チップ２の各パッド２ｃから距離が遠く成り易い枠状リード１ｐの角部付近にはワイヤ３を接続しないため、全般的にワイヤ３を短くすることができる。
（実施の形態４）
図１８は本実施の形態４の半導体装置の組み立てにおいて、ワイヤリング状態を示したものである。
図１８に示すリードフレーム１は、複数のインナリード１ｄと、これと一体に形成された複数のアウタリード１ｅと、複数のインナリード１ｄの先端部に接合するシート部材であるヒートスプレッダ１ｂと、４つのインナリード群の内側に配置された枠状リード１ｐとを有しており、ヒートスプレッダ１ｂと複数のインナリードの先端部、およびヒートスプレッダ１ｂと枠状リード１ｐとが接着部材１３（図１２参照）を介して接合されているものである。
本実施の形態４のワイヤボンディングでは、半導体チップ２のパッド２ｃ（図１０参照）とこれに対応するインナリード１ｄとがワイヤ３によって接続されており、図１８に示すように枠状リード１ｐにはワイヤ３は接続されていない。
すなわち、本実施の形態４では、枠状リード１ｐは共通リードではなく、シート部材の補強用として設けられている。例えば、シート部材が絶縁性のテープ部材などの場合には、枠状リード１ｐと前記テープ部材とが接合されていることにより、前記テープ部材の熱変形を防止することができる。
その際、図１８に示すように、枠状リード１ｐが複数列（本実施の形態４では３列）に並んで設けられていることにより、前記テープ部材の強度をさらに高めることができる。
また、樹脂成形において、キャビティ８ｃ（図１５参照）に封止用樹脂９を注入した際に、枠状リード１ｐによって封止用樹脂９のインナリード１ｄ側への流れ込みを阻止してキャビティ８ｃに封止用樹脂９を充填する。
すなわち、枠状リード１ｐがダムとなって封止用樹脂９のインナリード１ｄの先端部側への流れ込みを阻止することができる。その結果、製品の信頼性の向上を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態１〜４では、シート部材がヒートスプレッダ１ｂの場合について説明したが、前記シート部材は、薄膜のテープ部材もしくは基板などであってもよい。
また、本実施の形態１〜４では半導体装置がＱＦＰの場合を例に取り上げて説明したが、前記半導体装置は、各インナリード１ｄの先端部にシート部材が貼り付けられたリードフレームを用いて組み立てられる半導体装置であれば、ＱＦＰ以外の他の半導体装置であってもよい。
以上のように、本発明の半導体装置の製造方法は、バーリード（枠状リード）を有する半導体装置の製造方法に好適であり、特に、アウタリードが４方向に配置された半導体装置の製造方法に好適である。

Claims (9)

  1. 複数のインナリードと、これと一体に形成された複数のアウタリードと、前記複数のインナリードの先端部に接合するシート部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、
    （ａ）前記シート部材と前記複数のインナリードの先端部とが絶縁性の熱可塑性接着材を介して接合された前記リードフレームを準備する工程と、
    （ｂ）前記リードフレームをステージ上に配置する工程と、
    （ｃ）前記リードフレームの前記シート部材上に半導体チップを配置し、加熱されて軟化した前記熱可塑性接着材を介して前記半導体チップを前記シート部材に接合する工程とを有し、
    前記（ｃ）工程において、前記複数のインナリードの先端部を前記ステージ側に押さえ付けながら前記半導体チップと前記熱可塑性接着材とを接合することを特徴とする半導体装置の製造方法。
  2. 請求の範囲第１項記載の半導体装置の製造方法において、前記シート部材の平面形状は、四角形から成り、
    前記複数のインナリードのそれぞれの先端部は、前記シート部材の各辺に沿って接合されており、
    前記リードフレームは前記複数のインナリードの内側に四角のリング状のバーリードを有しており、前記（ｃ）工程において、前記複数のインナリードの先端部および前記バーリードを前記ステージ側に押さえ付けながら前記半導体チップと前記熱可塑性接着材とを接合することを特徴とする半導体装置の製造方法。
  3. 請求の範囲第１項記載の半導体装置の製造方法において、前記熱可塑性接着材は、そのガラス転移温度が２５０℃以上であることを特徴とする半導体装置の製造方法。
  4. 複数のインナリードと、これと一体に形成された複数のアウタリードと、平面形状が四角形から成り、前記四角形の各辺に沿って前記複数のインナリードのそれぞれの先端部が接合されたシート部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、
    （ａ）前記シート部材と前記複数のインナリードの先端部とが接着材を介して接合されており、前記シート部材の前記複数のインナリードの内側に第１貫通孔が形成された前記リードフレームを準備する工程と、
    （ｂ）前記リードフレームの前記シート部材上に半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極とこれに対応する前記インナリードとを導電性のワイヤによって電気的に接続する工程と、
    （ｄ）第１金型と第２金型で一対を成す成形金型のうち、ゲートが形成された金型の金型面上に前記リードフレームの前記半導体チップが搭載されていない裏面を配置し、その後、前記第１および第２金型をクランプする工程と、
    （ｅ）前記ゲートから前記金型のキャビティ内に封止用樹脂を注入し、前記封止用樹脂を前記リードフレームの前記裏面側から前記第１貫通孔に通して表面側に配置された前記ワイヤを押し上げて前記キャビティ内に充填する工程とを有することを特徴とする半導体装置の製造方法。
  5. 請求の範囲第４項記載の半導体装置の製造方法において、前記リードフレームは前記複数のインナリードの内側に四角のリング状のバーリードを有しており、前記（ｅ）工程において、前記封止用樹脂を前記インナリードと前記バーリードとの間に形成された前記第１貫通孔に通して前記ワイヤを押し上げて前記キャビティ内に充填することを特徴とする半導体装置の製造方法。
  6. 請求の範囲第４項記載の半導体装置の製造方法において、前記シート部材はヒートスブレッダであり、前記ヒートスプレッダに前記第１貫通孔が形成されていることを特徴とする半導体装置の製造方法。
  7. 複数のインナリードと、これと一体に形成された複数のアウタリードと、平面形状が四角形から成り、前記四角形の各辺に沿って前記複数のインナリードのそれぞれの先端部が接合されたシート部材とを有するリードフレームを用いて組み立てられる半導体装置の製造方法であって、
    （ａ）前記シート部材と前記複数のインナリードの先端部とが接着材を介して接合されており、前記シート部材上に半導体チップの裏面より小さなチップ搭載部が前記接着材を介して配置され、前記チップ搭載部の周囲に第２貫通孔が形成された前記リードフレームを準備する工程と、
    （ｂ）前記リードフレームの前記シート部材の前記チップ搭載部上に前記半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの電極とこれに対応する前記インナリードとを導電性のワイヤによって電気的に接続する工程と、
    （ｄ）第１金型と第２金型で一対を成す成形金型のうち、ゲートが形成された金型の金型面上に前記リードフレームの前記半導体チップが搭載されていない裏面を配置し、その後、前記第１および第２金型をクランプする工程と、
    （ｅ）前記ゲートから前記金型のキャビティ内に封止用樹脂を注入し、前記封止用樹脂を前記リードフレームの前記裏面側から前記第２貫通孔に通して表面側に周り込ませて前記半導体チップの裏面に供給して前記キャビティ内に充填する工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求の範囲第７項記載の半導体装置の製造方法において、前記シート部材の前記複数のインナリードの内側に第１貫通孔が形成されており、前記（ｅ）工程において、前記ゲートから前記金型のキャビティ内に封止用樹脂を注入し、前記封止用樹脂を前記リードフレームの前記裏面側から前記第１貫通孔に通して表面側に配置された前記ワイヤを押し上げて前記キャビティ内に充填することを特徴とする半導体装置の製造方法。
  9. 請求の範囲第８項記載の半導体装置の製造方法において、前記リードフレームは前記複数のインナリードの内側に四角のリング状のバーリードを有しており、前記（ｅ）工程において、前記封止用樹脂を前記インナリードと前記バーリードとの間に形成された前記第１貫通孔に通して前記ワイヤを押し上げて前記キャビティ内に充填することを特徴とする半導体装置の製造方法。
JP2005508758A 2003-08-29 2003-08-29 半導体装置の製造方法 Expired - Fee Related JP4145322B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011121 WO2005024933A1 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005024933A1 JPWO2005024933A1 (ja) 2006-11-16
JP4145322B2 true JP4145322B2 (ja) 2008-09-03

Family

ID=34260100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005508758A Expired - Fee Related JP4145322B2 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20070004092A1 (ja)
JP (1) JP4145322B2 (ja)
KR (1) KR101036987B1 (ja)
CN (1) CN100413043C (ja)
AU (1) AU2003261857A1 (ja)
TW (1) TWI237367B (ja)
WO (1) WO2005024933A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327043B2 (en) * 2005-08-17 2008-02-05 Lsi Logic Corporation Two layer substrate ball grid array design
TWI301316B (en) * 2006-07-05 2008-09-21 Chipmos Technologies Inc Chip package and manufacturing method threrof
TWI302373B (en) * 2006-07-18 2008-10-21 Chipmos Technologies Shanghai Ltd Chip package structure
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
CN102610585B (zh) * 2011-12-19 2015-01-14 佛山市蓝箭电子股份有限公司 一种封装硅芯片的方法及其形成的电子元件
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
CN102647860A (zh) * 2012-05-14 2012-08-22 宜兴市东晨电子科技有限公司 贴合焊接治具
US9947613B2 (en) 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
JP6777157B2 (ja) 2016-10-24 2020-10-28 三菱電機株式会社 半導体装置及びその製造方法
KR101778232B1 (ko) * 2016-12-29 2017-09-13 주식회사 제이앤티씨 성형 장치
US11710646B2 (en) * 2018-10-11 2023-07-25 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method and fan-out packaging plate
JP2022154813A (ja) * 2021-03-30 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2611715B2 (ja) * 1992-04-17 1997-05-21 日立電線株式会社 複合リードフレームの製法
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JP2912134B2 (ja) * 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09252072A (ja) * 1996-03-15 1997-09-22 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
JPH1012788A (ja) * 1996-06-26 1998-01-16 Matsushita Electron Corp 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
CN100370612C (zh) * 1998-12-02 2008-02-20 株式会社日立制作所 半导体装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
JP4396028B2 (ja) * 2000-12-15 2010-01-13 株式会社デンソー 樹脂封止型半導体装置及びその製造方法
JP3497847B2 (ja) * 2001-08-23 2004-02-16 沖電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1820360A (zh) 2006-08-16
US20070004092A1 (en) 2007-01-04
JPWO2005024933A1 (ja) 2006-11-16
WO2005024933A1 (ja) 2005-03-17
AU2003261857A1 (en) 2005-03-29
KR20060079846A (ko) 2006-07-06
TW200512904A (en) 2005-04-01
TWI237367B (en) 2005-08-01
CN100413043C (zh) 2008-08-20
KR101036987B1 (ko) 2011-05-25

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP4145322B2 (ja) 半導体装置の製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPH041503B2 (ja)
JPH08111491A (ja) 半導体装置
JP2012227445A (ja) 半導体装置及びその製造方法
JP3522177B2 (ja) 半導体装置の製造方法
JP2004014823A (ja) 半導体装置及びその製造方法
JPS6151933A (ja) 半導体装置の製法
JP2012109435A (ja) 半導体装置の製造方法
JPH08124957A (ja) 半導体集積回路
JPH11177007A (ja) トランジスタパッケージ
US20010042912A1 (en) Dual-die integrated circuit package
JP2000031367A (ja) 半導体装置及びその製造方法
JP2000183278A (ja) パワーモジュールの組立方法
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JP3686267B2 (ja) 半導体装置の製造方法
KR0151253B1 (ko) 조립 프로세스 감축형 반도체소자
JP4750076B2 (ja) 半導体装置の製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
US6246109B1 (en) Semiconductor device and method for fabricating the same
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH1197472A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees