JP2611715B2 - 複合リードフレームの製法 - Google Patents

複合リードフレームの製法

Info

Publication number
JP2611715B2
JP2611715B2 JP9819692A JP9819692A JP2611715B2 JP 2611715 B2 JP2611715 B2 JP 2611715B2 JP 9819692 A JP9819692 A JP 9819692A JP 9819692 A JP9819692 A JP 9819692A JP 2611715 B2 JP2611715 B2 JP 2611715B2
Authority
JP
Japan
Prior art keywords
plating
lead frame
lead
joining
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9819692A
Other languages
English (en)
Other versions
JPH05299562A (ja
Inventor
田 護 御
城 正 治 高
上 富 雄 村
口 健 司 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9819692A priority Critical patent/JP2611715B2/ja
Priority to MYPI92001606A priority patent/MY107849A/en
Priority to US07/942,656 priority patent/US5326990A/en
Priority to US07/998,917 priority patent/US5428889A/en
Publication of JPH05299562A publication Critical patent/JPH05299562A/ja
Application granted granted Critical
Publication of JP2611715B2 publication Critical patent/JP2611715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、FPCまたはTABテープとリ
ードフレームとを連結してなる複合リードフレームに関
し、特にFPCまたはTABテープとリードフレームの
インナーリードとの接合強度が高く、接合時に接合ツー
ルの汚染の問題もない複合リードフレームの製法に関す
る。
【0002】
【従来技術とその問題点】図1は、複合リードフレーム
100の形状を示す平面図である。複合リードフレーム
100は、図1に示すようにLSI搭載部1と銅箔パタ
ーン4等を有するFPCまたはTABテープ14と、イ
ンナーリード5およびアウタリード12を外枠部9で保
持しタイバー10,6やクッションリード7,8を有す
るリードフレーム50とを接合領域3で接合した構成を
持つ。したがって複合リードフレーム100の製法で特
に問題となるのは、FPCまたはTABテープ14とリ
ードフレーム50との接合の方法である。
【0003】接合の方法は、FPCまたはTABテープ
14の銅箔パターン4の上にリードフレームのインナー
リード5を重ねあわせる方法が提案されている。この時
の接合部の断面構造の1例としてFPCを用いた場合を
図6に示す。図6では、ステージ25の上にLSI16
と銅箔パターン4を有するFPC14を載置し、銅箔パ
ターン4の先端上にリードフレーム50のインナーリー
ド5の先端を重ねあわせた接続方法を示す。銅箔パター
ン4は接合層18を介してインナーリード5の先端と接
合され、接合層18は、半田層、導電性ペースト層、異
方性導電材(シート)層、金−錫共晶層、局部加熱拡散
層等、公知の層であり、それぞれ半田接続、導電性ペー
スト接続、異方性導電材接続、金−錫共晶接続、超音波
接続等の接続方法により形成される。最も信頼性が高い
と考えられている方法は、金−錫の共晶接続法である。
【0004】この方法は、あらかじめ、銅箔パターン4
の表面に、2〜3μmのNiを下地めっきし、その上に
0.5〜1.0μmのAuめっきをし、一方インナーリ
ード5の先端には7〜10μmのSnめっきをして、A
uめっきとSnめっきとを接合するものである。
【0005】Au−Snの接合法は、図7に示すように
ステージ25上にAuめっきされた銅箔パターン4を載
置し、その上にSnめっきされたインナーリード5の先
端を重ね、上部から接合のための接合ツールである加熱
ツール19をインナーリード5の先端上面に当接して、
AuめっきとSnめっきを接触させ加熱して、図8に示
すように銅箔パターン4とインナーリード5との間の接
合部にフィレット20を形成する。この時、最も問題と
なるのが加熱ツール19の汚れである。従来例では、図
7で示すように、Snめっき13は、リードフレーム5
の先端にあり、銅箔パターンとの接合面にも、これと反
対側の加熱ツール19が当接される上面にも存在する。
このような場合、加熱時に加熱ツール19にSnが付着
し、次の接合工程に支障をきたすため、接合毎に加熱ツ
ール19のクリーニングが必要になる。
【0006】クリーニングを省くために、加熱ツール1
9の表面をダイヤモンドで製作する方法がある。しかし
この方法は、ダイヤモンドが高価であるばかりでなく、
100回程度の接合後にはやはり微小のSn粒が加熱ツ
ール19に付着するために、ある回数接合を行う毎にク
リーニングが必要である。また、この加熱ツール19の
汚れの抜本的な解決方法として、図5に示すように、あ
らかじめインナーリード5の底面にのみSnめっき13
または半田ペーストを印刷する方法がある。しかしこの
方法は、インナーリード5の側面にSnめっき13また
は半田ペーストがないために、銅箔パターン4とインナ
ーリード5との接合部のフィレット20がうまく形成さ
れない問題がある。また、インナーリード5は、一般的
に銅合金あるいはFe−42%Ni合金で作られるが、
インナーリードの先端のSnめっき13または半田ペー
ストがない側面が酸化され、加熱ツール19当接時に酸
化皮膜が形成されてしまって接合部のフィレット20が
さらに形成されにくい。接合部にフィレット20が形成
されないと銅箔パターン4とインナーリード5との接合
面積が約1/2に低下してしまい、複合リードフレーム
100の接合部の接合引張強度が小さくなる。
【0007】一方、図4に示すようにインナーリード5
の先端のみではなく全面にSnめっき13を施すと、銅
箔パターン4と重ね合わせて加熱ツールにより加熱して
接合する際にSnが過剰に流れ出して、隣接するインナ
ーリードと短絡してしまう問題がある。
【0008】
【発明が解決しようとする課題】本発明は上述する従来
技術における問題点を解決し、FPCまたはTABテー
プとリードフレームとを接合する際に、接合ツールの汚
染の問題がなく、かつ接合強度の強い複合リードフレー
ムの製法を提供しようとする。
【0009】
【課題を解決するための手段】すなわち本発明は、FP
CまたはTABテープとリードフレームとを連結してな
る複合リードフレームに於いて、該リードフレームのイ
ンナーリードとFPCまたはTABテープとの接合が、
該インナーリードがめっきを有し、該めっきが、該FP
CまたはTABテープとの接合部および接合部を底面と
する該インナーリードの側面の少なくとも一部にのみ施
され、接合時に用いられる接合ツールの当接される接合
部とは反対の上面には、めっきが施されないリードフレ
ームを用いて、FPCまたはTABテープとリードフレ
ームとを連結することを特徴とする複合リードフレーム
の製法を提供する。ここで、前記めっきが、錫めっきあ
るいは錫鉛半田めっきであるのが好ましい。
【0010】以下に本発明法を図面に示す好適例を用い
て説明する。
【0011】本発明は、図1に示すFPCまたはTAB
テープ14と、リードフレーム50のインナーリード5
との接合方法に特徴があり、インナーリード5に、あら
かじめ微小部分めっきをしてリードフレーム50と接合
する。この微小部分めっきは、図2および図3に示すよ
うに、インナーリード5のFPCまたはTABテープ1
4の銅箔パターン5と接合される接合部およびこの接合
部を底面51とする側面52の少なくとも1部にのみ施
され、加熱ツール19の当接される上面53には施され
ない。
【0012】図2はインナーリード5の先端部を示す斜
視図であり、図3はその先端部の長軸方向に沿った断面
図を示す。本発明方法に用いる微小部分めっきは、例え
ば図2および図3に示すように、インナーリード5の先
端部の接合部となる底面51および側面52にめっきを
有する。側面52のめっきは、図2に示すように接合部
の側面52をすべて覆う必要はなく、図9に示すように
側面52の一部であってもよい。
【0013】めっきの種類は特に限定されるものではな
いが、SnめっきあるいはSn−Pb半田めっきが好ま
しい。SnめっきあるいはSn−Pb半田めっきは、ア
ルカノールスルホン酸Snめっき液あるいはアルカノー
ルスルホン酸Sn−Pb合金めっき液を用いて行うこと
ができる。Pbの添加によりSnめっき層にSnウイス
カーが発生するのを防ぐことができる。Pbの濃度はめ
っき上りでめっき層中含有量が5wt%位になるように
めっき液の組成とめっき条件を設定して行う。
【0014】本発明に用いる微小部分めっきを形成する
方法は、特に限定されないが、図10に示すめっき方法
が好適である。図10は、めっき方法を説明する断面図
であるが、リードフレーム5の先端の上面53に上方マ
スク21を当接して、上面53を覆い、底面51を下方
マスク22によりその先端の接合部を残して覆う。めっ
き液11は、下方マスク22のさらに下方に設置された
ノズル23から上方のリードフレーム5の先端に向けて
放出される。めっき液11は放出されるとリードフレー
ム5の先端にぶつかり、その側面52と底面11にあた
る。図示しない白金線の陽極がノズル23の後方に配置
され、インナーリード5は、−極が接続されて陰極を構
成し、めっき液11によりめっきされる。図9に示され
るように、インナーリード5の底面51と側面52の一
部にめっきを形成する場合には、図10に示される上方
マスク21を軟弾性材、例えばシリコンゴムとしてイン
ナーリード5の上面に圧接すると、インナーリード間に
軟らかいシリコンゴムがはみ出し、インナーリード側面
の一部を覆うめっきマスクとなり、底面51と側面52
の一部にめっきを形成することができる。
【0015】
【実施例】以下に実施例を用いて本発明を説明するが、
本発明はこれらの実施例に限定されるものではない。
【0016】〔実施例1〕インナーリード5の先端に、
本発明に用いる微小部分めっきを形成した。用いたイン
ナーリード5は、図2に示す形状であり0.15wt%
Zr入り無酸素銅合金により作られており、厚さは0.
15mmである。また、インナーリード5の幅は0.2
0mmである。このインナーリード5の先端から2.5
mmの部分にのみ図2に示すような10μm厚さの錫め
っきを微小部分めっきとして施した。微小部分めっき
は、接合部である底面51と側面52のみにあり、接合
部と反対の上面53には全くめっきが施されていない。
このような微小部分めっきは、図10に示すめっき方法
で行った。めっき液はアルカノールスルホン酸錫めっき
液を用い、10μmの厚さのSnめっきを約40秒間で
完了した。FPC側は、銅箔35μmからなる銅箔パタ
ーン4の上にまずニッケルめっきを3〜4μm厚施し
て、更に金めっきを1.0μmの厚さ施した。接合の方
法は加熱ツール方法を用い、図1に示す複合リードフレ
ーム100、接合領域3の4辺を同一加熱ツール19で
同時に接合した。加熱ツールの温度は330℃であり、
時間は4秒であった。接合後、加熱ツールの表面の汚染
は認められなかった。
【0017】〔実施例2〕実施例1と同様に、ただし、
図9に示すように、微小部分めっきをインナーリード5
の接合部の側面52の一部にのみ行った後、実施例1と
同様にFPCと接合した。加熱ツールの表面の汚染は、
実施例1よりさらに少なかった。
【0018】〔実施例3〕実施例2において錫めっきの
かわりに半田めっきをインナーリードに施した。めっき
液は、アルカノールスルホン酸錫−鉛合金めっき液を用
いた。鉛の濃度は、めっき上りで5wt%になるように
めっき液の組成とめっき条件を決定した。鉛の添加によ
り、錫ウイスカーの発生を防止できた。実施例2と同様
にリードフレームとFPCを接合した。
【0019】
【発明の効果】本発明法によれば、リードフレームとF
PCまたはTABテープとの接合部が理想的なフィレッ
トを形成し接合強度が高く、しかも接合に用いるツール
の汚染が防止できる。
【図面の簡単な説明】
【図1】 複合リードフレームの平面図である。
【図2】 インナーリードのめっき形状を示す斜視図で
ある。
【図3】 図2の断面図である。
【図4】 従来法のインナーリードのめっき形状を示す
断面図である。
【図5】 半田ペースト印刷法によるインナーリードの
めっき形状を示す断面図である。
【図6】 複合リードフレームの接合を説明する断面図
である。
【図7】 接合方法を示す断面図である。
【図8】 接合部のフィレットの形成を示す断面図であ
る。
【図9】 インナーリードのめっき形状を示す斜視図で
ある。
【図10】 微小部分めっきを形成する方法を説明する
断面図である。
【符号の説明】
1 LSI搭載部 2 FPCまたはTABテープ 3 接合領域 4 銅箔パターン 5 インナーリード 6 タイバー 7 クッションリード 8 クッションリード 9 外枠部 10 タイバー 11 めっき液 12 アウターリード 13 錫めっき 14 FPCまたはTABテープ 15 位置決め穴 16 LSI 17 ボンディングワイヤ 18 接合層 19 加熱ツール 20 フィレット 21 上方マスク 22 下方マスク 23 ノズル 25 ステージ 50 リードフレーム 51 底面 52 側面 53 上面 100 複合リードフレーム
フロントページの続き (72)発明者 山 口 健 司 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】FPCまたはTABテープとリードフレー
    ムとを連結してなる複合リードフレームに於いて、該リ
    ードフレームのインナーリードとFPCまたはTABテ
    ープとの接合が、該インナーリードがめっきを有し、該
    めっきが、該FPCまたはTABテープとの接合部およ
    び接合部を底面とする該インナーリードの側面の少なく
    とも一部にのみ施され、接合時に用いられる接合ツール
    の当接される接合部とは反対の上面には、めっきが施さ
    れないリードフレームを用いて、FPCまたはTABテ
    ープとリードフレームとを連結することを特徴とする複
    合リードフレームの製法。
  2. 【請求項2】前記めっきが、錫めっきあるいは錫鉛半田
    めっきである請求項1記載の複合リードフレームの製
    法。
JP9819692A 1991-09-09 1992-04-17 複合リードフレームの製法 Expired - Fee Related JP2611715B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9819692A JP2611715B2 (ja) 1992-04-17 1992-04-17 複合リードフレームの製法
MYPI92001606A MY107849A (en) 1991-09-09 1992-09-08 Composite lead frame and method for manufacturing the same.
US07/942,656 US5326990A (en) 1991-09-09 1992-09-09 Composite lead frame with connected inner and outer leads
US07/998,917 US5428889A (en) 1991-09-09 1992-12-30 Method for manufacturing composite lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9819692A JP2611715B2 (ja) 1992-04-17 1992-04-17 複合リードフレームの製法

Publications (2)

Publication Number Publication Date
JPH05299562A JPH05299562A (ja) 1993-11-12
JP2611715B2 true JP2611715B2 (ja) 1997-05-21

Family

ID=14213252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9819692A Expired - Fee Related JP2611715B2 (ja) 1991-09-09 1992-04-17 複合リードフレームの製法

Country Status (1)

Country Link
JP (1) JP2611715B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004092A1 (en) * 2003-08-29 2007-01-04 Hiromichi Suzuki Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH05299562A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
JP3356649B2 (ja) 半導体装置及びその製造方法
US5428889A (en) Method for manufacturing composite lead frame
JP2611715B2 (ja) 複合リードフレームの製法
KR20060021744A (ko) 리드프레임 및 그 제조방법
JP2001060760A (ja) 回路電極およびその形成方法
JPH09148509A (ja) 半導体装置用リードフレーム及びその表面処理方法
US6255723B1 (en) Layered lead structures
JP4013895B2 (ja) 熱電モジュール
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH01305551A (ja) 半導体装置用リードフレームおよび半導体装置
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置
JP2846181B2 (ja) 複合リードフレームの製造方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPH0536754A (ja) 半導体装置
JPH10313087A (ja) 電子部品用リード材
JP2549277B2 (ja) 半導体装置
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JPS63102247A (ja) 樹脂封止型半導体装置
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JPS62234352A (ja) ハンダバンプ電極の形成方法
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP2509882B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970107

LAPS Cancellation because of no payment of annual fees