CN1820360A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1820360A
CN1820360A CNA038269937A CN03826993A CN1820360A CN 1820360 A CN1820360 A CN 1820360A CN A038269937 A CNA038269937 A CN A038269937A CN 03826993 A CN03826993 A CN 03826993A CN 1820360 A CN1820360 A CN 1820360A
Authority
CN
China
Prior art keywords
lead
wire
frame
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038269937A
Other languages
English (en)
Other versions
CN100413043C (zh
Inventor
铃木博通
伊藤富士夫
佐佐木敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1820360A publication Critical patent/CN1820360A/zh
Application granted granted Critical
Publication of CN100413043C publication Critical patent/CN100413043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体器件的制造方法，其中制备引线框架(1)并将其放置在加热平台(6)上，在该引线框架中，通过绝缘的热塑性粘合剂(1c)将内引线(1d)的端部键合到散热片(1b)，以及将半导体芯片(2)放置在散热片(1b)上，并且然后通过加热的且软化的热塑性粘合剂(1c)将该半导体芯片键合到散热片(1b)。在将内引线(1d)的端部压向加热平台(6)的同时，使半导体芯片(2)与热塑性粘合剂(1c)键合，并因此在不打乱内引线(1b)的情况下执行了芯片键合，由此提高了半导体芯片的装配性能。

Description

半导体器件的制造方法
相关申请的交叉引用
本申请要求于2003年8月29日提交的PCT申请PCT/JP03/011121的优先权，据此将其内容通过参考引入本申请。
技术领域
本发明涉及一种半导体器件的制造方法，并且特别地涉及一种具有环状条引线的半导体器件的制造方法。
背景技术
作为能提高散热性能的半导体器件，已知这样结构的半导体器件，在该结构中散热片(heat spreader)经由绝缘粘合剂粘贴在内引线的末端部分上，并且半导体芯片安装在散热片的中心部分上。
在该半导体器件中，存在这样一种结构，其具有作为公用引线的条引线(也称作汇流条)，例如，当条引线是框形(方形环状)时，把条引线布置到在半导体芯片和内引线前端组之间的区域。
关于这种半导体器件，PCT/JP03/06151已经进行了描述。
本发明人考虑了该半导体器件的装配。结果发现，在树脂模塑时，在采用小薄片(tab)结构(薄片小于芯片背表面)的情况下，由于用于密封的树脂的流体压力引起了导线短路，并且我们担心用于密封的树脂难以到达芯片背表面等。
尽管在日本未审专利公开No.Hei 9-252072中描述了这样一种引线框架及其制造方法，其中内引线和连接其前端的连接部分经由粘合剂层粘附到散热片，但其中没有关于使用该引线框架的半导体器件的具体制造方法的描述。
本发明的一个目的是提供一种半导体器件的制造方法，旨在提高装配性能。
本发明的另一个目的是提供一种半导体器件的制造方法，旨在提高产品的可靠性。
从这里的描述和附图，本发明的上述和其他目的及新颖特征将变得显而易见。
发明内容
本发明包括下列步骤：制备引线框架，其中经由热塑性绝缘粘合材料将片状部件和多个内引线的末端部分接合；将该引线框架布置在一个平台上方；以及将半导体芯片布置在引线框架的片状部件上方，并经由加热的且软化的热塑性粘合材料将该半导体芯片接合到该片状部件；其中在将内引线的末端部分抑制到平台侧的情况下，使半导体芯片与热塑性粘合材料接合。
附图说明
图1是表示根据本发明第一实施例的半导体器件的结构的一个例子的截面图；
图2是表示为图1中所示半导体器件装配使用的引线框架的结构的一个例子的截面图；
图3是表示在图1中所示半导体器件装配中的芯片键合时芯片转移状态的一个例子的截面图；
图4是表示在图1中所示半导体器件装配中的芯片键合时芯片压力粘合(sticking-by-pressure)状态的一个例子的截面图；
图5是表示在图1中所示半导体器件装配中的芯片键合之后的状态的一个例子的截面图；
图6是表示在图1中所示半导体器件装配中的导线键合之后的状态的一个例子的截面图；
图7是表示在图1中所示半导体器件装配的树脂模塑时金属模具夹紧状态的一个例子的截面图；
图8是表示在图1中所示半导体器件装配的树脂模塑时树脂注入状态的一个例子的截面图；
图9是表示在结束图1中所示半导体器件装配的树脂模塑之后的结构的一个例子的截面图；
图10是表示根据本发明第二实施例的半导体器件的结构的一个例子的截面图；
图11是表示为图10中所示半导体器件装配使用的引线框架的结构的一个例子的平面图；
图12是表示在图10中所示半导体器件装配中的芯片键合之后的状态的一个例子的截面图；
图13是表示在图10中所示半导体器件装配中的导线键合之后的状态的一个例子的截面图；
图14是表示在图10中所示半导体器件装配的树脂模塑时金属模具夹紧状态的一个例子的截面图；
图15是表示在图10中所示半导体器件装配的树脂模塑时树脂注入状态的一个例子的截面图；
图16是表示在结束图10中所示半导体器件装配中的树脂模塑之后的结构的一个例子的截面图；
图17是表示在根据本发明第三实施例的半导体器件的装配中布线状态的一个例子的平面图；
图18是表示在根据本发明第四实施例的半导体器件的装配中布线状态的一个例子的平面图。
具体实施方式
此后，基于附图将详细解释本发明的实施例。
为了方便起见，在下述实施例中，将通过把它们分成多个部分或多个实施例来进行描述。这多个部分或实施例彼此不是独立的，而是存在这样的关系，即其一个部分或实施例是其他一些或者所有部分或实施例的变型例、细节或者补充说明，除非另外特别地指出。
而且在下述实施例中，当涉及元件数目(包括数目、数值、数量和范围等)时，其数目并不限于特定数目，而是可以大于或小于该特定数目，除非另外特别地指出或者原则上明显是该数目限于特定数目。
此外，在下述实施例中，不用说，构成元件(包括要素步骤)不总是必需的，除非另外特别地指出或者原则上它们明显是必需的。
同样地，在下述实施例中，当涉及构成元件的形状或位置关系时，也包括与其基本上类似或相似的那些形状或位置关系，除非另外特别地指出或者原则上明显不是如此。这同样适用于上述数值和范围。
并且，在所有用于描述实施例的附图中，相同功能的部件将用相同参考标号标识，并将省略重复描述。
(第一实施例)
图1中所示的第一实施例的半导体器件是具有高散热性能的树脂模塑型半导体封装，并且此处采用并解释了QFP(方形扁平封装)11，由此以鸥翼形状执行外引线1e的弯曲成形。
接着解释QFP 11的结构。其包括：多个内引线1d；多个外引线1e，与该内引线1d一体地形成；散热片1b，它是经由热塑性绝缘粘合材料1c接合到多个内引线1d的末端部分的片状部件；条引线1f，它是布置在多个内引线内侧的方形环状的公用引线；半导体芯片2，在环形条引线1f内侧经由热塑性粘合材料1c接合在散热片1b上；例如金导线的多个导电导线3，其连接半导体芯片2的焊盘(电极)2c和与此对应的内引线1d、以及焊盘2c和条引线1f；和密封体4，其利用树脂密封半导体芯片2和多个导线3。
即，在QFP 11中，内引线1d的末端部分、环状条引线1f和半导体芯片2分别经由热塑性绝缘粘合材料1c接合到散热片1b。热塑性粘合材料1c是这样一种粘合材料，它的玻璃化转变温度大于或等于在导线键合时的加热温度(例如约230℃)，理想的粘合材料的玻璃相变温度为250℃或更高。
也就是说，使热塑性粘合材料1c软化的温度大于或等于在导线键合时的加热温度，理想的软化温度大于或等于250℃。
因此，在QFP 11的装配中的导线键合时，能防止热塑性粘合材料1c变软，并防止内引线1d在热塑性粘合材料1c上移动，或者内引线1d从热塑性粘合材料1c脱离。
电源电位或接地电位的导线3连接到作为公用引线的环状条引线1f。
接着，解释根据第一实施例的QFP 11的制造方法。
首先，制备图2中所示的引线框架1，其具有层叠的金属框架体1a，并且具有经由热塑性绝缘粘合材料1c接合到该框架体1a的散热片1b，该框架体1a设置有多个内引线1d、与多个内引线1d中的每一个一体形成的多个外引线1e、和布置在多个内引线1d内侧的方形环状条引线1f。
在引线框架1中，各内引线1d的末端部分和条引线1f分别经由热塑性粘合材料1c，与四边形的散热片1b接合。
即，散热片1b是与内引线1d行对应的薄层状物件，并且当它是四边形时，其具有芯片安装功能。
在引线框架1中，把通过引线修整形成的冲孔(第一通孔)1g形成在各方形环状条引线1f的外侧。冲孔1g中形成在内引线1d组和条引线1f之间的冲孔1g与各内引线1d的末端部分相邻，并且沿着内引线1d的列方向形成。因此，在多个内引线1d和与其相邻的方形条引线1f之间，形成了四个长且细的冲孔1g(参考图11)。
接着，执行芯片键合。
首先，如图3中所示，把引线框架1布置在加热平台6(平台)上。在这种情况中，把加热平台6预先加热到预定温度(例如，大于或等于300℃)。因此，在把引线框架布置在加热平台6上之后，热量经由散热片1b，从加热平台6传送到热塑性粘合材料1c，并且当达到规定的温度时，热塑性粘合材料1c将开始变软。
然后，通过利用吸具(collet)5，执行半导体芯片2的主表面2a侧的吸附保持以及转移，把半导体芯片2布置在引线框架1的散热片1b的芯片安装区域之上。
然后，如图4中所示，利用吸具5，在执行半导体芯片2的吸附保持的情况下，使吸具5下降，并且把半导体芯片2的背表面2b接合到散热片1b上的热塑性粘合材料1c。
在这种情况中，在已经利用夹具(jig)7把多个内引线1d的末端部分和条引线1f向下压到加热平台6侧的状态下，经由加热的且软化的热塑性粘合材料1c把半导体芯片2接合到散热片1b上的热塑性粘合材料1c。
虽然此时热塑性粘合材料1c已经软化，但是由于通过保持夹具7，而把各内引线1d和条引线1f抑制到加热平台6侧，所以能在不使内引线1d散乱的情况下执行芯片键合，而不会使内引线1d从热塑性粘合材料1c脱离或者在热塑性粘合材料1c上移动。
能只用热塑性粘合材料1c执行芯片键合而没有使用特定的芯片键合材料。
结果，能省去使用特定芯片键合材料的步骤，并且能实现半导体器件(QFP 11)装配性能的提高。
由于没有使用特定的芯片键合材料，所以能降低半导体器件(QFP 11)的制造成本。
这样就完成了芯片键合，如图5中所示。
然后，如图6中所示，执行导线键合。
也就是说，利用导电导线3，把半导体芯片2的焊盘2c(参考图1)分别和与其对应的内引线1d以及条引线1f电连接。
然后，执行树脂模塑。
首先，如图7中所示，制备成形模具8，其包括第一金属模具8a(下模)和第二金属模具8b(上模)。把其上未安装半导体芯片2的一侧的表面，即引线框架1的背表面1j，布置在第一金属模具8a的金属模具表面8e上，由此在成形模具8中形成入口8d，并且此后把第一金属模具8a和第二金属模具8b夹紧。
这样将变为这种状态，即利用成形模具8的腔8c覆盖了多个内引线1d、半导体芯片2、多个导线3和散热片1b。
然后，如图8中所示，从布置在引线框架1的背表面1j侧的第一金属模具8a的入口8d(参考图7)，把用于密封的树脂9注入到成形模具8的腔8c中。由此，对于注入到腔8c中的用于密封的树脂9，在它沿着引线框架1的背表面1j侧流动使得可以覆盖散热片1b，并且在填满背表面1j侧的腔8c的同时，它还经由引线框架1的入口附近的开口流入前表面1k侧的腔8c中，并且也填满了在前表面1k侧的腔8c。
在注入到背表面1j侧的用于密封的树脂9通过注入压力而沿着树脂流向10流动的过程中，其通过形成在内引线1d和条引线1f之间的冲孔1g，流入前表面1k侧，并如图8的A部分中所示，推起布置在前表面1k侧的连接到内引线1d的导线3。
即，由于通过把入口8d布置在引线框架1的背表面1j侧，用于密封的树脂9通过在内引线1d和条引线1f之间的冲孔1g从引线框架1的背表面1j侧流入前表面1k侧，使得用于密封的树脂9可以升高，所以能推起导线3并能对导线3施加张力。
因此，变得难以产生导线短路和导线变形，并能实现产品可靠性的提高。
从而，利用用于密封的树脂9填满了腔8c的前侧和背侧两侧，并且形成了如图9中所示的完成树脂模塑的密封体4。
然后，执行外引线1e的切割成形，并且完成了图11中所示的QFP 11的装配。
(第二实施例)
类似于第一实施例的QFP 11，为了提高散热性能，在图10中所示的根据第二实施例的半导体器件是具有散热片(片状部件)1b的树脂模塑型的QFP 12。与第一实施例的QFP 11的不同点在于，与半导体芯片2的背表面2b相比，经由绝缘粘合元件13(粘合材料)，在散热片1b上形成薄片1h，作为小很多的芯片安装部分。
也就是说，第二实施例的QFP 12是小薄片结构的半导体器件。
接着解释QFP 12的结构。其包括：多个内引线1d和与该内引线1d一体形成的多个外引线1e；经由绝缘粘合元件13接合到多个内引线1d的末端部分的散热片1b；布置在多个内引线1d内侧的方形环状条引线1f；薄片1h，它是远小于半导体芯片2的背表面2b的芯片安装部分，并经由在散热片1b上的绝缘粘合元件13固定在环状条引线1f的内侧；安装在这个薄片1h上的半导体芯片2；例如金导线的多个导电导线3，其连接半导体芯片2的焊盘(电极)2c和与此对应的内引线1d、以及焊盘2c和条引线1f；和密封体4，其利用树脂密封半导体芯片2和多个导线3。
也就是说，在图10中所示的QFP 12是小薄片结构件，由此把半导体芯片2安装在经由散热片1b上的绝缘粘合元件13所形成的小薄片1h上。
如图11中所示，薄片1h与四个悬置引线1i连接，并且悬置引线1i通过冲孔1g与条引线1f绝缘。但是，悬置引线1i和最内侧的条引线1f可以连接。
在薄片1h的周边中形成通孔1m，它是在散热片1b中形成的第二通孔。
这个通孔1m是用于在树脂模塑时使用于密封的树脂9在半导体芯片2的背表面2b和散热片1b之间的缝隙中充分循环的孔。通过利用用于密封的树脂9填满半导体芯片2的背表面2b和散热片1b之间的缝隙，能使芯片背表面与用于密封的树脂9粘合，并且能提高抗回流裂变性。
只要第二实施例采用的粘合元件13是绝缘件，则它可以是热塑性粘合材料和不具有热塑性的粘合材料。
由于有关第二实施例的QFP 12的其他结构和第一实施例的QFP11相同，因此省略其解释。
接着，解释第二实施例的QFP 12的制造方法。
首先，制备图11中所示的引线框架1，
即，制备这样的引线框架1，其具有：多个内引线1d和与该内引线1d一体形成的多个外引线1e；散热片1b，其经由绝缘粘合元件13接合到多个内引线1d的末端部分，并且其是层叠的片状部件；布置在多个内引线1d内侧的方形环状条引线1f；薄片1h，其经由在散热片1b上的绝缘粘合元件13固定在环状条引线1f的内侧；以及与薄片1h连接的悬置引线1i。
在引线框架1中，经由绝缘粘合元件(粘合材料)13，把各内引线1d的末端部分、条引线1f和薄片1h分别与四边形的散热片1b接合。散热片1b是与内引线1d行对应的薄层状物件，并且当它是四边形时，其具有芯片安装功能。
在引线框架1中，在各方形环状条引线的外侧，形成通过引线修整形成的冲孔1g(第一通孔)。冲孔1g中形成在内引线1d组和条引线1f之间的冲孔1g，与各内引线1d的末端部分相邻，并且沿着内引线1d的列方向形成。因此，在多个内引线1d和与其相邻的方形条引线1f之间，形成了四个长且细的冲孔1g(参考图11)。
和半导体芯片2的背表面2b相比，薄片1h的尺寸小很多，并且还把多个通孔(第二通孔)1m形成在薄片1h的周边中。
接着，执行芯片键合。
这里把半导体芯片2安装在散热片1b上方粘贴的薄片1h上。也就是说，如图12中所示，使半导体芯片2的外围部分从薄片1h向周边突出，将其安装在薄片1h上。在这种情况中，通过热压键合等把半导体芯片2固定到薄片1h。
然后，如图13中所示，执行导线键合。
也就是说，利用导电导线3，把半导体芯片2的焊盘2c(参考图10)分别和与其对应的内引线1d以及条引线1f电连接。
然后，执行树脂模塑。
首先，如图14中所示，制备成形模具8，其包括第一金属模具8a(下模)和第二金属模具8b(上模)。把其上未安装半导体芯片2的一侧的表面，即引线框架1的背表面1j，布置在第一金属模具8a的金属模具表面8e上，由此在成形模具8中形成入口8d，并且此后把第一金属模具8a和第二金属模具8b夹紧。
这样将变为这种状态，即利用成形模具8的腔8c覆盖了多个内引线1d、半导体芯片2、多个导线3和散热片1b。
然后，如图15中所示，从布置在引线框架1的背表面1j侧的第一金属模具8a的入口8d，把用于密封的树脂9注入到成形模具8的腔8c中。由此，对于注入到腔8c中的用于密封的树脂9，在它沿着引线框架1的背表面1j侧流动使得可以覆盖散热片1b，并且填满背表面1j侧的腔8c的同时，它还经由引线框架1的入口附近的开口流入前表面1k侧的腔8c，并且也填满了前表面1k侧的腔8c。
在注入到背表面1j侧的用于密封的树脂9通过注入压力而沿着树脂流向10流动的过程中，其通过形成在内引线1d和条引线1f之间的冲孔1g，流入前表面1k侧，并且如图15的B部分中所示，推起布置在前表面1k侧的连接到内引线1d的导线3。
即，由于通过把入口8d布置在引线框架1的背表面1j侧，用于密封的树脂9通过在内引线1d和条引线1f之间的冲孔1g流入前表面1k侧，使得用于密封的树脂9可以升高，所以能推起导线3并能对导线3施加张力。
因此，变得难以产生导线短路和导线变形，并能实现产品可靠性的提高。
关于第二实施例的引线框架1，由于把多个通孔1m形成在薄片1h的周边中，所以如图15的C部分中所示，在半导体芯片2的背表面附近中，通过注入压力，布置在引线框架1的背表面1j侧的用于密封的树脂9通过通孔1m流入前表面1k侧，并且进入在半导体芯片2的背表面2b和粘合元件13之间。
由此，在半导体芯片2的背表面2b和散热片1b之间，也完全填满了用于密封的树脂9。
结果，使芯片背表面和用于密封的树脂9粘合，并且变得难以在它们中间形成空隙，并且能提高抗回流裂变性。因此，能实现产品可靠性的提高。
从而，利用用于密封的树脂9填充了腔8c的前侧和背侧两侧，并且形成了如图16中所示的完成树脂模塑的密封体4。
然后，执行外引线1e的切割成形，并且完成图10中所示的小薄片结构的QFP 12的装配。
(第三实施例)
图17表示了在第三实施例的半导体器件的装配中的布线状态。
图17中表示的引线框架1具有：多个内引线1d；与该内引线1d一体形成的多个外引线1e；散热片1b，其是接合到多个内引线1d的末端部分的片状部件；布置在四个内引线组内侧的框形引线1p；以及与该框形引线1p的拐角部分连接的引出引线1n。经由粘合元件13(参考图12)，把散热片1b和多个内引线的末端部分、以及散热片1b和框形引线1p接合。
也就是说，把与框形引线1p连接并被拉出至外部的引出引线1n聚集在一起并与框形引线1p的拐角部分连接。
这时，通过导线键合，利用导电导线3，分别把半导体芯片2的焊盘2c(参考图10)和与其对应的内引线1d、以及把半导体芯片2的焊盘2c和避开框形引线1p的拐角部分附近的部分电连接。
在这种状态下，在树脂模塑中，使用成形模具8执行树脂模塑，其中把入口8d(参考图15)和引出引线1n形成在相同位置的拐角部分中。也就是说，当把入口8d形成在腔8c的拐角部分中时，也使与框形引线1p连接的引出引线1n一起处于相同位置的拐角部分中，并布置在其中。
由此，当用于密封的树脂9从入口8d注入到腔8c中时，在变为树脂的流向10且沿着引出引线1n流动之后，用于密封的树脂9将扩散并填满腔8c。由于在如图17的D部分中所示的这种情况中，导线3不连接在框形引线1p的拐角部分附近，所以可避免注入的用于密封的树脂9与拐角部分的导线3的相互影响。结果，可以防止产生导线变形。此外，能减少空隙的形成。
因此，可以实现产品可靠性的提高。
而且从导线3的长度的角度来考虑，由于导线3不连接在框形引线1p的拐角部分附近，而在框形引线1p的拐角部分附近处，距离明显变得远离半导体芯片2的各焊盘2c，所以通常能缩短导线3。
(第四实施例)
图18表示了在第四实施例的半导体器件的装配中的布线状态。
图18中所示的引线框架1具有：多个内引线1d；与该内引线1d一体形成的多个外引线1e；散热片1b，其为接合到多个内引线1d的末端部分的片状部件；以及布置在四个内引线组内侧的框形引线1p。经由粘合元件13(参考图12)，把散热片1b和多个内引线的末端部分、以及散热片1b和框形引线1p接合。
在第四实施例的导线键合中，通过导线3把半导体芯片2的焊盘2c(参考图10)和与其对应的内引线1d连接，并且如图18中所示，不将导线3连接到框形引线1p。
也就是说，在第四实施例中，不把框形引线1p形成为公用引线，而是把它作为用于加固片状部件的物体。例如，当片状部件为绝缘粘带部件等时，通过将框形引线1p和粘带部件接合，能防止粘带部件的热变形。
在这种情况中，如图18中所示，通过以多条(第四实施例为三行)并排地形成框形引线1p，能进一步提高粘带部件的强度。
在树脂模塑中，当把用于密封的树脂9注入到腔8c中时(参考图15)，利用框形引线1p，防止了用于密封的树脂9在内引线1d侧的流入，并利用用于密封的树脂9填满了腔8c。
也就是说，框形引线1p用作阻挡物(dam)，可以防止用于密封的树脂9流入到内引线1d的末端部分侧。结果，可以实现产品可靠性的提高。
如上所述，基于上述实施例，具体解释了由本发明人完成的本发明，但本发明并不限于上述实施例，而是在不偏离本发明精神的限制下，可以按各种方式进行变更和修改。
虽然第一实施例至第四实施例解释了片状部件是散热片1b的情形，但是该片状部件可以是粘带部件或薄膜衬底等。
虽然第一实施例至第四实施例对半导体器件为QFP的情形进行了解释，但只要半导体器件是使用引线框架装配的半导体器件，通过该引线框架把片状部件粘贴在各内引线1d的末端部分上，那么其可以是不同于QFP的其他半导体器件。
工业实用性
如上所述，本发明的半导体器件的制造方法适用于具有条引线(框形引线)的半导体器件的制造方法，并且特别地适用于把外引线布置在四个方向中的半导体器件的制造方法。

Claims (12)

1.一种半导体器件的制造方法，所述半导体器件使用一种引线框架来装配，所述引线框架具有多个内引线、与所述多个内引线一体形成的多个外引线和一个接合到所述内引线的末端部分的片状部件，所述制造方法包括下列步骤：
(a)制备所述引线框架，其中经由热塑性绝缘粘合材料，将所述片状部件和所述内引线的所述末端部分接合；
(b)将所述引线框架布置在一个平台上方；以及
(c)将半导体芯片布置在所述引线框架的所述片状部件上方，并经由加热的且软化的所述热塑性粘合材料，将所述半导体芯片接合到所述片状部件；
其中在所述步骤(c)中，在将所述内引线的所述末端部分抑制到所述平台侧的情况下，使所述半导体芯片与所述热塑性粘合材料接合。
2.根据权利要求1的半导体器件的制造方法，其中
所述引线框架具有在所述内引线内侧的方形环状条引线；以及
在所述步骤(c)中，在将所述内引线的所述末端部分和所述条引线抑制到所述平台侧的情况下，使所述半导体芯片与所述热塑性粘合材料接合。
3.根据权利要求1的半导体器件的制造方法，其中
所述热塑性粘合材料的玻璃相变温度大于或等于250℃。
4.一种半导体器件的制造方法，所述半导体器件使用一种引线框架来装配，所述引线框架具有多个内引线、与所述多个内引线一体形成的多个外引线和一个接合到所述内引线的末端部分的片状部件，所述制造方法包括下列步骤：
(a)制备所述引线框架，其中经由粘合材料，将所述片状部件与所述内引线的所述末端部分接合，并且在所述片状部件的所述内引线的内侧形成第一通孔；
(b)将半导体芯片布置在所述引线框架的所述片状部件上方；
(c)利用导电导线，将所述半导体芯片的电极和与其对应的所述内引线电连接；
(d)将其上方未安装所述半导体芯片的所述引线框架的背表面布置在金属模具的金属模具表面上方，由此在成形模具中形成一个入口，所述成形模具包括第一金属模具和第二金属模具对，并且此后将所述第一和第二金属模具夹紧；以及
(e)通过将用于密封的树脂从所述入口注入到所述金属模具的腔中，并且从所述引线框架的所述背表面侧传递到所述第一通孔，使在所述腔中填满用于密封的所述树脂，推起布置在前表面侧的所述导线。
5.根据权利要求4的半导体器件的制造方法，其中
所述引线框架具有在所述内引线内侧的方形环状条引线；以及
在所述步骤(e)中，通过将用于密封的所述树脂传递到形成在所述内引线和所述条引线之间的所述第一通孔，使用于密封的所述树脂填满所述腔，推起所述导线。
6.根据权利要求4的半导体器件的制造方法，其中
所述片状部件是一个散热片，并在所述散热片中形成所述第一通孔。
7.一种半导体器件的制造方法，所述半导体器件使用一种引线框架来装配，所述引线框架具有多个内引线、与所述多个内引线一体形成的多个外引线和一个接合到所述内引线的末端部分的片状部件，所述制造方法包括下列步骤：
(a)制备所述引线框架，其中经由粘合材料将所述片状部件与所述多个内引线的所述末端部分接合，经由所述粘合材料将小于半导体芯片背表面的芯片安装部分布置在所述片状部件上方，并且在所述芯片安装部分的周边形成第二通孔；
(b)在所述引线框架的所述片状部件的所述芯片安装部分上方，安装所述半导体芯片；
(c)利用导电导线，将所述半导体芯片的电极和与其对应的所述内引线电连接；
(d)将其上方未安装所述半导体芯片的所述引线框架的背表面布置在金属模具的金属模具表面上方，由此在成形模具中形成一个入口，所述成形模具包括第一金属模具和第二金属模具对，并且此后将所述第一和第二金属模具夹紧；以及
(e)通过将用于密封的树脂从所述入口注入到所述金属模具的腔中，通过所述第二通孔从所述引线框架的所述背表面侧循环到前表面侧，并供给到所述半导体芯片的所述背表面，使在所述腔中填满用于密封的所述树脂。
8.根据权利要求7的半导体器件的制造方法，其中
在所述片状部件的所述内引线的内侧，形成第一通孔；以及
在所述步骤(e)中，通过将用于密封的所述树脂从所述入口注入到所述金属模具的所述腔中，并从所述引线框架的所述背表面侧传递到所述第一通孔，使用于密封的所述树脂填满所述腔，推起布置在前表面侧的所述导线。
9.根据权利要求8的半导体器件的制造方法，其中
所述引线框架具有在所述内引线内侧的方形环状条引线；以及
在所述步骤(e)中，通过将用于密封的所述树脂传递到形成在所述内引线和所述条引线之间的所述第一通孔，使用于密封的所述树脂填满所述腔，推起所述导线。
10.一种半导体器件的制造方法，所述半导体器件使用一种引线框架来装配，所述引线框架具有多个内引线、与所述多个内引线一体形成的多个外引线和一个接合到所述内引线的末端部分的片状部件，所述制造方法包括下列步骤：
(a)制备所述引线框架，其具有布置在四个内引线组内侧的框形引线，并且在所述引线框架中，经由粘合材料将所述片状部件和所述内引线的所述末端部分、以及所述片状部件和所述框形引线接合；
(b)在所述引线框架的所述片状部件的所述框形引线的内侧，安装所述半导体芯片；
(c)利用导电导线，将所述半导体芯片的电极和与其对应的所述内引线电连接；
(d)将所述半导体芯片和所述导线布置在成形模具的腔中，所述成形模具包括第一金属模具和第二金属模具对，并且此后利用所述第一和第二金属模具夹紧所述引线框架；以及
(e)通过将用于密封的树脂注入到所述腔中，使在所述腔中填满用于密封的所述树脂，利用所述框形引线防止用于密封的所述树脂流入到所述内引线侧。
11.根据权利要求10的半导体器件的制造方法，其中
以多条并排地布置所述框形引线。
12.一种半导体器件的制造方法，所述半导体器件使用一个引线框架来装配，所述引线框架具有多个内引线、与所述多个内引线一体形成的多个外引线和一个接合到所述内引线的末端部分的片状部件，所述制造方法包括下列步骤：
(a)制备所述引线框架，其具有布置在四个内引线组内侧的框形引线和与所述框形引线的拐角部分连接的引出引线，并且在所述引线框架中，经由粘合材料将所述片状部件和所述内引线的所述末端部分、以及所述片状部件和所述框形引线接合；
(b)在所述引线框架的所述片状部件的所述框形引线的内侧，安装半导体芯片；
(c)利用导电导线，分别将所述半导体芯片的电极和与其对应的所述内引线、以及所述半导体芯片的电极和避开所述框形引线的拐角部分的部分电连接；
(d)将所述半导体芯片和所述导线布置在成形模具的腔中，所述成形模具包括第一金属模具和第二金属模具对，并由此在所述腔的拐角部分中形成一个入口，并且此后利用所述第一和第二金属模具夹紧所述引线框架；以及
(e)通过将用于密封的树脂从所述入口注入到所述腔中，并且沿着与所述框形引线连接的所述引出引线扩散用于密封的所述树脂，填满所述腔。
CNB038269937A 2003-08-29 2003-08-29 半导体器件的制造方法 Expired - Fee Related CN100413043C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011121 WO2005024933A1 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1820360A true CN1820360A (zh) 2006-08-16
CN100413043C CN100413043C (zh) 2008-08-20

Family

ID=34260100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038269937A Expired - Fee Related CN100413043C (zh) 2003-08-29 2003-08-29 半导体器件的制造方法

Country Status (7)

Country Link
US (1) US20070004092A1 (zh)
JP (1) JP4145322B2 (zh)
KR (1) KR101036987B1 (zh)
CN (1) CN100413043C (zh)
AU (1) AU2003261857A1 (zh)
TW (1) TWI237367B (zh)
WO (1) WO2005024933A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108249742A (zh) * 2016-12-29 2018-07-06 Jntc株式会社 成形装置
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327043B2 (en) * 2005-08-17 2008-02-05 Lsi Logic Corporation Two layer substrate ball grid array design
TWI301316B (en) * 2006-07-05 2008-09-21 Chipmos Technologies Inc Chip package and manufacturing method threrof
TWI302373B (en) * 2006-07-18 2008-10-21 Chipmos Technologies Shanghai Ltd Chip package structure
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
CN102610585B (zh) * 2011-12-19 2015-01-14 佛山市蓝箭电子股份有限公司 一种封装硅芯片的方法及其形成的电子元件
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
CN102647860A (zh) * 2012-05-14 2012-08-22 宜兴市东晨电子科技有限公司 贴合焊接治具
DE112014007140B4 (de) 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112016007372T5 (de) 2016-10-24 2019-07-11 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren dafür
JP2022154813A (ja) * 2021-03-30 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2611715B2 (ja) * 1992-04-17 1997-05-21 日立電線株式会社 複合リードフレームの製法
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JP2912134B2 (ja) * 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09252072A (ja) * 1996-03-15 1997-09-22 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
JPH1012788A (ja) * 1996-06-26 1998-01-16 Matsushita Electron Corp 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
AU6000699A (en) * 1998-12-02 2000-06-19 Hitachi Limited Semiconductor device, method of manufacture thereof, and electronic device
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
JP4396028B2 (ja) * 2000-12-15 2010-01-13 株式会社デンソー 樹脂封止型半導体装置及びその製造方法
JP3497847B2 (ja) * 2001-08-23 2004-02-16 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108249742A (zh) * 2016-12-29 2018-07-06 Jntc株式会社 成形装置
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
CN112385024A (zh) * 2018-10-11 2021-02-19 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
US20220051908A1 (en) * 2018-10-11 2022-02-17 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out Packaging Method and Fan-out Packaging Plate
US11710646B2 (en) 2018-10-11 2023-07-25 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method and fan-out packaging plate
CN112385024B (zh) * 2018-10-11 2023-11-10 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板

Also Published As

Publication number Publication date
CN100413043C (zh) 2008-08-20
TW200512904A (en) 2005-04-01
US20070004092A1 (en) 2007-01-04
KR20060079846A (ko) 2006-07-06
AU2003261857A1 (en) 2005-03-29
TWI237367B (en) 2005-08-01
JPWO2005024933A1 (ja) 2006-11-16
KR101036987B1 (ko) 2011-05-25
JP4145322B2 (ja) 2008-09-03
WO2005024933A1 (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
CN1156910C (zh) 引线框、使用该引线框的半导体器件及其制造方法
CN1820360A (zh) 半导体器件的制造方法
CN1163963C (zh) 引线架及树脂封装型半导体器件的制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1190839C (zh) 连接端凸点架及其制造方法
CN1638111A (zh) 半导体元件的制造方法
CN1132236C (zh) 半导体器件及其制造方法
CN1641832A (zh) 半导体器件及其制造方法
CN1674268A (zh) 半导体器件
CN1197156C (zh) 半导体设备
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1512574A (zh) 半导体器件及其制造方法
CN1755907A (zh) 半导体器件的制造方法
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1424757A (zh) 半导体器件及其制造方法
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
CN1204622C (zh) 半导体器件及其制造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1160781C (zh) 分立半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1146991C (zh) 散热板引入树脂模制的半导体封装及其制造方法
CN1767186A (zh) 引线框架及其半导体封装
CN1419286A (zh) 引线架、树脂密封模型及使用它们的半导体
CN1684278A (zh) 一种发光二极管的封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20090929