CN102610585B - 一种封装硅芯片的方法及其形成的电子元件 - Google Patents

一种封装硅芯片的方法及其形成的电子元件 Download PDF

Info

Publication number
CN102610585B
CN102610585B CN201110428025.8A CN201110428025A CN102610585B CN 102610585 B CN102610585 B CN 102610585B CN 201110428025 A CN201110428025 A CN 201110428025A CN 102610585 B CN102610585 B CN 102610585B
Authority
CN
China
Prior art keywords
lead frame
silicon
electronic component
pin
central layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110428025.8A
Other languages
English (en)
Other versions
CN102610585A (zh
Inventor
董安意
严向阳
袁凤江
张国光
杨全忠
陈杰尧
黄荣华
陈逸晞
王光明
代新鹏
张国俊
杨谱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOSHAN BLUE ROCKET ELECTRONICS Co Ltd
Original Assignee
FOSHAN BLUE ROCKET ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOSHAN BLUE ROCKET ELECTRONICS Co Ltd filed Critical FOSHAN BLUE ROCKET ELECTRONICS Co Ltd
Priority to CN201110428025.8A priority Critical patent/CN102610585B/zh
Publication of CN102610585A publication Critical patent/CN102610585A/zh
Application granted granted Critical
Publication of CN102610585B publication Critical patent/CN102610585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提出了一种封装硅芯片的方法及其形成的电子元件，所述的方法包括：制作硅芯片封装用引线框架，在引线框架的载芯板上设有均匀分布的多个矩形凹坑；对引线框架进行预热处理；将硅芯片固定在引线框架的载芯板上；通过内引线将硅芯片的引脚和引线框架的相应引脚连接起来；对所述引线框架进行加热；用塑封料将硅芯片、内引线、引线框架与内引线连接的引脚端头密封起来；对密封后的产品进行热处理和分离成型。由于塑封料注入到载芯板的凹坑内，大大增加了塑封料与载芯板的结合力，减少了电子元件的塑封料与载芯板之间的分层现象，提高了电子元件的质量和可靠性。

Description

一种封装硅芯片的方法及其形成的电子元件
技术领域
本发明涉及硅芯片封装技术领域，特别涉及一种封装硅芯片的方法及其形成的电子元件。
背景技术
在电子元件的制造过程中，例如TO-252、TO-92或者TO-126封装的电子元件，通常是先制造出引线框架，再将硅芯片固定在引线框架的载芯板上，然后通过内引线将硅芯片的引脚和引线框架的相应引脚连接起来，再用塑封料将硅芯片、内引线、引线框架的与内引线连接的引脚端头密封起来，最后从引线框架上切割分离出单个的电子元件，此过程即为硅芯片的封装过程。
采用上述封装工艺制作的电子元件主要依靠粘结在载芯板上的塑封料将硅芯片与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，并且为芯片提供机械防护，以便于电子元件的安装和运输，因此，塑封料与载芯板的粘结牢固性对电子元件质量的影响是至关重要的。
然而，随着电子元件表面组装化和小型化的发展，电子元件在焊接组装时所承受的高温冲击越来越大，以至于电子元件的塑封料与载芯板之间时常发生分层现象，例如TO-252封装的电子元件，其在使用时必须采用波峰焊方式进行焊接组装，而波峰焊使用的温度一般高达260℃，在如此高的温度冲击下，加上接触面积大，TO-252封装的电子元件极容易发生包封用的塑封料和载芯板之间的分层，塑封料和载芯板的结合界面出现脱离和错位，这种分层轻则会造成整个产品密封性异常，最终导致外部水汽入侵，造成产品性能异常甚至失效，重则由于塑封料与载芯板分层而产生的拉升作用，造成电子元件内部引线与芯片或者引脚脱离，造成虚焊和开路。
针对以上问题，现有技术通常采用改选塑封料的方法，通过选用粘结能力更强的高档塑封料，以期提高塑封料与载芯板之间的结合力。但选用高档塑封料的方法一是不能彻底杜绝这种不良，二是大大增加了产品的成本，实际意义不大。
发明内容
本发明的目的之一是提供一种封装硅芯片的方法，以提高引线框架与塑封料的结合牢固性。
本发明的目的之二是提供一种采用上述方法形成的电子元件，以提高电子元件的载芯板与塑封料的结合牢固性。
为解决上述技术问题，本发明提供的封装方法依序包括以下步骤：
步骤1：制作引线框架；所述引线框架具有多个引脚，所述引脚构成硅芯片封装完毕所形成的电子元件的管脚，在所述的多个引脚中，至少有一个引脚连接着一块用于固定硅芯片的载芯板，在所述载芯板的固定硅芯片的板面上设有均匀分布的多个凹坑。所述凹坑为楔形盲孔，其坑口面积大于坑底面积。所述凹坑的坑口和坑底的形状都是矩形坑口矩形边长为0.08～0.12毫米，坑底矩形边长为0.04～0.07毫米，所述凹坑的深度为0.03～0.1毫米。
步骤2：对所述引线框架进行预热处理，预热处理的温度在250～350℃之间，持续时间15～30秒，预热处理后，保持引线框架的温度至执行所述步骤:3；
步骤3：粘片，将硅芯片固定在引线框架的载芯板上；
步骤4：压焊，通过内引线将硅芯片的引脚和引线框架的相应引脚连接起来；
步骤5：对所述引线框架进行加热，所述引线框架的材质采用铜或镀铜金属，所述引线框架进行加热处理的温度在100～180℃之间，持续时间为8～12分钟，以促进所述引线框架的表面所含铜材质的氧化；
步骤6：塑封，塑封料是环氧树脂，将塑封料粘结在引线框架的载芯板上，由塑封料将硅芯片、内引线、引线框架的与内引线连接的引脚端头密封起来；
步骤7：对塑封后的产品进行热处理，热处理的温度为200～250℃，持续时间为2～3小时；
步骤8分离成型，将在引线框架上封装而成的电子元件切割分离出来，形成独立的电子元件；
步骤9：对分离成型后的电子元件进行热处理，热处理的温度是150～200℃，持续时间3～12小时。
本发明还提供了一种采用上述方法形成的电子元件，包括多个管脚，其中至少一个管脚连接着一块载芯板，硅芯片固定在载芯板上，在所述载芯板的固定硅芯片的板面上粘结有塑封料，所述硅芯片包裹在所述塑封料中，在所述载芯板的固定硅芯片的板面上设有均匀分布的多个凹坑，所述塑封料嵌入并且粘结在所述凹坑中。所述凹坑为楔形盲孔，其坑口面积大于坑底面积。所述凹坑的坑口和坑底的形状都是矩形。所述凹坑的坑口矩形边长为0.08～0.12毫米，所述凹坑的坑底矩形边长为0.04～0.07毫米，所述凹坑的深度为0.03～0.1毫米。
本发明的有益技术效果是：由于塑封料注入到载芯板的凹坑内，因此大大增加了塑封料与载芯板，也就是与引线框架的结合力，极大地减少了电子元件的塑封料与载芯板之间的分层现象，提高了电子元件的质量和可靠性。
下面结合附图和实施例对本发明的技术方案作详细说明。
附图说明
图1是本发明所述引线框架的一种实施例的外形结构示意图；
图2是图1的A部放大图；
图3是图2的B‐B局部剖视图；
图4是本发明所述电子元件的一种实施例的外形结构示意图；
图5是图4的C‐C剖面图。
具体实施方式
根据本发明提供的一种引线框架如图1所示，该引线框架1具有三个引脚2a、2b、2c，该三个引脚构成硅芯片封装完毕所形成的电子元件的管脚。引脚的实际数量根据在引线框架1上所要形成的电子元件的数量，以及每个电子元件所需的管脚数量而定。在图1的示例中，仅画出引线框架1的局部部位，在该局部部位中，用虚线围成的部位可封装出一个电子元件，该电子元件具有三个管脚，引线框架的其他未画出的部位是该虚线所围成部位的重复，每重复多一个，就能在引线框架上多封装出一个电子元件。
在三个引脚2a、2b、2c中，其中一个引脚2a连接着一块用于固定硅芯片的载芯板3。载芯板3与三个引脚2a、2b、2c是整体成型的。载芯板3的固定硅芯片的板面上均匀分布有多个凹坑4，凹坑4的数量越多，载芯板3与塑封料的结合力越好。凹坑4采用机械冲压方式成型。实际上，所有引脚2a、2b、2c、载芯板3、凹坑4，包括将各引脚连成一体的连接条5都是在同一块金属板上冲压形成的。引线框架1的材质可以是铜、铜合金或者铁、铁鎳等。
同时参见图1、图2和图3，凹坑4为楔形盲孔，其坑口面积大于坑底面积。凹坑的坑口和坑底的形状都是矩形，坑口的矩形边长L1和L2为0.08～0.12毫米，坑底的矩形边长L3和L4为0.04～0.07毫米，凹坑的深度H为0.03～0.1毫米。楔形盲孔具有较大的表面积，有利于与塑封料的充分接触。
利用图1所示的引线框架封装而成的电子元件如图4和图5所示。该电子元件包括三个管脚6a、6b、6c，其中一个管脚6a连接着一块载芯板3。实际上，该电子元件的三个管脚6a、6b、6c就是从图1中的引线框架的三个引脚2a、2b、2c切割而成，电子元件的载芯板3就是图1中的引线框架的载芯板3。在电子元件的载芯板3上固定有硅芯片8，硅芯片8包裹在塑封料9中。塑封料9直接与载芯板3粘结。塑封料9通常采用环氧树脂。在载芯板3的固定硅芯片的板面上设有多个凹坑4，塑封料9嵌入并且直接粘结在凹坑4中。图5中的凹坑4实际上就是图1中的凹坑4，此处不再赘述。
下面详细说明将硅芯片封装在图1所示的引线框架1上，进而形成图4所示电子元件的方法。
首先制作图1所示结构的引线框架1，引线框架1的材质最好是铜或镀铜金属。
接下来可进行粘片，就是将硅芯片8固定在引线框架1的载芯板3上。但在粘片之前，最好对引线框架1进行预热处理，预热处理的温度在250～350℃之间，持续时间15～30秒，预热处理后，保持引线框架1的温度至执行粘片步骤。此步预热处理的有益效果在于，一方面，粘片时的温度一般在300～400℃，如果引线框架从室温骤然升到400℃，其里面会积蓄大量的应力，这些应力一旦释放，就会将粘结在载芯板上的硅芯片撕裂，另一方面，引线框架与硅芯片的热膨胀系数不一样，如果引线框架温升过快，也会造成硅芯片撕裂，因此，在粘片之前对引线框架进行预热处理，可以显著提高封装质量。
粘片的方法可以采用点焊料，或者通过融化硅芯片背面的金层来连接硅芯片与载芯板。
完成粘片之后可进行压焊，就是通过内引线将硅芯片8的引脚和引线框架1的相应引脚2a、2b、2c连接起来，所连接的引脚2a、2b、2c就构成电子元件的管脚6a、6b、6c。
接下来可进行密封，将引线框架放入模具中，用液压机(通常采用250吨液压机)将塑封料压入模具，使塑封料粘结到载芯板3上，以此将硅芯片8、内引线、引线框架的三个引脚2a、2b、2c的端头密封起来。在往模具中注入塑封料的时候，塑封料进入到引线框架的载芯板上的凹坑4内，从而大大增加塑封料与载芯板3，也就是与引线框架1的结合力。
如果引线框架1的材质是铜或镀铜金属，而且塑封料是环氧树脂，那么在上述密封步骤之前，最好先对引线框架1进行加热，以促进引线框架表面所含铜材质的氧化，加热处理的温度在100～180℃之间，持续时间8～12分钟。此步加热处理的有益效果在于，铜氧化对铜和环氧树脂的结合有很大程度的促进作用，从而能进一步提高环氧树脂与载芯板3的结合力。
密封完毕后，对产品进行热处理，热处理的温度为200～250℃，持续时间为2～3小时。此步骤可以很好地释放产品的内部应力。
接下来可根据实际需要对引线框架的引脚2a、2b、2c进行电镀，使各引脚均匀镀上一层锡。
接着进行分离成型，将在引线框架1上封装而成的电子元件切割分离出来，形成独立的电子元件，就是将图1中的虚线所围成的部位切割出来，并且切断三个引脚2a、2b、2c之间的连接条5，将各引脚2a、2b、2c切成想要的尺寸，从而得到图4所示的电子元件。
由于切割引脚时会形成内应力，因此当用户对电子元件进行高温焊接时，管脚根部的塑封料容易产生分层现象，而且管脚越短，分层现象越容易发生。为克服此缺陷，可在上述的分离成型步骤之后，对电子元件进行热处理，热处理的温度是150～200℃，持续时间3～12小时。以此可释放管脚的内应力。
以上实施例仅用以说明本发明，并非对本发明的限制，本领域的技术人员在不脱离本发明的精神和范围的前提下，对本发明进行的修改或者等同替换都涵盖在本发明的权利要求所限定的保护范围内。

Claims (2)

1.一种硅芯片引线框架的封装方法，所述引线框架(1)具有多个引脚，所述引脚构成硅芯片封装完毕所形成的电子元件的管脚，在所述的多个引脚中，至少有一个引脚(2a)连接着一块用于固定硅芯片的载芯板(3)，在所述载芯板(3)的固定硅芯片的板面上设有均匀分布的多个凹坑(4)，所述凹坑(4)为楔形盲孔，其特征是，所述的硅芯片引线框架的封装方法依序包括以下步骤：
步骤1：制作引线框架(1)；
步骤2：对引线框架(1)进行预热处理，预热处理的温度在250～350℃之间，持续时间15～30秒，预热处理后，保持引线框架(1)的温度至执行步骤3；
步骤3：粘片，将硅芯片(8)固定在引线框架(1)的载芯板(3)上；
步骤4：压焊，通过内引线将硅芯片(8)的引脚和引线框架(1)的相应引脚连接起来；
步骤5：所述引线框架(1)的材质采用铜或镀铜金属，对所述引线框架(1)进行加热，以促进所述引线框架(1)的表面所含铜材质的氧化，所述引线框架(1)进行加热处理的温度在100～180℃之间，持续时间为8～12分钟；
步骤6：密封，塑封料(9)采用环氧树脂，将塑封料(9)粘结在引线框架的载芯板(3)上，使塑封料(9)进入到所述引线框架的载芯板上的凹坑(4)内，用塑封料(9)将硅芯片(8)、内引线、引线框架的与内引线连接的引脚端头密封起来；所述凹坑(4)的坑口面积大于坑底面积，坑口和坑底的形状都是矩形，坑口边长为0.08～0.12毫米，坑底边长为0.04～0.07毫米，凹坑(4)的深度为0.03～0.1毫米；
步骤7：对密封后的产品进行热处理，热处理的温度为200～250℃，持续时间为2～3小时；
步骤8：分离成型，将在引线框架上封装而成的电子元件切割分离出来，形成独立的电子元件；
步骤9：对分离成型后的电子元件进行热处理，热处理的温度是150～200℃，持续时间为3～12小时。
2.一种采用如权利要求1所述的硅芯片的封装方法封装的电子元件。
CN201110428025.8A 2011-12-19 2011-12-19 一种封装硅芯片的方法及其形成的电子元件 Active CN102610585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110428025.8A CN102610585B (zh) 2011-12-19 2011-12-19 一种封装硅芯片的方法及其形成的电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110428025.8A CN102610585B (zh) 2011-12-19 2011-12-19 一种封装硅芯片的方法及其形成的电子元件

Publications (2)

Publication Number Publication Date
CN102610585A CN102610585A (zh) 2012-07-25
CN102610585B true CN102610585B (zh) 2015-01-14

Family

ID=46527866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110428025.8A Active CN102610585B (zh) 2011-12-19 2011-12-19 一种封装硅芯片的方法及其形成的电子元件

Country Status (1)

Country Link
CN (1) CN102610585B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969296A (zh) * 2012-11-20 2013-03-13 无锡市威海达机械制造有限公司 一种引线框架结构
CN109545769B (zh) * 2018-11-15 2020-08-18 佛山市蓝箭电子股份有限公司 硅芯片封装引线框架及其封装方法
CN109698182A (zh) * 2018-12-28 2019-04-30 珠海锦泰电子科技有限公司 一种大功率整流二极管用封装框架
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法
CN113627121B (zh) * 2021-06-28 2023-01-20 展讯通信（上海）有限公司 芯片设计数据的处理方法、电子设备和计算机可读介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
WO2008073485A2 (en) * 2006-12-12 2008-06-19 Quantum Leap Packaging, Inc. Plastic electronic component package
CN101404274B (zh) * 2008-11-13 2010-08-18 佛山市蓝箭电子有限公司 三引脚电子器件封装用引线框架、封装结构及其封装方法
CN201345361Y (zh) * 2008-12-31 2009-11-11 日立电线(苏州)精工有限公司 引线框架
CN201345362Y (zh) * 2008-12-31 2009-11-11 日立电线(苏州)精工有限公司 一种引线框架
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺

Also Published As

Publication number Publication date
CN102610585A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
JP5478638B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN101611484B (zh) 无引脚半导体封装及其制造方法
CN102610585B (zh) 一种封装硅芯片的方法及其形成的电子元件
JP2005191240A (ja) 半導体装置及びその製造方法
CN103715150A (zh) 芯片帽及戴有芯片帽的倒装芯片封装
CN103000538A (zh) 半导体封装结构的制造方法
TWI485819B (zh) 封裝結構及其製造方法
TWI486105B (zh) 封裝結構及其製造方法
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
KR101036987B1 (ko) 반도체 장치의 제조 방법
CN109545769A (zh) 硅芯片封装引线框架及其封装方法
CN101958293B (zh) 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置
TWI533419B (zh) 封裝結構及其製造方法
CN103826386A (zh) 电子电路及其制造方法以及电子部件
JP3940298B2 (ja) 半導体装置及びその半導体装置の製造方法
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
US20050227384A1 (en) Method for manufacturing semiconductor device
CN204885133U (zh) 多侧包覆的晶圆级半导体封装构造
CN202025735U (zh) 新型引线框架结构
WO2008088291A1 (en) Method of semiconductor packaging and/or a semiconductor package
JP2007027645A (ja) 半導体装置
US9252114B2 (en) Semiconductor device grid array package
CN204596842U (zh) 一种中大功率led驱动芯片的esop8引线框架
CN100466209C (zh) 半导体器件及其加工和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 528051 Guangdong Province, Foshan city Chancheng District ancient road No. 45

Applicant after: Foshan Blue Rocket Electronics Co., Ltd.

Address before: 528051 Guangdong Province, Foshan city Chancheng District ancient road No. 45

Applicant before: Foshan Blue Rocket Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant