CN101958293B - 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置 - Google Patents

半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置 Download PDF

Info

Publication number
CN101958293B
CN101958293B CN2010101571882A CN201010157188A CN101958293B CN 101958293 B CN101958293 B CN 101958293B CN 2010101571882 A CN2010101571882 A CN 2010101571882A CN 201010157188 A CN201010157188 A CN 201010157188A CN 101958293 B CN101958293 B CN 101958293B
Authority
CN
China
Prior art keywords
semiconductor device
wiring member
terminal
leadframe
wafer holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101571882A
Other languages
English (en)
Other versions
CN101958293A (zh
Inventor
马场进
增田正亲
铃木博通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of CN101958293A publication Critical patent/CN101958293A/zh
Application granted granted Critical
Publication of CN101958293B publication Critical patent/CN101958293B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

半导体装置用复合布线构件具备布线构件和引脚框。布线构件的铜布线层包含第一端子部、第二端子部、及连接第一端子部和第二端子部的布线部，铜布线层的第二端子部和引脚框是通过第二连接部来电连接的。引脚框具有承载布线构件的晶片座和设于晶片座外方的引脚部，晶片座具有与半导体芯片对应的中央区和位于中央区外周并与中央区连接且在与中央区之间形成密封树脂流入空间的周边区。布线构件配置在从晶片座的中央区到周边区的区域，且利用树脂膏至少粘接到晶片座的中央区及周边区。

Description

半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置
关连申请的参照
本专利申请享有于2009年7月13日提出的日本申请即特愿2009-164910的利益。该在先申请中的全部公开内容通过援引成为本说明书的一部分。
技术领域
本发明涉及半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置，尤其涉及能够将比以往更加小型化(精巧化)的半导体芯片可靠地安装并能够减少制造成本的半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置。
背景技术
近年来，半导体装置随着高集成化或小型化技术的进步、电子设备的高性能化和轻薄短小化的趋势，逐渐向高集成化、高功能化发展。在这样高集成化、高功能化的半导体装置中，要求增加外部端子(引脚)的总和或进一步多端子(引脚)化。
作为这样的半导体装置，有这样的半导体封装，即，该半导体封装具有在引脚框搭载了IC芯片、LSI芯片等的半导体芯片并利用绝缘性树脂密封的结构。在这样的半导体装置中，随着进行高集成化及小型化，封装结构经过外部引脚从SOJ(小外形J形引脚封装：SmallOutline J-Leaded Package)或QFP(四边引脚扁平封装：Quad FlatPackage)这样的树脂封装的侧壁向外侧突出的类型，发展至外部引脚不向外侧突出而埋入并设置成使外部引脚露出于树脂封装背面的QFN(四侧无引脚扁平封装：Quad Flat Non-leaded package)或SON(小外形无铅封装：Small Outline Nonleaded Package)等的薄型且安装面积小的类型。
此外为了避免QFP封装所带着的安装效率、安装性的问题，量产具备焊球作为封装的外部端子的表面安装型封装即称为BGA(球栅阵列：Ball Grid Array)的树脂密封型的半导体装置。此外，作为代替BGA的焊球而设有由矩阵状的平面电极构成的外部端子的表面安装型封装，存在称为LGA(栅格阵列：Land Grid Array)的半导体装置。
作为传统半导体装置，众所周知例如记载于日本特许第2688099号公报及日本特开平10-41434号公报的半导体装置。
可是，半导体芯片逐渐向小型化(精巧化)发展，但缩小引脚框的内引脚部的间距(间隔)是有界限的，因此认为将这样精巧化的半导体芯片搭载于引脚框越来越困难。
此外在检查这种半导体装置时，需要在安装半导体芯片并完成为包含半导体芯片的半导体装置后进行相关检查。因而，假设半导体芯片为不合格品时，必须放弃整个半导体装置。因此，在半导体芯片的成品率恶化的情况下，担心成本方面的损失变大。
发明内容
本发明考虑了这些方面后构思而成，提供能够将小型化(精巧化)的半导体芯片可靠地安装并能够在作为半导体装置进行封装前进行半导体芯片的检查且能够减小制造成本的半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置。
本发明为一种用于电连接半导体芯片上的电极和布线基板的半导体装置用复合布线构件，其特征在于：包括布线构件、与该布线构件电连接并承载布线构件的引脚框，布线构件具有绝缘层、配置于绝缘层的一侧的金属基板、和配置于绝缘层的另一侧的铜布线层，在铜布线层上形成有半导体芯片承载部，铜布线层包含与半导体芯片上的电极连接的第一端子部、与引脚框连接的第二端子部、以及连接第一端子部和第二端子部的布线部，铜布线的第二端子部和引脚框通过第二连接部来电连接，引脚框具有承载布线构件的晶片座(die pad)和设于晶片座外方的引脚部，晶片座具有与半导体芯片对应的中央区和位于中央区外周并与中央区连接的在与中央区之间形成密封树脂流入空间的周边区，布线构件配置在从晶片座的中央区到周边区的区域，布线构件利用树脂膏至少粘接至晶片座的中央区及周边区。
本发明是具有这样特征的半导体装置用复合布线构件，即，金属基板由不锈钢构成。
本发明是具有这样特征的半导体装置用复合布线构件，即，以多点状或直线状涂敷了树脂膏。
本发明是具有这样特征的半导体装置用复合布线构件，即，在晶片座之中，至少对中央区及周边区实施了镀敷处理。
本发明为一种树脂密封型半导体装置，其特征在于：包括绝缘层、配置于绝缘层的一侧的金属基板、和配置于绝缘层的另一侧的铜布线层，在铜布线层上形成有半导体芯片承载部，铜布线层具有：布线构件，该布线构件包括与半导体芯片上的电极连接的第一端子部、与外部布线构件连接的第二端子部、及连接第一端子部和第二端子部的布线部；引脚框，电连接至该布线构件并承载布线构件；以及承载于布线构件的半导体芯片承载部并具有电极的半导体芯片，半导体芯片上的电极和第一端子部通过第一连接部来电连接，第二端子部和引脚框通过第二连接部来电连接，在使一部分引脚框露出的状态下利用密封树脂部树脂密封半导体芯片、铜布线层、引脚框、第一连接部、及第二连接部，引脚框具有承载布线构件的晶片座和设于晶片座外方的引脚部，晶片座具有与半导体芯片对应的中央区和位于中央区外周并与中央区连接的在与中央区之间形成密封树脂流入空间的周边区，布线构件配置在从晶片座的中央区到周边区的区域，布线构件利用树脂膏至少粘接至晶片座的中央区及周边区。
本发明为具有这样特征的树脂密封型半导体装置，即，金属基板由不锈钢构成。
本发明为具有这样特征的树脂密封型半导体装置，即，以多点状或直线状涂敷了树脂膏。
本发明为具有这样特征的树脂密封型半导体装置，即，在晶片座之中，至少对中央区及周边区实施了镀敷处理。
依据以上的本发明，通过第一连接部来将半导体芯片和铜布线层之间电连接，且通过第二连接部来将铜布线层和引脚框之间电连接，因此能够对间距较宽的引脚框的内引脚部和间距较窄的半导体芯片的电极之间可靠地进行连接。从而，可将比以往更小的半导体芯片搭载于半导体装置的引脚框。
此外依据本发明，能够在封装为半导体装置之前，搭载于半导体装置用布线构件或半导体装置用复合布线构件的状态下进行半导体芯片的检查。
此外依据本发明，由于在第一连接部和第二连接部之间设有铜布线层，因此与直接通过焊接线来连接半导体芯片和引脚框的情况相比，能够降低制造成本。
此外依据本发明，由于金属基板由不锈钢构成，所以比传统的由聚酰亚胺构成的基板具有刚性，能够易于处理，且减薄厚度。此外，能够从金属基板的背面释放来自半导体芯片的热。
此外依据本发明，铜布线层具有与半导体芯片上的多个电极电连接的端子块部，因此能够将半导体芯片的电极之中例如电源端子汇集于该端子块部进行连接。从而能够减少第二连接部，并能够减少半导体装置中的总端子数。此外，能够减小封装后的半导体装置的外形，并能够增加引脚框内的封装件数，因此能够降低半导体装置的制造成本。而且，通过将半导体装置用布线构件承载于比半导体装置用布线构件稍大的分割晶片座上，并连接半导体装置用布线构件和分割晶片座，也可以将该分割晶片座构成为GND块。而且，在半导体芯片的下方隔着绝缘膜(或膏)配置铜布线层，并使晶片座大于半导体芯片的尺寸，并能够通过引线接合来连接该晶片座作为GND层，能够减少这时半导体装置中的总端子数。
附图说明
图1是表示本发明半导体装置用布线构件(引线连接型)的第一实施方式的概略剖视图。
图2是表示本发明第一实施方式的概略平面图。
图3是表示本发明第一实施方式的半导体装置用布线构件的变形例1(焊接型)的概略剖视图。
图4是表示包含图1所示的半导体装置用布线构件的半导体装置的概略剖视图。
图5是表示包含图3所示的半导体装置用布线构件的半导体装置的概略剖视图。
图6(a)-(d)是表示半导体装置用布线构件的制造方法的图。
图7(a)-(f)是表示图4所示的半导体装置的制造方法的图。
图8(a)-(f)是表示图5所示的半导体装置的制造方法的图。
图9是表示本发明第一实施方式的半导体装置用布线构件的变形例2的概略平面图。
图10是表示本发明第一实施方式的半导体装置用布线构件的变形例3的概略平面图。
图11A是表示本发明第一实施方式的半导体装置用布线构件的变形例4的概略平面图，图11B是图11A的A-A线剖视图。
图12是表示本发明半导体装置的第二实施方式的概略剖视图。
图13(a)-(e)是表示封装型的半导体装置的制造方法的图。
图14(a)-(f)是表示图4所示的半导体装置的制造方法的变形例的图。
图15(a)-(f)是表示图5所示的半导体装置的制造方法的变形例的图。
图16是表示本发明第三实施方式的半导体装置用布线构件的概略剖视图。
图17是表示本发明第三实施方式的半导体装置用复合布线构件的概略剖视图。
图18是表示本发明第三实施方式的半导体装置用布线构件的变形例的概略剖视图。
图19是表示本发明第三实施方式的半导体装置的概略剖视图。
图20(a)-(d)是表示本发明第三实施方式的半导体装置用布线构件的制造方法的图。
图21(a)-(f)是表示本发明第三实施方式的半导体装置的制造方法的图。
图22是表示本发明第四实施方式的半导体装置的概略剖视图。
图23是表示本发明第四实施方式的半导体装置所使用的半导体装置用布线构件的平面图。
图24(a)-(e)是表示本发明第四实施方式的半导体装置的制造方法的图。
图25是表示本发明第四实施方式的半导体装置的变形例的概略剖视图。
图26是表示本发明第五实施方式中所使用的半导体装置用布线构件的概略剖视图。
图27是表示本发明第五实施方式的半导体装置用复合布线构件的概略剖视图。
图28是表示本发明第五实施方式的半导体装置用复合布线构件及半导体装置的概略平面图。
图29是表示本发明第五实施方式的半导体装置的概略剖视图(图28的B-B线剖视图)。
图30(a)-(f)是表示本发明第五实施方式的半导体装置的制造方法的图。
具体实施方式
以下，参照附图，就本发明的实施方式进行说明。
第一实施方式
图1至图11、图14及图15是表示本发明第一实施方式的图。
首先借助图1至图3，就本发明的半导体装置用布线构件的概略进行说明。
如图1所示，本实施方式的引线连接型的半导体装置用布线构件10用来电连接半导体芯片15的电极15A(后述)和例如引脚框20的内引脚部21(后述)等的外部布线构件。
这种半导体装置用布线构件10具备例如由聚酰亚胺构成的绝缘层11、配置于绝缘层11的一侧的金属基板12、和配置于绝缘层11的另一侧的铜布线层13。其中铜布线层13包含与半导体芯片15的电极15A分别电连接的多个第一端子部13D、与内引脚部21(外部布线构件)分别电连接的多个第二端子部13E、以及分别电连接第一端子部13D和第二端子部13E的多个布线部13C。
此外在铜布线层13的各第二端子部13E上，分别设有用于引脚框20的第二连接部19。即第二连接部19的一端连接至分别对应的第二端子部13E，并且另一端连接至引脚框20的内引脚部21(后述)。再者在图1及图2中，各第二连接部19由金制的焊接线构成。
另一方面，铜布线层13的布线13C如图2所示分别从半导体芯片15以放射状延伸。此外铜布线层13的剖面如图1所示，包括中心的铜层13A和覆盖铜层13A的镀层13B。其中镀层13B由例如镍(Ni)镀层和设于镍(Ni)镀层上的金(Au)镀层构成。
再者金属基板12可以使用各种金属，但金属基板12最好由不锈钢构成。由于金属基板12由不锈钢构成，可以提高金属基板12的刚性，并能减薄金属基板12的厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
此外在绝缘层11的铜布线层13侧形成有半导体芯片承载部11A。如图2所示，半导体芯片15具有沿其周围设置的多个电极15A。半导体芯片15通过粘接层14承载并固定于半导体芯片承载部11A上。此外半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间分别通过由金(Au)制的焊接线构成的第一连接部16来电连接。
接着借助图3，就半导体装置用布线构件10的其它结构(变形例1)进行说明。
图3中对于与图1及图2所示的半导体装置用布线构件10相同的部分赋予相同的符号，并省略其详细说明。
如图3所示，焊接型的半导体装置用布线构件10具备绝缘层11、配置于绝缘层11的一侧的金属基板12、和配置于绝缘层11的另一侧的铜布线展13。
此外在绝缘层11的铜布线层13侧形成有半导体芯片承载部11A，通过粘接层14，半导体芯片15承载于该半导体芯片承载部11A。而且半导体芯片15和铜布线层13的第一端子部13D之间是通过由金制的焊接线构成的第一连接部16来电连接的。
图3中，在铜布线层13的各第二端子部13E上设有用于各引脚框20的第二连接部18。即第二连接部18中，下端连接至分别对应的第二端子部13E，且上端连接至引脚框20的内引脚部21(后述)。再者图3中各第二连接部18由焊接部(焊球)构成。
再者，在图1至图3中，通过半导体装置用布线构件10、电连接至该半导体装置用布线构件10的引脚框20、以及电连接铜布线层13的第二端子部13E和引脚框20的第二连接部18、19，构成半导体装置用复合布线构件10A。通过该半导体装置用复合布线构件10A，能够电连接半导体芯片15上的电极15A和未图示的外部的布线基板。
在此，作为图1或图3所示的半导体装置用布线构件10的使用方式，使用焊接线(第一连接部16)来电连接半导体芯片15的各电极15A和铜布线层13的第一端子部13D，但是作为其它的连接方法，能够利用金凸块连接或焊球连接。在利用这种金凸块或焊球的连接方法时，半导体芯片15配置并承载为使其电极15A与布线构件10的第一端子部13D对置(未图示)。而且，作为第一连接部16的连接方法，使用金凸块或焊球的方法也可以用于与BGA封装对应的第二实施方式(后述)。
接着借助图4及图5，就具有上述半导体装置用布线构件的半导体装置的概略进行说明。
图4所示的半导体装置30包含图1所示的半导体装置用布线构件10。即半导体装置30包括：具有晶片座22的引脚框20；承载于引脚框20的晶片座22上并与引脚框20电连接的半导体装置用布线构件10；以及承载于半导体装置用布线构件10的半导体芯片承载部11A并具有电极15A的半导体芯片15。
其中在引脚框20的上面形成有多个导电性的内引脚部21，由焊接线构成的各第二连接部19电连接铜布线层13的各第二端子部13E与对应的内引脚部21。此外，在半导体芯片15上的电极15A和第一端子部13D是通过第一连接部16来电连接的。而且，在使引脚框20的一部分露出的状态下，通过树脂密封部23来树脂密封半导体芯片15、铜布线层13、引脚框20、第一连接部16及第二连接部19。
另一方面，图5所示的半导体装置30包含图3所示的半导体装置用布线构件10。即半导体装置30包括：引脚框20；配置在引脚框20的中心并与引脚框20电连接的半导体装置用布线构件10；以及承载于半导体装置用布线构件10的半导体芯片承载部11A并具有电极15A的半导体芯片15。
其中在引脚框20的下面形成有多个导电性的内引脚部21，由焊接部构成的各第二连接部18电连接铜布线层13的各第二端子部13E与对应的内引脚部21。此外，半导体芯片15上的电极15A与第一端子部13D是通过第一连接部16来电连接的。而且，在使引脚框20的一部分(称为外引脚部)露出的状态下，通过树脂密封部23来树脂密封半导体芯片15、铜布线层13、引脚框20、第一连接部16及第二连接部18。
再者，在图4及图5中示出将图1及图3所示的半导体装置用布线构件10搭载于引脚框20的例子，但并不局限于此，例如通过将半导体装置用布线构件10或图12所示的半导体装置(后述)内置于组合(build up)基板，能够制造出薄型的半导体装置。
此外在图4及图5中，半导体装置复合布线构件10A的下面从半导体装置30露出，但是在无需提高封装的规格或散热性的情况下，用密封树脂部23来树脂密封半导体装置复合布线构件10A的下面也可。
接着对由这样的结构构成的本实施方式的作用进行说明。
最先，借助图6(a)-(d)，就制造上述半导体装置用布线构件10的方法进行说明。
首先，准备由不锈钢构成的金属基板12(图6(a))。接着在金属基板12上层叠由聚酰亚胺构成的绝缘层11(图6(b))。
接着，用添加(addive)法或蚀刻法来在绝缘层11上形成铜层13A(图6(c))。接着通过电解镀或无电解镀，在铜层13A上形成例如由镍(Ni)镀层及金(Au)镀层构成的镀层13B，从而形成包括铜层13A及镀层13B的铜布线层13(图6(d))。这时，也同时形成铜布线层13的第一端子部13D、第二端子部13E及布线部13C。这样就能够制作具有绝缘层11、金属基板12和铜布线层13的半导体装置用布线构件10。再者，通过将该镀层13B仅在铜布线层13的第一端子部13D及第二端子部13E局部设置，能特别减少金镀层的使用量。此外，能够提高后工序的与密封树脂的密合性。其原因在于：露出铜布线层13的部分的表面粗糙度比镀层13B粗糙，所以与密封树脂的密合性变得良好。
接着，借助图7(a)-(f)，就制造包含引线连接型的半导体装置用布线构件的半导体装置(图4)的方法进行说明。
首先通过上述的图6(a)-(d)所示的工序，制作半导体装置用布线构件10(图7(a))。接着，在半导体装置用布线构件10的半导体芯片承载部11A上，隔着粘接层14承载并固定半导体芯片15(图7(b))，并且通过由焊接线构成的第一连接部16，半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图7(c))。
接着，准备具有内引脚部21和晶片座22的引脚框20，在该引脚框20的晶片座22上承载半导体装置用布线构件10(图7(d))。
接着，将铜布线层13的各第二端子部13E和对应的引脚框20的内引脚部21，分别用由焊接线构成的第二连接部19来连接(图7(e))。然后，在使引脚框20的一部(外引脚部)露出的状态下用密封树脂部23密封半导体装置用布线构件10、半导体芯片15、第一连接部16、晶片座22、第二连接部19及内引脚部21，从而制作了图4所示的半导体装置30(图7(f))。
接着，借助图14(a)-(f)，就制造包含引线连接型的半导体装置用布线构件的半导体装置(图4)的方法的变形例进行说明。
首先通过上述的图6(a)-(d)所示的工序，制作半导体装置用布线构件10(图14(a))。接着，准备具有内引脚部21和晶片座22的引脚框20，在该引脚框20的晶片座22上承载半导体装置用布线构件10(图14(b))。
接着，在半导体装置用布线构件10的半导体芯片承载部11A上隔着粘接层14承载并固定半导体芯片15(图14(c))，并且通过由焊接线构成的第一连接部16，将半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图14(d))。
接着，通过由焊接线构成的第二连接部19来分别连接铜布线层13的各第二端子部13E与对应的引脚框20的内引脚部21(图14(e))。然后，在使引脚框20的一部分(外引脚部)露出的状态下，用密封树脂部23来密封半导体装置用布线构件10、半导体芯片15、第一连接部16、晶片座22、第二连接部19及内引脚部21，从而得到图4所示的半导体装置30(图14(f))。
接着，借助图8(a)-(f)，就制造包含焊接型的半导体装置用布线构件的半导体装置(图5)的方法进行说明。
首先通过上述图6(a)-(d)所示的工序，制作半导体装置用布线构件10(图8(a))。接着，在半导体装置用布线构件10的半导体芯片承载部11A上隔着粘接层14承载并固定半导体芯片15(图8(b))，并通过由焊接线构成的第一连接部16，半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图8(c))。
接着，在铜布线层13的各第二端子部13E上，设置由各焊接部(焊球)构成的用于引脚框20的第二连接部18(图8(d))。
接着准备引脚框20，分别连接各第二连接部18和对应的引脚框20的内引脚部21(图8(e))。然后，在使引脚框20的一部分(外引脚部)露出的状态下，用密封树脂部23密封半导体装置用布线构件10、半导体芯片15、第一连接部16、第二连接部18及内引脚部21，从而制作出图5所示的半导体装置30(图8(f))。
接着，借助图15(a)-(f)，就制造包含焊接型的半导体装置用布线构件的半导体装置(图5)的方法的变形例进行说明。
首先通过上述图6(a)-(d)所示的工序，制作半导体装置用布线构件10(图15(a))。接着，在半导体装置用布线构件10的铜布线层13的各第二端子部13E上，设置由各焊接部(焊球)构成的用于引脚框20的第二连接部18(图15(b))。接着准备引脚框20，分别连接各第二连接部18和对应的引脚框20的内引脚部21(图15(c))。
接着，在半导体装置用布线构件10的半导体芯片承载部11A上隔着粘接层14承载并固定半导体芯片15(图15(d))，并且通过由焊接线构成的第一连接部16，将半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图15(e))。
然后，在使引脚框20的一部分(外引脚部)露出的状态下，用密封树脂部23密封半导体装置用布线构件10、半导体芯片15、第一连接部16、第二连接部18及内引脚部21，从而得到图5所示的半导体装置30(图15(f))。
如此依据本实施方式，能够在引脚框20搭载比以往更加精巧化的小型的半导体芯片15。即引脚框20的内引脚部21间的间距较宽(例如130μm)，半导体芯片15的电极15A间的间距较窄(例如40μm)。在这种情况下，半导体芯片15的电极15A与铜布线层13的第一端子部13D之间也是通过第一连接部16来连接的，且铜布线层13的第二端子部13E与引脚框20的内引脚部21之间也是通过第二连接部18、19来连接的，因此能够将半导体芯片15可靠地电连接至引脚框20。
与之相对，作为比较例，考虑直接用金制的焊接线来连接半导体芯片15的电极15A和引脚框20的内引脚部21的方案。但是，这时，金制的焊接线的长度相对较长，因此制造成本上升。另一方面，依据本实施方式，在第一连接部16与第二连接部18、19之间隔着铜布线层13，因此与直接用金制的焊接线连接半导体芯片15的电极15A与引脚框20的内引脚部21的情况(上述的比较例)相比，能够降低半导体装置30的制造成本。
此外依据本实施方式，在封装为半导体装置30之前，在搭载于半导体装置用布线构件10的状态下，能够进行半导体芯片15的检查。
此外依据本实施方式，金属基板12由不锈钢构成，因此与以往的由聚酰亚胺构成的基板相比，具有刚性，能够容易处理且减薄厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
而且在图1、图3及图5所示的实施方式中，由于没有设置晶片座22，能够进一步将半导体装置30薄型化。此外，在图3及图5所示的实施方式中，例如只有半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间是通过用金构成的焊接线(第一连接部16)来连接的，因此能够降低金材料的成本。
接着，借助图9至图11，就半导体装置用布线构件10的其它结构(变形例2至4)进行说明。在图9至图11中，对于与图1至图3所示的半导体装置用布线构件10相同的部分赋予相同的符号，并省略其详细说明。
在图9(变形例2)中，铜布线层13包括：经由第一连接部16与半导体芯片15上的多个用于电源端子的电极15A电连接的电源端子块部13F；经由第一连接部16与半导体芯片15上的多个用于接地端子的电极15A电连接的GND(接地)端子块部13G；分别连接其它第一连接部16的第一端子部13D；以及连接第二连接部19的平行四边形的第二端子部13E。此外布线部13C分别介于第一端子部13D和第二端子部13E之间、电源端子块部13F和第二端子部13E之间、以及GND(接地)端子块部13G和第二端子部13E之间。
在图10(变形例3)中，铜布线层13包括：经由第一连接部16与半导体芯片15上的多个用于电源端子的电极15A电连接的电源端子块部13F；经由第一连接部16与半导体芯片15上的多个用于接地端子的电极15A电连接的GND(接地)端子块部13G；分别连接其它第一连接部16的第一端子部13D；以及连接第二连接部18的圆形的第二端子部13E。此外布线部13C分别介于第一端子部13D和第二端子部13E之间、电源端子块部13F和第二端子部13E之间、以及GND(接地)端子块部13G和第二端子部13E之间。再者在图10(变形例3)中，与第二端子部13E连接的布线(布线部13C)、引出线为了防止焊球安装时的焊锡流动，分别作成曲柄(crank)形状的布线、引出线。
如图9及图10所示，通过设置电源端子块部13F和GND(接地)端子块部13G，并将电极15A之中电源端子及接地端子分别汇集并加以电连接，能够减少第二连接部18、19的数目。
在图11A及图11B(变形例4)中，半导体装置用布线构件10承载于比半导体装置用布线构件10稍大的分割晶片座20A上。此外铜布线层13包括：经由第一连接部16与半导体芯片15上的多个用于电源端子的电极15A电连接的电源端子块部13F；以及经由第一连接部16与半导体芯片15上的多个用于接地端子的电极15A电连接的GND(接地)端子块部13G。分割晶片座20A构成为GND块，分割晶片座20A和GND(接地)端子块部13G是通过第二连接部19来连接的。
在图11A及图11B中，设置电源端子块部13F和GND(接地)端子块部13G，并将电极15A之中电源端子及接地端子分别汇集并加以电连接，且用第二连接部19连接分割晶片座20A和GND(接地)端子块部13G，从而能够减少整个半导体装置中的第二连接部19的数目。
在图9至图11(变形例2至变形例4)中，设置比半导体芯片15的尺寸大的由铜布线层构成的晶片座，并在该晶片座上隔着绝缘膜(或膏)搭载半导体芯片15也可。这时，将由铜布线层构成的晶片座构成为GND(接地)层，并通过引线来连接半导体芯片15的电极15A和晶片座，因此能够减少半导体装置中的总端子数。
第二实施方式
接着，参照图12及图13(a)-(e)，就本发明的第二实施方式进行说明。图12及图13(a)-(e)是表示本发明的第二实施方式的图。图12及图13(a)-(e)所示的第二实施方式与第一实施方式的不同点在于第二连接部从密封树脂部向外方露出，其它的结构与上述第一实施方式大致相同。在图12及图13(a)-(e)中，对于与图1至图11、图14及图15所示的第一实施方式相同的部分赋予相同的符号，并省略其详细说明。
如图12所示，本实施方式的封装型的半导体装置40具备：上述的半导体装置用布线构件10；以及隔着粘接层14承载于半导体装置用布线构件10的半导体芯片承载部11A上且具有多个电极15A的半导体芯片15。
再者，半导体芯片15的各电极15A与铜布线层13的各第一端子部13D之间分别通过由金(Au)制的焊接线构成的第一连接部16连接。
另一方面，在铜布线层13的各第二端子部13E上分别设有由焊接部构成的用于外部连接的第二连接部24。如图12所示，第二连接部24是通过将焊球层叠成2层来构成的，但是如果可以使第二连接部24的高度成为一定以上，就并不限定于这种结构。
此外用密封树脂部23密封铜布线层13、半导体芯片15、及第一连接部16。而且，上述第二连接部24从密封树脂部23向外方露出。在第二连接部24之中向密封树脂部23外方露出的部分是为了例如与外部设备的导电性构件电连接而设置的，由此能够可靠地电连接半导体芯片15和外部设备。
再者金属基板12可以采用各种金属，但金属基板12最好由不锈钢构成。由于金属基板12由不锈钢构成，能够提高金属基板12的刚性，并能减薄金属基板12的厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
接着，借助图13(a)-(e)，就制造图12所示的封装型的半导体装置40的方法进行说明。
首先通过图6(a)-(d)所示的工序，制作半导体装置用布线构件10(图13(a))。接着，隔着粘接层14在半导体装置用布线构件10的半导体芯片承载部11A上承载并固定半导体芯片15(图13(b))。接着，通过由焊接线构成的第一连接部16，将半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图13(c))。
接着，在铜布线层13的各第二端子部13E上设置分别用于外部连接的第二连接部24(焊球)(图13(d))。然后，用密封树脂部23密封铜布线层13、半导体芯片15、及第一连接部16，制作出图12所示的半导体装置40(图13(e))。
如此依据本实施方式，能够将比以往更加小型的半导体芯片15连接于外部设备。即依据本实施方式，半导体芯片15的电极15A和铜布线层13的第一端子部13D之间由第一连接部16来连接，且在铜布线层13的各第二端子部13E上设有由焊接部构成的用于外部连接的第二连接部24。从而，即使外部设备的各导电性构件间的间距相对宽，且半导体芯片15的各电极15A间的间距相对窄(例如40μm)的情况下，也能可靠地连接半导体芯片15和外部设备。
此外依据本实施方式，铜布线层13介于第一连接部16和第二连接部24之间，因此与直接用金制的焊接线将半导体芯片15的电极15A和第二连接部24之间连接的情况相比，能够降低半导体装置40的制造成本。
此外依据本实施方式，金属基板12由不锈钢构成，因此与以往的由聚酰亚胺构成的基板相比，具有刚性，能够易于处理且减薄厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
再者图6、图9、图20(后述)的半导体装置用布线构件10或图12所示的半导体装置40成为从带多片的状态(未图示)通过切割(dicer cut)切断成小片。但是，由于金属基板12由不锈钢构成，认为难以切断半导体装置40。这时，可以通过半蚀刻或全蚀刻，预先在金属基板12形成其宽度比切割刀(刀片)宽的切割线部，从而可以提高切割效率。
再者，在上述的各实施方式中，不在绝缘层11的铜布线层13侧，而在铜布线层13上形成半导体芯片承载部11A也可。这时，半导体芯片15也可以隔着绝缘膜(或膏)承载于半导体芯片承载部11A。
第三实施方式
接着，参照图16至图21，就本发明的第三实施方式进行说明。图16至图21是表示本发明的第三实施方式的图。在图16至图21中，对于与图1至图11所示的第一实施方式相同的部分赋予相同的符号。
首先借助图16，就本实施方式的半导体装置用布线构件的概略进行说明。再者在图16中为了方便而用虚拟线(2点划线)示出构成半导体装置用布线构件的以外部分。
如图16所示，本实施方式的引线连接型的半导体装置用布线构件10具备例如由聚酰亚胺构成的绝缘层11、配置于绝缘层11的一侧的金属基板12、以及配置于绝缘层11的另一侧的铜布线层13。其中铜布线层13包含与半导体芯片15的电极15A分别电连接的多个第一端子部13D、与内引脚部21(外部布线构件)分别电连接的多个第二端子部13E、以及将第一端子部13D和第二端子部13E分别电连接的多个布线部13C。
金层基板12可以使用各种金属，但最好由不锈钢构成。由于金属基板12由不锈钢构成，可以提高金属基板12的刚性，并能减薄金属基板12的厚度。
此外在铜布线层13上形成有半导体芯片承载部31。在该半导体芯片承载部31上，能够承载具有沿着其周围设置的多个电极15A的半导体芯片15。这时，半导体芯片15隔着粘接层14承载并固定于半导体芯片承载部31上。此外半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间成为可以通过由金(Au)制的焊接线构成的第一连接部16分别电连接。
另一方面，铜布线层13的各第二端子部13E和引脚框20的各内引脚部21成为经由第二连接部19电连接。
接着借助图17，就本实施方式的半导体装置用复合布线构件的概略进行说明。再者图17中为了方便而用虚拟线(2点划线)示出构成半导体装置用复合布线构件的以外部分。
如图17所示，半导体装置用复合布线构件10A包括上述的半导体装置用布线构件10、电连接于该半导体装置用布线构件10的引脚框20、以及电连接铜布线层13的第二端子部13E和引脚框20的第二连接部19。该半导体装置用复合布线构件10A用来电连接半导体芯片15上的电极15A和未图示的外部的布线基板。
其中引脚框20具有承载半导体装置用布线构件10的晶片座22和位于晶片座22外方的引脚部25。在引脚部25上，设有由银镀层或钯镀层构成的内引脚部21(外部布线构件)。
此外晶片座22包括承载半导体芯片15的中央区22a和位于中央区22a外周并具有与引脚部25大致相同的厚度的周边区22b。在该晶片座22的中央区22a和周边区22b之间，设有狭缝孔26。如在后面描述的那样，该狭缝孔26用来向外方排出从粘接半导体装置用布线构件10和引脚框20的粘接剂发生的气体。
再者晶片座22之中至少中央区22a通过半蚀刻等方法来形成为较薄。即中央区22a的厚度形成为薄于引脚部25及周边区22b的厚度。从而，可将搭载有半导体芯片15的半导体装置30构成为薄型。
另一方面，第二连接部19由金制的焊接线构成，各自的一端与对应的第二端子部13E连接，并且另一端与引脚框20的内引脚部21连接。
可是，如图18的变形例所示，使半导体芯片15的各电极15A朝向铜布线层13侧，并将该半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间用由凸块或焊球构成的第一连接部16A连接也可(倒装芯片连接)。这时，第一连接部不使用金制的焊接线，因此能够进一步削减制造成本。
接着借助图19，就具有上述的半导体装置用布线构件及半导体装置用复合布线构件的半导体装置的概略进行说明。
图19所示的半导体装置30包含图16所示的半导体装置用布线构件10及图17所示的半导体装置用复合布线构件10A。即半导体装置30包括：具有晶片座22的引脚框20；承载于引脚框20的晶片座22上并电连接于引脚框20的半导体装置用布线构件10；以及承载于半导体装置用布线构件10的半导体芯片承载部31且具有电极15A的半导体芯片15。
其中在引脚框20的上面形成有多个导电性的内引脚部21。由焊接线构成的各第二连接部19电连接铜布线层13的各第二端子部13E和对应的内引脚部21。此外，半导体芯片15上的电极15A和第一端子部13D通过由焊接线构成的第一连接部16来电连接。而且，在使引脚框20的引脚部25的一部分露出的状态下，用密封树脂部23来树脂密封半导体芯片15、铜布线层13、引脚框20、第一连接部16及第二连接部19。
再者，晶片座22的结构与借助图17已做说明的结构相同，因此在这里省略说明。
此外在图19中，从晶片座22底面到密封树脂部23下面的长度H1和从半导体装置用布线构件10到密封树脂部23上面的长度H2成为大致相同的长度。从而，在进行吸湿试验(回流试验)时，能够防止在半导体装置30发生翘曲或裂痕(在后面进行详述)。
接着对由这样的结构构成的本实施方式的作用进行说明。
最先，借助图20(a)-(d)，就制造本实施方式的半导体装置用布线构件10(图16)的方法进行说明。
首先，准备由不锈钢构成的金属基板12(图20(a))。接着在金属基板12上层叠由聚酰亚胺构成的绝缘层11(图20(b))。
接着，通过添加法或蚀刻法来在绝缘层11上形成铜层13A(图20(c))。接着通过电解镀或无电解镀，在铜层13A上形成例如由镍(Ni)镀层及金(Au)镀层构成的镀层13B，从而形成包括铜层13A及镀层13B的铜布线层13(图20(d))。这时，铜布线层13的第一端子部13D、第二端子部13E及布线部13C也同时形成。这样就得到具有绝缘层11、金属基板12和铜布线层13的半导体装置用布线构件10。此外在铜布线层13上形成有半导体芯片承载部31。
接着，借助图21(a)-(f)，就制造本实施方式的半导体装置(图19)的方法进行说明。
首先通过上述图20(a)-(d)所示的工序，制作半导体装置用布线构件10(图21(a))。接着，准备具有内引脚部21和晶片座22的引脚框20，在该引脚框20的晶片座22上承载半导体装置用布线构件10(图21(b))。这时，半导体装置用布线构件10用粘接剂来粘接到晶片座22。这时，半导体装置用布线构件10的表面形成为平坦，因此对于晶片座22能够将半导体装置用布线构件10在面内均等地加压。从而，在粘接后半导体装置用布线构件10与晶片座22之间不会产生隙间。
接着，隔着粘接层14将半导体芯片15承载并固定于半导体装置用布线构件10的半导体芯片承载部31上(图21(c))，并且通过由焊接线构成的第一连接部16将半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图21(d))。
接着，将铜布线层13的各第二端子部13E和对应的引脚框20的内引脚部21，分别用由焊接线构成的第二连接部19连接(图21(e))。然后，在使引脚框20的一部分(外引脚部)露出的状态下，用密封树脂部23密封半导体装置用布线构件10、半导体芯片15、第一连接部16、晶片座22、第二连接部19及内引脚部21，从而得到图19所示的半导体装置30(图21(f))。
可是，在用密封树脂部23进行树脂密封时，半导体装置用布线构件10及晶片座22被加热至约180℃左右。这时，粘接半导体装置用布线构件10和晶片座22的粘接剂也被加热，从而有时从粘接剂发生有机气体。此外，也有吸湿到粘接剂的水被加热而发生水蒸气的情况。对此在本实施方式中，在晶片座22的中央区22a和周边区22b之间设置狭缝孔26，因此从粘接剂发生的气体(有机气体和/或水蒸气)在半导体装置用布线构件10或半导体芯片15搭载并固接后或直至密封树脂部23固化为止的期间通过狭缝孔26排出到外方，不会残留于密封树脂部23内。
另一方面，在没有设置这种狭缝孔26的情况下，密封树脂部23以气体(有机气体和/或水蒸气)残留于晶片座22和半导体装置用布线构件10之间附近的状态加以固化。这时，对完成后的半导体装置30进行了吸湿试验(回流试验)时，残留有气体的部分膨胀，有可能从这里发生裂痕。对此依据本实施方式，通过在晶片座22设置狭缝孔26，能够使来自粘接剂的气体向外方释放，因此在进行吸湿试验(回流试验)时，在半导体装置30不会发生裂痕。
如此依据本实施方式，能够在引脚框20搭载比以往更加精巧化的小型的半导体芯片15。即引脚框20的内引脚部21间的间距较宽(例如130μm)，且半导体芯片15的电极15A间的间距较窄(例如40μm)，但在这种情况下，也能可靠地连接半导体芯片15和引脚框20的内引脚部21。
此外依据本实施方式，使晶片座22之中至少承载半导体芯片15的中央区22a的厚度薄于引脚部25的厚度，因此能够将半导体装置30构成为薄型。
此外依据本实施方式，在晶片座22的中央区22a与周边区22b之间设置狭缝孔26，使从粘接半导体装置用布线构件10和引脚框20的粘接剂发生的气体从狭缝孔26向外方排出，因此在进行吸湿试验(回流试验)时，能够防止在半导体装置30发生裂痕。
此外依据本实施方式，使从晶片座22底面到密封树脂部23下面的长度与从半导体装置用布线构件10的铜布线层13到密封树脂部23上面的长度大致相同。即密封树脂部23的体积在半导体装置30的表面侧和背面侧成为大致相等。该结果，在进行吸湿试验(回流试验)时，密封树脂部23在表面侧和背面侧一样膨胀，因此能够防止在半导体装置30发生翘曲或裂痕。
此外依据本实施方式，铜布线层13介于第一连接部16和第二连接部18之间，因此与直接用金制的焊接线连接半导体芯片15的电极15A和引脚框20的内引脚部21的情况相比，能够降低半导体装置30的制造成本。
此外依据本实施方式，由于金属基板12由不锈钢构成，比以往的由聚酰亚胺构成的基板具有刚性，能够易于处理且减薄厚度。
第四实施方式
接着，参照图22至图25，就本发明的第四实施方式进行说明。图22至图25是表示本发明的第四实施方式的图。图22至图25所示的第四实施方式与第二实施方式的不同点在于第二连接部27A、27B、铜布线层13、及半导体芯片承载部31的结构，其它结构与上述第二实施方式大致相同。在图22至图25中，对于与图12及图13(a)-(e)所示的第二实施方式相同的部分赋予相同的符号，并省略其详细说明。
如图22所示，本实施方式的封装型的半导体装置40具备：上述的半导体装置用布线构件10；以及在形成于半导体装置用布线构件10的铜布线层13上的半导体芯片承载部31上隔着粘接层14承载并具有多个电极15A的半导体芯片15。
半导体装置用布线构件10具有绝缘层11、例如由不锈钢构成的金属基板12、和铜布线层13。其中铜布线层13包含与半导体芯片15的电极15A分别电连接的多个第一端子部13D、用于外部连接的多个第二端子部13E、以及将第一端子部13D和第二端子部13E分别电连接的布线部13C。
再者，半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间是分别用由金(Au)制的焊接线构成的第一连接部16来连接的。
另一方面，在铜布线层13的各第二端子部13E上，分别设有由焊接部构成的用于外部连接的第二连接部27A、27B。各第二连接部27A、27B由焊球构成。如图22所示，在这些第二连接部27A、27B之中，用符号27A来表示较近于半导体芯片15(第一端子部13D)的第二连接部，用符号27B来表示离半导体芯片15(第一端子部13D)较远的第二连接部。
此外用密封树脂部23来密封铜布线层13、半导体芯片15、及第一连接部16。这时，上述的第二连接部27A、27B的顶部从密封树脂部23露出于外方。在第二连接部27A、27B之中露出于密封树脂部23外方的部分例如是为了与外部设备的导电性构件电连接而设置的，从而能够将半导体芯片15和外部设备电连接。
再者金属基板12可以采用各种金属，但金属基板12最好由不锈钢构成。由于金属基板12由不锈钢构成，能够提高金属基板12的刚性，并能够减薄金属基板12的厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
可是，图23是表示本实施方式的半导体装置40所使用的半导体装置用布线构件10的平面图。如图23所示，铜布线层13的多个第二端子部13E分别具有平面圆形形状。在图23中，用符号13E1表示多个第二端子部13E之中设置在靠近第一端子部13D的位置的第二端子部，用符号13E2表示设置在远离第一端子部13D的位置的第二端子部。
如图23所示，铜布线层13的各布线部13C分别在其中途具有曲柄部13H。此外连接第一端子部13D和(较近于第一端子部13D的)第二端子部13E1的布线部13C迂回成围上第二端子部13E1(包围部13I)。
这样通过设置曲柄部13H及包围部13I，得到以下效果。即，在第二端子部13E1、13E2上通过焊锡来形成第二连接部27A、27B时，熔化的焊锡沿着布线部13C流动。这时，通过曲柄部13H及包围部13I，流动的焊锡疏远第一端子部13D，从而，成为焊锡不会到达第一端子部13D。与之相对，假设没有设置曲柄部13H及包围部13I时，流动的焊锡可能会到达第一端子部13D。这时，在引线接合工序中，可能会发生第一连接部16(焊接线)无法连接到第一端子部13D的不良情况。
再者，如图25的变形例所示，在铜布线层13的背面隔着散热板粘接层28安装散热板29也可。这时，散热板粘接层28例如由模片固定膜(die attachment film)构成，散热板29例如由铜构成。通过这种结构，通过散热板29向外方散热来自半导体芯片15的热，因此能够进一步提高半导体装置40的散热特性。
接着，借助图24(a)-(e)，就制造图22所示的封装型的半导体装置40的方法进行说明。
首先通过图20(a)-(d)所示的工序，制作半导体装置用布线构件10(图24(a))。接着，在铜布线层13的各第二端子部13E(第二端子部13E1、第二端子部13E2)上分别设有用于外部连接的第二连接部27A、27B(焊球)(图24(b))。这时，上述那样布线部13C迂回成围上第二端子部13E1(图23)。从而，在形成第二连接部27A、27B时，即使焊锡沿着布线部13C流动，也使该焊锡不会到达第一端子部13D。
接着，在半导体装置用布线构件10的半导体芯片承载部31上隔着粘接层14承载并固定半导体芯片15(图24(c))。接着，通过由焊接线构成的第一连接部16将半导体芯片15的各电极15A和铜布线层13的各第一端子部13D之间进行连接(图24(d))。
然后，用密封树脂部23密封铜布线层13、半导体芯片15、及第一连接部16，从而得到图22所示的半导体装置40(图24(e))。
依据这种本实施方式，能够将比以往更加小型的半导体芯片15连接到外部设备。即依据本实施方式，半导体芯片15的电极15A和铜布线层13的第一端子部13D之间是通过第一连接部16来连接的，在铜布线层13的各第二端子部13E上设有由焊球构成的用于外部连接的第二连接部27A、27B。从而，即使外部设备的各导电性构件间的间距相对宽，且半导体芯片15的各电极15A间的间距相对窄(例如40μm)时，也能可靠地连接半导体芯片15和外部设备。
此外依据本实施方式，铜布线层13介于第一连接部16和第二连接部27A、27B之间，因此与直接用金制的焊接线将半导体芯片15的电极15A和第二连接部27A、27B之间进行连接的情况相比，能够降低半导体装置40的制造成本。
此外依据本实施方式，金属基板12由不锈钢构成，因此比以往由聚酰亚胺构成的基板相比具有刚性，能够易于处理且减薄厚度。此外，能够从金属基板12的背面对来自半导体芯片15的热进行散热。
第五实施方式
接着，参照图26至图30，就本发明的第五实施方式进行说明。图26至图30是表示本发明的第五实施方式的图。在图26至图30所示的第五实施方式中，对于与图1至图11所示的第一实施方式及图16至图21所示的第三实施方式相同的部分赋予相同的符号，并部分省略其详细说明。
首先借助图26，就本实施方式的半导体装置用布线构件的概略进行说明。再者图26中为了方便用虚拟线(2点划线)示出构成半导体装置用布线构件的以外部分。
如图26所示，本实施方式的引线连接型的半导体装置用布线构件10具备例如由聚酰亚胺构成的绝缘层11、配置在绝缘层11的一侧的金属基板12、及配置在绝缘层11的另一侧的铜布线层13。其中铜布线层13包含与半导体芯片15的电极15A分别电连接的多个第一端子部13D、与内引脚部21(外部布线构件)分别电连接的多个第二端子部13E、及分别电连接第一端子部13D和第二端子部13E的多个布线部13C。
金属基板12可以使用各种金属，但最好由不锈钢构成。由于金属基板12由不锈钢构成，能够提高金属基板12的刚性，并能减薄金属基板12的厚度。
此外在铜布线层13上形成有半导体芯片承载部31。在该半导体芯片承载部31上，能够承载具有沿其周围设置的多个电极15A的半导体芯片15。
接着借助图27及图28，就本实施方式的半导体装置用复合布线构件的概略进行说明。再者图27中为了方便用虚拟线(2点划线)示出构成半导体装置用复合布线构件的以外部分。
如图27所示，半导体装置用复合布线构件10A包括上述的半导体装置用布线构件10、电连接于该半导体装置用布线构件10的引脚框20、及电连接铜布线层13的第二端子部13E和引脚框20的第二连接部19。该半导体装置用复合布线构件10A起到电连接半导体芯片15上的电极15A和未图示的外部的布线基板的作用。
引脚框20具有承载半导体装置用布线构件10的晶片座22和位于晶片座22外方的引脚部25。在引脚部25上设有由银镀层或钯镀层构成的内引脚部21(外部布线构件)。
此外晶片座22具有与半导体芯片15对应的中央区22c和位于中央区22c的外周并在与中央区22c之间形成密封树脂流入空间32的周边区22d。
其中中央区22c是通过配置在四角的悬挂引脚34连接至周边区22d(参照图28)。此外周边区22d通过配置于四角的悬挂引脚35保持于引脚框20内(参照图28)。再者，在中央区22c与周边区22d之间形成的密封树脂流入空间32，如后所述，由于内部流入密封树脂部23，在固化后提高密封树脂部23和引脚框20的密合性。
在本实施方式中，半导体装置用布线构件10配置在晶片座22的中央区22c到周边区22d的区域。即如图28所示，半导体装置用布线构件10覆盖中央区22c的整个区域及密封树脂流入空间32的整个区域，且配置成覆盖一部分周边区22d。
半导体装置用布线构件10利用树脂膏33粘接到晶片座22的中央区22c及周边区22d。如图28所示，在晶片座22的中央区22c及周边区22d分别以多点状涂敷树脂膏33。但是，并不局限于此，在晶片座22的中央区22c及周边区22d以直线状涂敷树脂膏33也可。作为这种树脂膏33，可以采用例如环氧树脂、丙烯树脂、聚酰亚胺类树脂等的树脂膏(带膏材料)。
再者，最好在晶片座22之中，至少对中央区22c及周边区22d预先实施镀敷处理。如此，通过先对晶片座22实施镀敷处理，在晶片座22表面形成精细的凹凸。由此，在涂敷树脂膏33时，能够抑制树脂膏33的流出。此外在晶片座22所使用的压延铜沿一定方向形成有道(沟)，因此树脂膏33有可能沿着该道流出。与之相对，通过对晶片座22表面实施镀敷处理，可以填埋该道，因此能够抑制树脂膏33的流出。作为这种镀敷，可以举出Ag镀、Pd镀、Au镀等，不管哪一种都可以，但从成本方面来看最好使用Ag镀。
再者如图27所示，晶片座22的厚度形成为薄于引脚部25的厚度。从而，可以将搭载有半导体芯片15的半导体装置30构成为薄型。
另一方面，第二连接部19由金制的焊接线构成，各自的一端连接至对应的第二端子部13E，并且另一端连接至引脚框20的内引脚部21。这时，第二端子部13E和引脚框20的内引脚部21成为同一高度。即，第二端子部13E和引脚框20的内引脚部21位于同一平面上。由此，能够在相同的高度下连接第二连接部19，因此能够缩短金制的焊接引线的长度，并能减少金的使用量。
接着借助图28及图29，就具有上述的半导体装置用布线构件及半导体装置用复合布线构件的半导体装置的概略进行说明。再者图28中为了方便以省略密封树脂部的状态进行图示。
图28及图29所示的半导体装置30包含图26所示的半导体装置用布线构件10。即半导体装置30具备包括晶片座22的引脚框20和承载于引脚框20的晶片座22上并与引脚框20电连接的半导体装置用布线构件10。此外，在半导体装置用布线构件10的半导体芯片承载部31承载具有电极15A的半导体芯片15。该半导体芯片15隔着粘接层14承载并固定于半导体芯片承载部31上。
在引脚框20的上面形成有多个导电性的内引脚部21。由金(Au)制的焊接线构成的各第二连接部19电连接铜布线层13的各第二端子部13E和对应的内引脚部21。此外，半导体芯片15上的电极15A和第一端子部13D是通过由金(Au)制的焊接线构成的第一连接部16电连接的。而且，在使引脚框20的引脚部25的一部分露出的状态下，用密封树脂部23来树脂密封半导体芯片15、铜布线层13、引脚框20、第一连接部16及第二连接部19。
晶片座22具有与半导体芯片15对应的中央区22c和位于中央区22c的外周并与中央区22c连接且在与中央区22c之间形成密封树脂流入空间32的周边区22d。
再者，利用图27及图28，已对晶片座22的结构进行了说明，因此在这里省略其详细的说明。
此外如图29所示，半导体装置用布线构件10配置在从晶片座22的中央区22c到周边区22d的区域。该半导体装置用布线构件10利用树脂膏33粘接到晶片座22的中央区22c及周边区22d。再者，对于这点也用图27及图28已做了说明，因此在此省略其详细说明。
接着借助图20(a)-(d)及图30(a)-(f)，就由这种结构构成的本实施方式的作用进行说明。
最先，制造图26所示的半导体装置用布线构件10(图30(a))。该制造方法与利用图20(a)-(d)已做的说明相同。
接着，准备具有引脚部25和晶片座22的引脚框20，在该引脚框20的晶片座22上承载半导体装置用布线构件10(图30(b))。再者，最好在晶片座22之中至少对中央区22c及周边区22d预先实施镀敷处理。这时，半导体装置用布线构件10利用树脂膏33粘接至晶片座22的中央区22c和周边区22d。
具体地说，首先在晶片座22的中央区22c及周边区22d例如以多点状涂敷树脂膏33。这时，利用未图示的注射器，逐点滴下树脂膏33也可，或者集多个点分量后滴下也可。再者，以直线状涂敷树脂膏33也可。在这样以直线状涂敷的场合，以线性移动未图示的注射器而涂敷树脂膏33即可。
接着，在晶片座22的中央区22c及周边区22d上承载半导体装置用布线安构件10。然后，通过加热承载半导体装置用布线构件10的引脚框20全体，固化树脂膏33，将半导体装置用布线构件10固接于晶片座22上。
接着，在半导体装置用布线构件10的半导体芯片承载部31上隔着粘接层14承载并固定半导体芯片15(图30(c))，并通过由焊接线构成的第一连接部16将半导体芯片15的各电极15A与铜布线层13的各第一端子部13D之间进行连接(图30(d))。
接着，用由焊接线构成的第二连接部19分别连接铜布线层13的各第二端子部13E和对应的引脚框20的内引脚部21(图30(e))。
然后，在使引脚框20的一部分(外引脚部)露出的状态下，用密封树脂部23密封半导体装置用布线构件10、半导体芯片15、第一连接部16、晶片座22、第二连接部19及内引脚部21，得到图29所示的半导体装置30(图30(f))。这时，固化前的密封树脂部23流入形成于中央区22c和周边区22d之间的密封树脂流入空间32内。从而，在固化密封树脂部23后，提高密封树脂部23与引脚框20的密合性。
如此在晶片座22搭载半导体装置用布线构件10时，在搭载半导体芯片15后进行硫化(cure)或烘烤(bake)时，以及用密封树脂部23进行树脂密封时，半导体装置用布线构件10及晶片座22是以约180℃左右的温度加热的。这时，粘接半导体装置用布线构件10和晶片座22的粘接剂也被加热。因此，假设该粘接剂中含有水时，所吸湿的水被加热而发生水蒸气。与之相对，在本实施方式中，用树脂膏33来粘接半导体装置用布线构件10和晶片座22。这种树脂膏33一般难以发生有机气体，且吸湿性低。因而，在密封树脂部23内难以残留来自树脂膏33的气体(有机气体及水蒸气)。
另一方面，假设气体残留于晶片座22和半导体装置用布线构件10之间附近的状态固化密封树脂部23的情况下，对于完成后的半导体装置30进行了吸湿试验(回流试验)时，残留气体的部分膨胀，有可能在这里发生裂痕。与之相对，依据本实施方式，如上述那样使用树脂膏33来减少残留于密封树脂部23内的气体，因此在进行吸湿试验(回流试验)时，在半导体装置30不会发生裂痕。
而且依据本实施方式，在晶片座22的中央区22c和周边区22d之间形成密封树脂流入空间32，因此提高密封树脂部23和引脚框20的密合性。从而，在进行吸湿试验(回流试验)时，能够防止从晶片座22下面和密封树脂部23之间产生的隙间发生裂痕。
如此依据本实施方式，能够在引脚框20搭载比以往更加精巧化的小型的半导体芯片15。即在引脚框20的内引脚部21间的间距较宽(例如130μm)，且半导体芯片15的电极15A间的间距较窄(例如40μm)，在这种情况下，也能可靠地连接半导体芯片15和引脚框20的内引脚部21。
此外依据本实施方式，当晶片座22的中央区22c及周边区22d的厚度薄于引脚部25的厚度时，能够将半导体装置30构成为薄型。
此外依据本实施方式，半导体装置用布线构件10利用树脂膏33粘接至晶片座22的中央区22c及周边区22d。在此外中央区22c和周边区22d之间形成有密封树脂流入空间32。从而，在进行吸湿试验(回流试验)时，能够防止在半导体装置30发生裂痕。
此外依据本实施方式，以多点状或直线状涂敷树脂膏33，因此能够对中央区22c及周边区22d均匀地涂敷树脂膏33。
此外依据本实施方式，铜布线层13介于第一连接部16和第二连接部18之间，因此比直接用金制的焊接线连接半导体芯片15的电极15A和引脚框20的内引脚部21的情况相比，能够降低半导体装置30的制造成本。
再者依据本实施方式，金属基板12由不锈钢构成，因此比以往用聚酰亚胺构成的基板具有刚性，能够易于处理且减薄厚度。

Claims (14)

1.一种半导体装置用复合布线构件，用于电连接半导体芯片上的电极和布线基板，其特征在于包括：
布线构件；以及
引脚框，该引脚框与该布线构件电连接并承载布线构件，
布线构件具有绝缘层、配置于绝缘层的一侧的金属基板、及配置于绝缘层的另一侧的铜布线层，
在铜布线层上形成有半导体芯片承载部，
铜布线层包含与半导体芯片上的电极连接的第一端子部、与引脚框连接的第二端子部、及连接第一端子部和第二端子部的布线部，
通过第二连接部电连接铜布线层的第二端子部和引脚框，
引脚框具有承载布线构件的晶片座和设于晶片座外方的引脚部，
晶片座具有与半导体芯片对应的中央区和位于中央区外周并与中央区连接且与中央区之间形成密封树脂流入空间的周边区，
布线构件配置在从晶片座的中央区到周边区的区域，
布线构件利用树脂膏至少粘接到晶片座的中央区及周边区。
2.如权利要求1所述的半导体装置用复合布线构件，其特征在于：金属基板由不锈钢构成。
3.如权利要求1所述的半导体装置用复合布线构件，其特征在于：以多点状或直线状涂敷有所述树脂膏。
4.如权利要求1所述的半导体装置用复合布线构件，其特征在于：在晶片座之中，至少对中央区及周边区实施有镀敷处理。
5.如权利要求1所述的半导体装置用复合布线构件，其特征在于：晶片座的厚度形成为薄于引脚部的厚度。
6.如权利要求1所述的半导体装置用复合布线构件，其特征在于：在引脚部上设有与铜布线层的第二端子部连接的内引脚部，第二端子部和内引脚部位于同一平面上。
7.如权利要求5所述的半导体装置用复合布线构件，其特征在于：在引脚部上设有与铜布线层的第二端子部连接的内引脚部，第二端子部和内引脚部位于同一平面上。
8.一种树脂密封型半导体装置，其特征在于包括：
布线构件，该布线构件具有绝缘层、配置在绝缘层的一侧的金属基板、及配置在绝缘层的另一侧的铜布线层，在铜布线层上形成有半导体芯片承载部，铜布线层包含与半导体芯片上的电极连接的第一端子部、与外部布线构件连接的第二端子部、及连接第一端子部和第二端子部的布线部；
引脚框，该引脚框与该布线构件电连接并承载布线构件；以及
半导体芯片，该半导体芯片承载于布线构件的半导体芯片承载部且具有电极，
通过第一连接部来电连接半导体芯片上的电极和第一端子部，
通过第二连接部来电连接第二端子部和引脚框，
在使引脚框的一部分露出的状态下，通过密封树脂部来树脂密封半导体芯片、铜布线层、引脚框、第一连接部及第二连接部，
引脚框具有承载布线构件的晶片座和设于晶片座外方的引脚部，
晶片座具有与半导体芯片对应的中央区和位于中央区外周并与中央区连接且在与中央区之间形成密封树脂流入空间的周边区，
布线构件配置在从晶片座的中央区到周边区的区域，
布线构件利用树脂膏至少粘接到晶片座的中央区及周边区。
9.如权利要求8所述的树脂密封型半导体装置，其特征在于：金属基板由不锈钢构成。
10.如权利要求8所述的树脂密封型半导体装置，其特征在于：以多点状或直线状涂敷有所述树脂膏。
11.如权利要求8所述的树脂密封型半导体装置，其特征在于：在晶片座之中，至少对中央区及周边区实施有镀敷处理。
12.如权利要求8所述的树脂密封型半导体装置，其特征在于：晶片座的厚度形成为薄于引脚部的厚度。
13.如权利要求8所述的树脂密封型半导体装置，其特征在于：在引脚部上设有与铜布线层的第二端子部连接的内引脚部，第二端子部和内引脚部位于同一平面上。
14.如权利要求12所述的树脂密封型半导体装置，其特征在于：在引脚部上设有与铜布线层的第二端子部连接的内引脚部，第二端子部和内引脚部位于同一平面上。
CN2010101571882A 2009-07-13 2010-03-17 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置 Expired - Fee Related CN101958293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009164910A JP5293469B2 (ja) 2009-07-13 2009-07-13 半導体装置用複合配線部材および樹脂封止型半導体装置
JP2009-164910 2009-07-13

Publications (2)

Publication Number Publication Date
CN101958293A CN101958293A (zh) 2011-01-26
CN101958293B true CN101958293B (zh) 2012-11-07

Family

ID=43426845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101571882A Expired - Fee Related CN101958293B (zh) 2009-07-13 2010-03-17 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置

Country Status (4)

Country Link
US (1) US8471371B2 (zh)
JP (1) JP5293469B2 (zh)
KR (1) KR101145509B1 (zh)
CN (1) CN101958293B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148804B2 (en) * 2008-01-15 2012-04-03 Dai Nippon Printing Co., Ltd. Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device
JP2012212417A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
JP2015111623A (ja) * 2013-12-06 2015-06-18 株式会社東海理化電機製作所 実装ユニット
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
US5569956A (en) * 1995-08-31 1996-10-29 National Semiconductor Corporation Interposer connecting leadframe and integrated circuit
CN1577828A (zh) * 2003-07-02 2005-02-09 株式会社瑞萨科技 半导体器件及引线框架

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688099B2 (ja) 1989-07-01 1997-12-08 イビデン株式会社 半導体搭載用基板とその製造方法
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JPH05175267A (ja) * 1991-06-25 1993-07-13 Seiko Epson Corp 半導体装置
JPH05218268A (ja) * 1992-02-03 1993-08-27 Toppan Printing Co Ltd 半導体装置
JPH05291457A (ja) * 1992-04-07 1993-11-05 Dainippon Printing Co Ltd 電子回路素子搭載用リードフレーム
JPH06120403A (ja) * 1992-10-01 1994-04-28 Dainippon Printing Co Ltd 電子回路素子搭載用リードフレーム
WO1994014194A1 (en) * 1992-12-17 1994-06-23 Vlsi Technology, Inc. Void-free thermally enhanced plastic package
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP2817717B2 (ja) * 1996-07-25 1998-10-30 日本電気株式会社 半導体装置およびその製造方法
JP2000140724A (ja) * 1998-11-02 2000-05-23 Yoshino Kasei Kk 識別表示を有する塗装用マスキングフィルム
JP3614029B2 (ja) * 1999-03-31 2005-01-26 松下電器産業株式会社 ペースト塗布装置およびペースト塗布方法
JP4909305B2 (ja) * 2007-03-29 2012-04-04 日本バイリーン株式会社 機能性粒子担持エレメント及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device
US5569956A (en) * 1995-08-31 1996-10-29 National Semiconductor Corporation Interposer connecting leadframe and integrated circuit
CN1577828A (zh) * 2003-07-02 2005-02-09 株式会社瑞萨科技 半导体器件及引线框架

Also Published As

Publication number Publication date
US8471371B2 (en) 2013-06-25
KR20110006579A (ko) 2011-01-20
JP5293469B2 (ja) 2013-09-18
CN101958293A (zh) 2011-01-26
JP2011023416A (ja) 2011-02-03
KR101145509B1 (ko) 2012-05-15
US20110006410A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
CN100499104C (zh) 倒装芯片接点的功率组件封装及封装方法
US7595551B2 (en) Semiconductor package for a large die
US7638879B2 (en) Semiconductor package and fabrication method thereof
CN101165866B (zh) 一种集成电路封装体及其制造方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
US9263375B2 (en) System, method and apparatus for leadless surface mounted semiconductor package
US20110244633A1 (en) Package assembly for semiconductor devices
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
CN101958293B (zh) 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
CN100463152C (zh) 制造一种直接芯片连接装置及结构的方法
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
US20170309548A1 (en) Semiconductor device and corresponding method
TWI416688B (zh) A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
CN100390979C (zh) 半导体封装、电子装置及它们的制备方法
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08148629A (ja) 半導体装置及びその製造方法及び半導体装置用基板
US8531022B2 (en) Routable array metal integrated circuit package
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

Termination date: 20200317