JP2688099B2 - 半導体搭載用基板とその製造方法 - Google Patents
半導体搭載用基板とその製造方法Info
- Publication number
- JP2688099B2 JP2688099B2 JP2012711A JP1271190A JP2688099B2 JP 2688099 B2 JP2688099 B2 JP 2688099B2 JP 2012711 A JP2012711 A JP 2012711A JP 1271190 A JP1271190 A JP 1271190A JP 2688099 B2 JP2688099 B2 JP 2688099B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- conductor circuit
- adhesive layer
- mounting substrate
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体搭載用基板に関し、特に高密度、多
端子パッケージを安価に提供するために利用される半導
体搭載用基板に関するものである。
端子パッケージを安価に提供するために利用される半導
体搭載用基板に関するものである。
近年、電子工業の進歩に伴い、電子機器に対する要望
は、より小型化および、より高速化へと向かっている。
こうした傾向に伴い、核半導体部品は出入力端子数が大
幅に増加しているのが実情である。従って、最近ではこ
の半導体部品はプリント配線板との接続は重要な課題と
なっている。
は、より小型化および、より高速化へと向かっている。
こうした傾向に伴い、核半導体部品は出入力端子数が大
幅に増加しているのが実情である。従って、最近ではこ
の半導体部品はプリント配線板との接続は重要な課題と
なっている。
従来、出入力端子数が多い半導体部品とプリント配線
板との接続は、パッケージを介して行っている。このよ
うなパッケージは、半導体部品を１つだけ搭載するシン
グルチップタイプのパッケージが代表的である。
板との接続は、パッケージを介して行っている。このよ
うなパッケージは、半導体部品を１つだけ搭載するシン
グルチップタイプのパッケージが代表的である。
例えば、PGA（Pin Grid Array）タイプは、半導体部
品を、所定の配列にて配置した多数の導体ピンと、基板
に形成した導体回路とを使って接続する形式のものであ
り、TAB（Tape Automated Bonding）タイプは、基板上
に形成した導体回路の一部として形成されているフィン
ガーリードと、電子回路部品とを熱圧着により接続し、
そして樹脂にてポッティングして封止する形式のもので
あり、そしてQFP（Quater Flat Package）タイプは、リ
ードフレームと半導体部品とをワイヤーボンディングに
より接続し、トランスファーモールドを施してなる形式
のものである。
品を、所定の配列にて配置した多数の導体ピンと、基板
に形成した導体回路とを使って接続する形式のものであ
り、TAB（Tape Automated Bonding）タイプは、基板上
に形成した導体回路の一部として形成されているフィン
ガーリードと、電子回路部品とを熱圧着により接続し、
そして樹脂にてポッティングして封止する形式のもので
あり、そしてQFP（Quater Flat Package）タイプは、リ
ードフレームと半導体部品とをワイヤーボンディングに
より接続し、トランスファーモールドを施してなる形式
のものである。
しかしながら、前記PGAパッケージは、導体ピンの間
隔に下限があるため、高密度化に限界があった。また、
前記TABタイプのパッケージは、フィンガーリードと半
導体部品を熱圧着する際に特別な実装機が必要であり、
生産コストが上がってしまう。さらに一般的な前記QFP
タイプのパッケージは、微細なパターンを構成すること
が困難であり、高密度化に対して限界があった。
隔に下限があるため、高密度化に限界があった。また、
前記TABタイプのパッケージは、フィンガーリードと半
導体部品を熱圧着する際に特別な実装機が必要であり、
生産コストが上がってしまう。さらに一般的な前記QFP
タイプのパッケージは、微細なパターンを構成すること
が困難であり、高密度化に対して限界があった。
すなわち、出・入力端子数の多い部品を搭載すると
き、一般に、リードフレームには微細なパターンを構成
しなければならない。ところが、リードフレームは、あ
る程度の強度が必要であり、通常150μｍ程度の厚みを
有している。従って、これをエッチングして微細パター
ンとするのは極めて困難であった。
き、一般に、リードフレームには微細なパターンを構成
しなければならない。ところが、リードフレームは、あ
る程度の強度が必要であり、通常150μｍ程度の厚みを
有している。従って、これをエッチングして微細パター
ンとするのは極めて困難であった。
このような実情に鑑み、従来、上記QFPを改良する幾
つかの技術が提案されてる。すなわち、半導体部品とリ
ードフレームとを、微細な導体回路が形成された基板に
て接続してなるパッケージの改良として、 導体回路が形成された基板とリードフレームとを、ワ
イヤーボンディングにより電気的に接続し、さらに導体
回路と半導体部品とをワイヤーボンディングにより接続
し、その後トランスファーモールドを施してなるもの、 導体回路が形成された基板とリードフレームとを、ス
ルーホールにより電気的に接続し、導体回路と半導体部
品とをワイヤーボンディングにより接続し、その後トラ
ンスファーモールドを施してなるもの、 などが提案されている。
つかの技術が提案されてる。すなわち、半導体部品とリ
ードフレームとを、微細な導体回路が形成された基板に
て接続してなるパッケージの改良として、 導体回路が形成された基板とリードフレームとを、ワ
イヤーボンディングにより電気的に接続し、さらに導体
回路と半導体部品とをワイヤーボンディングにより接続
し、その後トランスファーモールドを施してなるもの、 導体回路が形成された基板とリードフレームとを、ス
ルーホールにより電気的に接続し、導体回路と半導体部
品とをワイヤーボンディングにより接続し、その後トラ
ンスファーモールドを施してなるもの、 などが提案されている。
しかしながら、前者のパッケージは、リードフレー
ムと基板上の回路の接続をワイヤーボンディングにより
行っているため、接続信頼性に欠けるなどの問題点があ
った。一方、後者のパッケージは、リードフレームと
基板上の回路の接続をスルーホールにより行うため、高
い接続信頼性が得られるが、製造工程が非常に複雑であ
るという問題点があった。さらに、これらの改良による
各パッケージは、いずれも基板とリードフレームとを組
み合わせて製造されることから、コストが高くなるとい
う欠点もあった。
ムと基板上の回路の接続をワイヤーボンディングにより
行っているため、接続信頼性に欠けるなどの問題点があ
った。一方、後者のパッケージは、リードフレームと
基板上の回路の接続をスルーホールにより行うため、高
い接続信頼性が得られるが、製造工程が非常に複雑であ
るという問題点があった。さらに、これらの改良による
各パッケージは、いずれも基板とリードフレームとを組
み合わせて製造されることから、コストが高くなるとい
う欠点もあった。
本発明の目的は、多端子半導体部品をプリント配線板
に実装する場合に、高い信頼性のもとに、高密度に実装
するためのパッケージを構成する半導体搭載用基板を提
供すること、およびその半導体搭載用基板を安価に供給
できる技術を確立することにある。
に実装する場合に、高い信頼性のもとに、高密度に実装
するためのパッケージを構成する半導体搭載用基板を提
供すること、およびその半導体搭載用基板を安価に供給
できる技術を確立することにある。
上記目的を実現するべく鋭意研究した結果、本発明者
らは、ダイパッドを具えるリードフームに着目し、この
リードフレームにアディティブ法により導体回路を形成
し、この導体回路と該リードフレームのリードとを、め
っき導体により接続すれば、上述の課題が解決できるこ
とを知見し、ここに本発明を完成した。
らは、ダイパッドを具えるリードフームに着目し、この
リードフレームにアディティブ法により導体回路を形成
し、この導体回路と該リードフレームのリードとを、め
っき導体により接続すれば、上述の課題が解決できるこ
とを知見し、ここに本発明を完成した。
すなわち本発明は、ダイパッドを具えるリードフレー
ムに接着剤層を設け、その接着剤層を介して、アディテ
ィブ法により形成された導体回路を設け、かつこの導体
回路と前記リードフレームのリードとを、めっき導体に
て接続したことを特徴とする半導体搭載用基板を提案す
る。
ムに接着剤層を設け、その接着剤層を介して、アディテ
ィブ法により形成された導体回路を設け、かつこの導体
回路と前記リードフレームのリードとを、めっき導体に
て接続したことを特徴とする半導体搭載用基板を提案す
る。
そして、少なくともリードフレームと導体回路とを有
する半導体搭載用基板を製造するに当っては、少なくと
も、下記の２工程、 （ａ）ダイパッドを具えるリードフレームの少なくとも
一部に、接着剤層を形成する工程。
する半導体搭載用基板を製造するに当っては、少なくと
も、下記の２工程、 （ａ）ダイパッドを具えるリードフレームの少なくとも
一部に、接着剤層を形成する工程。
（ｂ）アディティブ法により、前記接着剤層を介してめ
っき導体回路を形成し、そのめっき導体とリードフレー
ムのリードとを接続する工程、 を経て製造することを特徴とする半導体搭載用基板の製
造方法について提案する。
っき導体回路を形成し、そのめっき導体とリードフレー
ムのリードとを接続する工程、 を経て製造することを特徴とする半導体搭載用基板の製
造方法について提案する。
本発明においてリードフレームとは、リードとダイパ
ッドからなるものをいう。前記ダイパッドは、その上に
半導体部品を直接あるいは間接に搭載するためのもので
あり、直接搭載する場合には加熱体として働く、また間
接的に搭載する場合には補強材としての役割を持つもの
であり、その概略図を第10図に示した。
ッドからなるものをいう。前記ダイパッドは、その上に
半導体部品を直接あるいは間接に搭載するためのもので
あり、直接搭載する場合には加熱体として働く、また間
接的に搭載する場合には補強材としての役割を持つもの
であり、その概略図を第10図に示した。
また、前記導体回路は、リードとの接続についても、
めっき導体として一体に形成されたものであることが望
ましい。前記接着剤層は、酸化剤に対して可溶性の耐熱
性微粉末が、酸化剤に対して難溶性の耐熱性樹脂中に分
散されてなるものであって、少なくともめっき導体回路
が形成された面は、酸化剤による粗化処理によって粗化
面となっていることが好適である。
めっき導体として一体に形成されたものであることが望
ましい。前記接着剤層は、酸化剤に対して可溶性の耐熱
性微粉末が、酸化剤に対して難溶性の耐熱性樹脂中に分
散されてなるものであって、少なくともめっき導体回路
が形成された面は、酸化剤による粗化処理によって粗化
面となっていることが好適である。
本発明の半導体搭載用基板は、 ダイパッドを含む、リードフレームの少なくとも一
部、すなわち、第10図に示すものにおいて、ダイパッド
とリードとの間の隙間、リードとリードとの間に生じて
いる隙間、それらの両方の隙間、さらにダイパッドまた
はリードの表面あるいはその両方の表面の１ケ所以上
に、接着剤層を介してアディティブ法により形成された
導体回路を設け、かつこの導体回路と前記リードフレー
ムのリードとを、めっき導体により接続することが必要
である。しかも、アディティブ法によって形成された前
記導体回路は、後で述べる接着剤層表面または接着剤層
中にめっき法により、ときにはスルーホールやバイアホ
ールを介して形成されるものである。アディティブ法に
より、接着剤層を介して導体回路を形成することとした
理由は、第１に、このような方法によれば、ファインパ
ターンの導体回路を形成し易いからである。第２に、前
記接着剤層に対して形成された導体回路とリードフレー
ムのリードとの接続が、めっきによって形成された導体
回路で接続されるため、極めて高い信頼性を得ることが
できるからである。
部、すなわち、第10図に示すものにおいて、ダイパッド
とリードとの間の隙間、リードとリードとの間に生じて
いる隙間、それらの両方の隙間、さらにダイパッドまた
はリードの表面あるいはその両方の表面の１ケ所以上
に、接着剤層を介してアディティブ法により形成された
導体回路を設け、かつこの導体回路と前記リードフレー
ムのリードとを、めっき導体により接続することが必要
である。しかも、アディティブ法によって形成された前
記導体回路は、後で述べる接着剤層表面または接着剤層
中にめっき法により、ときにはスルーホールやバイアホ
ールを介して形成されるものである。アディティブ法に
より、接着剤層を介して導体回路を形成することとした
理由は、第１に、このような方法によれば、ファインパ
ターンの導体回路を形成し易いからである。第２に、前
記接着剤層に対して形成された導体回路とリードフレー
ムのリードとの接続が、めっきによって形成された導体
回路で接続されるため、極めて高い信頼性を得ることが
できるからである。
なお、本発明においては、前記接着剤を介して形成さ
れた導体回路と、その接着剤層とリードフレームとの間
にかけて形成されている導体回路とが、めっき導体とし
て一体に形成されていることが望ましい。それは工程が
より簡単になり、接続信頼性がより一層向上するからで
ある。
れた導体回路と、その接着剤層とリードフレームとの間
にかけて形成されている導体回路とが、めっき導体とし
て一体に形成されていることが望ましい。それは工程が
より簡単になり、接続信頼性がより一層向上するからで
ある。
したがって、予め接着剤層を介して形成した導体回路
に対し、この導体回路とリードフレームとを繋ぐ接続回
路の如きを、その後に、例えばめっき法によって形成し
て接続する態様も本発明の一実施態様であると言える。
に対し、この導体回路とリードフレームとを繋ぐ接続回
路の如きを、その後に、例えばめっき法によって形成し
て接続する態様も本発明の一実施態様であると言える。
前記めっき導体とは、めっきにより形成される導体層
あるいは、導体被膜のことである。
あるいは、導体被膜のことである。
なお、このような半導体搭載用基板は、シングルチッ
プ、マルチチップ型いずれの形態にも適用することがで
き、また前記リードフレームは、差し込み型（DIP用）
であっても表面実装型（FP用）であってもよい。
プ、マルチチップ型いずれの形態にも適用することがで
き、また前記リードフレームは、差し込み型（DIP用）
であっても表面実装型（FP用）であってもよい。
さて、本発明において、アディティブ法によって導体
回路を形成するに当たって用いる前記接着剤層は、酸化
剤に対して可溶性の耐熱性微粉末が、酸化剤に対して難
溶性の耐熱性樹脂中に分散された状態のものであって、
少なくともめっき導体回路が形成された面は、酸化剤に
よる粗化処理によって粗化面となっているものであるこ
とが好ましい。
回路を形成するに当たって用いる前記接着剤層は、酸化
剤に対して可溶性の耐熱性微粉末が、酸化剤に対して難
溶性の耐熱性樹脂中に分散された状態のものであって、
少なくともめっき導体回路が形成された面は、酸化剤に
よる粗化処理によって粗化面となっているものであるこ
とが好ましい。
この接着剤層を構成する接着剤は、酸化剤に対して難
溶性の耐熱性樹脂中に、 （イ）平均粒径２〜10μｍの耐熱性樹脂粒子と平均粒径
２μｍ以下の耐熱性樹脂微粉末との混合物、 （ロ）平均粒径２〜10μｍ以下の耐熱性樹脂粒子の表面
に平均粒径２μｍ以下の耐熱性樹脂微粉末を付着させて
なる擬似粒子、または（ハ）平均粒径２μｍ以下の耐熱
性樹脂微粉末を凝集させて平均粒径２〜10μｍの大きさ
とした凝集粒子、 のうちから選ばれるいずれか少なくとも１種の耐熱性粒
子を、 分散したものが好適である。
溶性の耐熱性樹脂中に、 （イ）平均粒径２〜10μｍの耐熱性樹脂粒子と平均粒径
２μｍ以下の耐熱性樹脂微粉末との混合物、 （ロ）平均粒径２〜10μｍ以下の耐熱性樹脂粒子の表面
に平均粒径２μｍ以下の耐熱性樹脂微粉末を付着させて
なる擬似粒子、または（ハ）平均粒径２μｍ以下の耐熱
性樹脂微粉末を凝集させて平均粒径２〜10μｍの大きさ
とした凝集粒子、 のうちから選ばれるいずれか少なくとも１種の耐熱性粒
子を、 分散したものが好適である。
このような接着剤を用いる理由は、その表面を均一に
粗面化するのに好適だからである。すなわち、この発明
で用いる接着剤の場合、前記耐熱性粒子とマトリックス
を形成する耐熱性樹脂とは、酸化剤に対する溶解性に大
きな差異が生ずるようになっているため、酸化剤で処理
したとき、接着剤層の表面部分に分散している耐熱性粒
子のみが優先的に溶解除去されるものである。それ故
に、酸化剤で処理したあとの接着剤層の表面は、除去さ
れた耐熱性粒子のために均一に粗化されており、あとで
その表面に形成する導体回路に対する効果的なアンカー
として作用する。従って、アディティブ法によって形成
するめっき導体回路は、高い密着強度を有し、かつ信頼
性を確保することとなる。
粗面化するのに好適だからである。すなわち、この発明
で用いる接着剤の場合、前記耐熱性粒子とマトリックス
を形成する耐熱性樹脂とは、酸化剤に対する溶解性に大
きな差異が生ずるようになっているため、酸化剤で処理
したとき、接着剤層の表面部分に分散している耐熱性粒
子のみが優先的に溶解除去されるものである。それ故
に、酸化剤で処理したあとの接着剤層の表面は、除去さ
れた耐熱性粒子のために均一に粗化されており、あとで
その表面に形成する導体回路に対する効果的なアンカー
として作用する。従って、アディティブ法によって形成
するめっき導体回路は、高い密着強度を有し、かつ信頼
性を確保することとなる。
また、この接着剤層は、リードフレームのダイパッド
とめっき導体回路との絶縁の機能をも有する。好ましい
この接着剤層の厚さは、５〜30μｍである。
とめっき導体回路との絶縁の機能をも有する。好ましい
この接着剤層の厚さは、５〜30μｍである。
なお、接着剤中の前記耐熱性粒子は、耐熱性と電気絶
縁性に優れ、酸化剤以外の薬品に対して安定な性質を示
す樹脂を用いる。そして、この樹脂は硬化処理すること
により、耐熱性樹脂液あるいは溶剤に対しては難溶性と
なるが、酸化剤に対しては可溶性となる樹脂を使用す
る。
縁性に優れ、酸化剤以外の薬品に対して安定な性質を示
す樹脂を用いる。そして、この樹脂は硬化処理すること
により、耐熱性樹脂液あるいは溶剤に対しては難溶性と
なるが、酸化剤に対しては可溶性となる樹脂を使用す
る。
このような耐熱性粒子構成する樹脂としては、例え
ば、エポキシ樹脂、ポリエステル樹脂、ビスマレイミド
ートリアジン樹脂の中から選ばれる何れか少なくとも１
種があり、特にエポキシ樹脂が好適である。
ば、エポキシ樹脂、ポリエステル樹脂、ビスマレイミド
ートリアジン樹脂の中から選ばれる何れか少なくとも１
種があり、特にエポキシ樹脂が好適である。
上記酸化処理に当たって用いる前記酸化剤としては、
クロム酸、クロム酸塩、過マンガン酸塩、オゾンなどが
使用される。
クロム酸、クロム酸塩、過マンガン酸塩、オゾンなどが
使用される。
また、前記接着剤層上および前記リードフレーム上
に、アディティブ法によるめっき導体回路の形成に際し
ては、なるべく段差の少ない形状にすることが好まし
い。許容される段差の厚みとしては、50μｍ以下が好適
である。どうしても段差の大きい場合にはテーパーを形
成することが望ましい。
に、アディティブ法によるめっき導体回路の形成に際し
ては、なるべく段差の少ない形状にすることが好まし
い。許容される段差の厚みとしては、50μｍ以下が好適
である。どうしても段差の大きい場合にはテーパーを形
成することが望ましい。
本発明において採用するアディティブ法とは、第１
に、核が付与された接着剤層上に、めっきレジストを形
成した後に、無電解めっきを施すか、その無電解めっき
を行った後にさらに電解めっきを施してから、導体回路
を形成するフルアディティブ法のことである。第２に、
核が付与された接着剤層上の全面に、無電解めっきを施
したのち、もしくは無電解めっきを施した後にさらに電
解めっきを施したのち、エッチングレジストを形成して
からエッチングを行うことによりパターンを形成するセ
ミアディティブ法もこの発明に適用される。
に、核が付与された接着剤層上に、めっきレジストを形
成した後に、無電解めっきを施すか、その無電解めっき
を行った後にさらに電解めっきを施してから、導体回路
を形成するフルアディティブ法のことである。第２に、
核が付与された接着剤層上の全面に、無電解めっきを施
したのち、もしくは無電解めっきを施した後にさらに電
解めっきを施したのち、エッチングレジストを形成して
からエッチングを行うことによりパターンを形成するセ
ミアディティブ法もこの発明に適用される。
なお、本発明においては、リードフレームに対し、前
記接着剤層とは別に、さらに絶縁層を設けて内層回路を
形成し、前記導体回路を多層化することもできる。（第
７図） 前記無電解めっきや電解めっきに用いる金属として
は、金、銀、銅、ニッケルなどから選ばれる少なくとも
１種およびそれらの合金であることが望ましい。とくに
半導体部品と導体回路を金線を用いてワイヤーボンディ
ングによって接続する場合、金線の接続信頼性を向上さ
せるためには、金／ニッケル／銅（導体回路）の組合わ
せを用いることが好ましい。また、半導体搭載部分に
は、金めっきを施しておくことが有利である。
記接着剤層とは別に、さらに絶縁層を設けて内層回路を
形成し、前記導体回路を多層化することもできる。（第
７図） 前記無電解めっきや電解めっきに用いる金属として
は、金、銀、銅、ニッケルなどから選ばれる少なくとも
１種およびそれらの合金であることが望ましい。とくに
半導体部品と導体回路を金線を用いてワイヤーボンディ
ングによって接続する場合、金線の接続信頼性を向上さ
せるためには、金／ニッケル／銅（導体回路）の組合わ
せを用いることが好ましい。また、半導体搭載部分に
は、金めっきを施しておくことが有利である。
さて、本発明の半導体搭載用基板は、半導体部品を搭
載した後、ポッティング法もしくはトランスファーモー
ルド法にて樹脂を使って封止することが望ましい。その
ために用いる樹脂としては、シリコン樹脂、エポキシ樹
脂などである。
載した後、ポッティング法もしくはトランスファーモー
ルド法にて樹脂を使って封止することが望ましい。その
ために用いる樹脂としては、シリコン樹脂、エポキシ樹
脂などである。
次に、本発明の前記半導体搭載用基板を製造する方法
について説明する。
について説明する。
本発明の半導体搭載用基板の製造方法は、次のような
特徴のある工程を採用したところに新規性がある。即
ち、 （ａ）ダイパッドを含むリードフレームの少なくとも一
部に、即ち、ダイパッドとリードとの隙間内、もしくは
各リード間の隙間内、またはそれらの表面上の１ケ所以
上に、接着剤層を充填もしくは被覆して形成する工程、 （ｂ）前記工程（ａ）で形成した接着剤層（例えばその
表面など）に、アディティブ法によって、めっき導体回
路を付着形成し、このめっき導体回路をリードフレーム
のリードと一体的にもしくは別に接続導体回路を形成し
てめっき法により接続する工程、 である。
特徴のある工程を採用したところに新規性がある。即
ち、 （ａ）ダイパッドを含むリードフレームの少なくとも一
部に、即ち、ダイパッドとリードとの隙間内、もしくは
各リード間の隙間内、またはそれらの表面上の１ケ所以
上に、接着剤層を充填もしくは被覆して形成する工程、 （ｂ）前記工程（ａ）で形成した接着剤層（例えばその
表面など）に、アディティブ法によって、めっき導体回
路を付着形成し、このめっき導体回路をリードフレーム
のリードと一体的にもしくは別に接続導体回路を形成し
てめっき法により接続する工程、 である。
本発明の半導体搭載用基板の製造において使用するリ
ードフレームは、あらかじめエッチングや打抜きなどの
方法により、所定の形状に加工したリードフレーム、ま
たはリードフレームに加工する前の金属板あるいは、一
部加工したものを直接使用する形式のものでもよい。た
だし、リードフレームに加工する前の金属板あるいは一
部加工したものを使用する場合、該金属板上に接着剤層
を形成し、引続きアディティブ法によりめっき導体回路
を形成した後で、エッチングなどにより所定の形状に加
工する必要がある。
ードフレームは、あらかじめエッチングや打抜きなどの
方法により、所定の形状に加工したリードフレーム、ま
たはリードフレームに加工する前の金属板あるいは、一
部加工したものを直接使用する形式のものでもよい。た
だし、リードフレームに加工する前の金属板あるいは一
部加工したものを使用する場合、該金属板上に接着剤層
を形成し、引続きアディティブ法によりめっき導体回路
を形成した後で、エッチングなどにより所定の形状に加
工する必要がある。
前記リードフレームを所定の形状に加工する方法とし
ては、金属板にエッチングレジストを形成した後、エッ
チング処理する方法によることが望ましい。
ては、金属板にエッチングレジストを形成した後、エッ
チング処理する方法によることが望ましい。
なお、本発明の上述した製造方法において、接着剤層
を形成した前記リードフレームについては、その表面
を、例えば接着剤層表面については黒化処理を施し、ま
たリード部分については黒化還元処理を施すことによ
り、粗化することが望ましい。この粗化処理は、接着剤
とめっき導体との密着性（アンカー効果）を向上させる
ためと、リードとめっき導体との密着性を改善させるた
めに行う。
を形成した前記リードフレームについては、その表面
を、例えば接着剤層表面については黒化処理を施し、ま
たリード部分については黒化還元処理を施すことによ
り、粗化することが望ましい。この粗化処理は、接着剤
とめっき導体との密着性（アンカー効果）を向上させる
ためと、リードとめっき導体との密着性を改善させるた
めに行う。
リードフレームの隙間，表面に形成する前記接着剤の
層は、未硬化の接着剤樹脂溶液をリードフレーム上に塗
布するか、スクリーン印刷するか、半硬化状態の接着剤
樹脂フィルムを貼り付けることにより形成する。そし
て、前記接着剤層の粗化は、あらかじめ表面部分を例え
ば微粉研磨材を用いるポリシングや液体ホーミングなど
の手段によって、軽く除去してから行う方が、粗化が短
時間で確実に行えるので有利である。
層は、未硬化の接着剤樹脂溶液をリードフレーム上に塗
布するか、スクリーン印刷するか、半硬化状態の接着剤
樹脂フィルムを貼り付けることにより形成する。そし
て、前記接着剤層の粗化は、あらかじめ表面部分を例え
ば微粉研磨材を用いるポリシングや液体ホーミングなど
の手段によって、軽く除去してから行う方が、粗化が短
時間で確実に行えるので有利である。
本発明で使用されるめっきレジストは、液状レジスト
を印刷し乾燥硬化してもよく、感光ドライフィルムを感
光、現像して形成してもよい。
を印刷し乾燥硬化してもよく、感光ドライフィルムを感
光、現像して形成してもよい。
次に、本発明を実施例によって説明する。
実施例１ （１）擬似粒子の製造； （ａ）エポキシ樹脂粒子（平均粒径3.9μｍ）200gを、5
lのアセトン中に分散させたエポキシ樹脂粒子懸濁液中
へ、ヘンシェルミキサーにて攪拌混合して懸濁液を調製
した。
lのアセトン中に分散させたエポキシ樹脂粒子懸濁液中
へ、ヘンシェルミキサーにて攪拌混合して懸濁液を調製
した。
（ｂ）一方、アセトン１に対してエポキシ樹脂30gを
溶解させて調製したアセトン溶液中に、エポキシ樹脂粉
末（平均粒径0.5μｍ）300gを分散させた懸濁液を調製
した。
溶解させて調製したアセトン溶液中に、エポキシ樹脂粉
末（平均粒径0.5μｍ）300gを分散させた懸濁液を調製
した。
（ｃ）ついで、前者の懸濁液（ａ）中に後者の懸濁液
（ｂ）を滴下することにより、（ａ）工程のエポキシ樹
脂粒子の表面に、（ｂ）工程のエポキシ樹脂粉末を付着
せしめ、その後上記アセトンを除去し、さらにその後15
0℃に加熱して擬似粒子を作成した。
（ｂ）を滴下することにより、（ａ）工程のエポキシ樹
脂粒子の表面に、（ｂ）工程のエポキシ樹脂粉末を付着
せしめ、その後上記アセトンを除去し、さらにその後15
0℃に加熱して擬似粒子を作成した。
この擬似粒子は、平均粒径が4.3μｍであり、約75重
量％が平均粒径を中心として±２μｍの範囲に存在する
ものであった。
量％が平均粒径を中心として±２μｍの範囲に存在する
ものであった。
（２）前記工程（１）で調製した擬似粒子50重量部フェ
ノールノボラック型エポキシ樹脂60重量部、ビスフェノ
ールＡ型エポキシ樹脂40重量部、イミダゾール硬化剤４
重量部からなるものにブチルカルビトールを加え、粘度
が120cpとなるようにホモディスパー分散機で調整し、
接着剤溶液を得た。
ノールノボラック型エポキシ樹脂60重量部、ビスフェノ
ールＡ型エポキシ樹脂40重量部、イミダゾール硬化剤４
重量部からなるものにブチルカルビトールを加え、粘度
が120cpとなるようにホモディスパー分散機で調整し、
接着剤溶液を得た。
（３）第１図の（ａ）に示すように、銅系の金属シート
（150μｍ）１に、常法によりめっきレジスト（エッチ
ングレジスト）２を形成した。
（150μｍ）１に、常法によりめっきレジスト（エッチ
ングレジスト）２を形成した。
（４）次に、上記金属シートをエッチング処理し、第１
図（ｂ）に示すようなダイパッド3bとリード3aからなる
リードフレームを作成した。
図（ｂ）に示すようなダイパッド3bとリード3aからなる
リードフレームを作成した。
（５）次に、第１表に示すような組成の黒化処理剤およ
び還元処理剤の液中に順次浸漬し、リードフレーム３全
体を黒化・還元処理した。
び還元処理剤の液中に順次浸漬し、リードフレーム３全
体を黒化・還元処理した。
（６）次に、黒化・還元処理した金属シート１の一方の
面に、第１図の（ｃ）に示すように、シリコン処理を施
した後、ポリエステルフィルム５をラミネートした。
面に、第１図の（ｃ）に示すように、シリコン処理を施
した後、ポリエステルフィルム５をラミネートした。
（７）次に、前記工程（１）（２）で調製した接着剤溶
液を、リードフレーム３上の所定部分（ダイパッド3a上
およびそれとリード3aとの間の隙間）にスクリーン印刷
により塗布し、その後100℃で１時間、150℃で５時間乾
燥し、硬化させ、第１図（ｄ）に示すようなリードフレ
ーム３に接着剤層４を形成した。
液を、リードフレーム３上の所定部分（ダイパッド3a上
およびそれとリード3aとの間の隙間）にスクリーン印刷
により塗布し、その後100℃で１時間、150℃で５時間乾
燥し、硬化させ、第１図（ｄ）に示すようなリードフレ
ーム３に接着剤層４を形成した。
（８）次に、上記リードフレームをバフ研磨し、第１図
（ｅ）に示すようにその表面を平滑にした。
（ｅ）に示すようにその表面を平滑にした。
（９）そのリードフレーム３をソフトエッチングし、前
記黒化・還元処理層を除去した。
記黒化・還元処理層を除去した。
（10）次に、そのリードフレームを800g/lのクロム酸溶
液（70℃）中に10分間浸漬し、接着剤層４の表面に粗化
した粗化面4aを形成し、その後中和して水洗し、第１図
（ｆ）の如きリードフレーム3fとした。
液（70℃）中に10分間浸漬し、接着剤層４の表面に粗化
した粗化面4aを形成し、その後中和して水洗し、第１図
（ｆ）の如きリードフレーム3fとした。
（11）次に、リードフレーム3f上に触媒を付与した。
（12）次に、所定の導体回路を形成するためのめっきレ
ジスト６を、前記工程までに処理したリードフレーム上
に形成して、第１図（ｇ）に示すようなリードフレーム
3gを得た。
ジスト６を、前記工程までに処理したリードフレーム上
に形成して、第１図（ｇ）に示すようなリードフレーム
3gを得た。
（13）前工程（12）の処理をしたリードフレーム3gを、
第２表に示した組成の無電解銅めっき液を使用してフラ
ッシュめっきし、その後第３表に示した組成の電解銅め
っき液を使用して2A/cm2の電流密度で電解銅めっきを行
い、その後、前記めっきレジストを剥離して第１図
（ｈ）に示すようなめっき導体回路７を有するリードフ
レーム3hを形成した。
第２表に示した組成の無電解銅めっき液を使用してフラ
ッシュめっきし、その後第３表に示した組成の電解銅め
っき液を使用して2A/cm2の電流密度で電解銅めっきを行
い、その後、前記めっきレジストを剥離して第１図
（ｈ）に示すようなめっき導体回路７を有するリードフ
レーム3hを形成した。
実施例２ （１）実施例１と同じようにして接着剤溶液を調製し
た。すなわち、フェノールノボラック型エポキシ樹脂60
重量部、ビスフェノールＡ型エポキシ樹脂40重量部、イ
ミダゾール硬化剤４重量部、アンカー形成用の粗粒子及
び、微粉末としてエポキシ樹脂粉末（平均粒径3.9μ
ｍ）10重量部およびエポキシ樹脂（平均粒径0.5μｍ）2
5重量部からなるものにブチルカルビトールを加え、接
着剤溶液を調製した。
た。すなわち、フェノールノボラック型エポキシ樹脂60
重量部、ビスフェノールＡ型エポキシ樹脂40重量部、イ
ミダゾール硬化剤４重量部、アンカー形成用の粗粒子及
び、微粉末としてエポキシ樹脂粉末（平均粒径3.9μ
ｍ）10重量部およびエポキシ樹脂（平均粒径0.5μｍ）2
5重量部からなるものにブチルカルビトールを加え、接
着剤溶液を調製した。
（２）銅系の金属シート（150μｍ）１に、ドライフィ
ルムでめっきレジストを形成した後、必要部分にのみ黒
化処理を施し、その後前記ドライフィルムを剥離した。
ルムでめっきレジストを形成した後、必要部分にのみ黒
化処理を施し、その後前記ドライフィルムを剥離した。
（３）次に、無電解めっき用接着剤を黒化処理を施した
面上にスクリーン印刷により塗布した後、100℃で１時
間、150℃で５時間乾燥して硬化させて、第２図（ａ）
に示すような金属シート１を得た。
面上にスクリーン印刷により塗布した後、100℃で１時
間、150℃で５時間乾燥して硬化させて、第２図（ａ）
に示すような金属シート１を得た。
（４）次に、前記金属シート１を800g/lのクロム酸溶液
（70℃）中に10分間浸漬し、接着剤層４の表面を粗化し
た後、中和して水洗した。
（70℃）中に10分間浸漬し、接着剤層４の表面を粗化し
た後、中和して水洗した。
（５）工程（４）の処理をした金属シート１に、常法に
より触媒を付与した。
より触媒を付与した。
（６）次に、まず感光性の液状レジストを、工程（５）
で得られた前記金属シート１の全面にコーティングし、
その後平行光により露光し、現像してめっきレジスト６
を形成した。
で得られた前記金属シート１の全面にコーティングし、
その後平行光により露光し、現像してめっきレジスト６
を形成した。
（７）次に、工程（６）の処理を施した金属シート１
を、化学銅でフラッシュめっきした後、電解銅でパター
ンめっきし、その後、前記めっきレジストを剥離するこ
とにより、第２図（ｃ）に示す如きめっき導体回路７を
形成した金属シート１とした。
を、化学銅でフラッシュめっきした後、電解銅でパター
ンめっきし、その後、前記めっきレジストを剥離するこ
とにより、第２図（ｃ）に示す如きめっき導体回路７を
形成した金属シート１とした。
（８）次に、工程（７）の処理をした金属シート１上
に、液状レジストを塗布してエッチングレジストを形成
したのち、エッチング処理を行うことにより、金属シー
トを第２図（ｃ）に示すようなリードフレーム３に加工
した。
に、液状レジストを塗布してエッチングレジストを形成
したのち、エッチング処理を行うことにより、金属シー
トを第２図（ｃ）に示すようなリードフレーム３に加工
した。
（９）前記工程（８）でのエッチング処理により除去さ
れた部分に、前記接着剤層４とは別の接着剤（無機フィ
ラー入りエポキシ樹脂）８を充填し、第２図（ｄ）の如
きリードフレーム3dとした。
れた部分に、前記接着剤層４とは別の接着剤（無機フィ
ラー入りエポキシ樹脂）８を充填し、第２図（ｄ）の如
きリードフレーム3dとした。
実施例３ この実施例は、基本的には実施例１と同様の方法で、
半導体搭載用基板を作成した例である。
半導体搭載用基板を作成した例である。
（１）擬似粒子の製造； （ａ）エポキシ樹脂粒子（平均粒径3.9μｍ）200gを、5
lのアセトン中に分散させたエポキシ樹脂粒子懸濁液中
へ、ヘンシェルミキサーにて攪拌混合して懸濁液を調製
した。
lのアセトン中に分散させたエポキシ樹脂粒子懸濁液中
へ、ヘンシェルミキサーにて攪拌混合して懸濁液を調製
した。
（ｂ）一方、アセトン１に対してエポキシ樹脂30gを
溶解させて調製したアセトン溶液中に、エポキシ樹脂粉
末（平均粒径0.5μｍ）300gを分散させた懸濁液を調製
した。
溶解させて調製したアセトン溶液中に、エポキシ樹脂粉
末（平均粒径0.5μｍ）300gを分散させた懸濁液を調製
した。
（ｃ）ついで、前者の懸濁液（ａ）中に後者の懸濁液
（ｂ）を滴下することにより、（ａ）工程のエポキシ樹
脂粒子の表面に、（ｂ）工程のエポキシ樹脂粉末を付着
せしめ、その後上記アセトンを除去し、さらにその後15
0℃に加熱して擬似粒子を作成した。
（ｂ）を滴下することにより、（ａ）工程のエポキシ樹
脂粒子の表面に、（ｂ）工程のエポキシ樹脂粉末を付着
せしめ、その後上記アセトンを除去し、さらにその後15
0℃に加熱して擬似粒子を作成した。
この擬似粒子は、平均粒径が4.3μｍであり、約75重
量％が平均粒径を中心として±２μｍの範囲に存在する
ものであった。
量％が平均粒径を中心として±２μｍの範囲に存在する
ものであった。
（２）次に、クレゾールノボラック型エポキシ樹脂の50
％アクリル化物を60重量部、ビスフェノールＡ型エポキ
シ樹脂の50％アクリル化物を60重量部、ビスフェノール
Ａ型エポキシ樹脂を40重量部、ジアリルテレフタレート
を15重量部、２−メチル−１−〔４−（メチルチオ）フ
ェニル〕−２−モリフォリノプロパノン−１を４重量
部、イミダゾールを４重量部、前記工程（１）で作成し
た擬似粒子50重量部を混合した後、ブチルセルソルブを
添加しながら、ホモディスパー攪拌機で粘度を250cpに
調整し、次いで３本ローラーで混練して感光性樹脂組成
物の溶液を作成した。
％アクリル化物を60重量部、ビスフェノールＡ型エポキ
シ樹脂の50％アクリル化物を60重量部、ビスフェノール
Ａ型エポキシ樹脂を40重量部、ジアリルテレフタレート
を15重量部、２−メチル−１−〔４−（メチルチオ）フ
ェニル〕−２−モリフォリノプロパノン−１を４重量
部、イミダゾールを４重量部、前記工程（１）で作成し
た擬似粒子50重量部を混合した後、ブチルセルソルブを
添加しながら、ホモディスパー攪拌機で粘度を250cpに
調整し、次いで３本ローラーで混練して感光性樹脂組成
物の溶液を作成した。
（４）前記工程（１）で作成した基板を、黒化還元処理
した後、前記工程（３）の溶液を基板上に塗布した。
した後、前記工程（３）の溶液を基板上に塗布した。
（５）ついで、乾燥させた後、露光処理を施してバイア
ホール用の孔を形成した。
ホール用の孔を形成した。
（６）実施例１の（10）と同様の方法にて接着剤４の表
面の粗化を行い、めっきレジストを形成したのち、無電
解めっきを施すことにより、複数層の導体回路７を形成
し、第３図に示すようなダイパッド3bとリード3aとから
なる半導体搭載用基板を作成した。
面の粗化を行い、めっきレジストを形成したのち、無電
解めっきを施すことにより、複数層の導体回路７を形成
し、第３図に示すようなダイパッド3bとリード3aとから
なる半導体搭載用基板を作成した。
実施例４ この実施例は、基本的には実施例２と同様にして製造
されるものの例である。この例のものは、ダイパッド3b
の部分には接着剤溶液を塗布せず、ダイパッド3bとリー
ド3aとの間の隙間部分の直上に接着剤層４を介してアデ
ィティブ法によるめっき導体回路７を形成し、さらにエ
ッチング処理により除去した部分に、接着剤層４とは別
の接着剤（無機フィラー入りエポキシ樹脂）８を充填し
た形状の、第４図に示す如き半導体搭載用基板の例であ
る。
されるものの例である。この例のものは、ダイパッド3b
の部分には接着剤溶液を塗布せず、ダイパッド3bとリー
ド3aとの間の隙間部分の直上に接着剤層４を介してアデ
ィティブ法によるめっき導体回路７を形成し、さらにエ
ッチング処理により除去した部分に、接着剤層４とは別
の接着剤（無機フィラー入りエポキシ樹脂）８を充填し
た形状の、第４図に示す如き半導体搭載用基板の例であ
る。
実施例５ 前記実施例１により得られたリードとダイパッドとか
らなるリードフレーム３に対し、さらにニッケルめっき
を施した後、金めっきを施し、金−ニッケルめっき層10
を形成し、ICチップ11を搭載し、このICチップ11と前記
金−ニッケルめっきが形成された導体回路10との接続
を、金線９を使ってワイヤーボンディングにより行った
半導体搭載用基板の例を、第５図の（ａ），（ｂ）とし
て示す。
らなるリードフレーム３に対し、さらにニッケルめっき
を施した後、金めっきを施し、金−ニッケルめっき層10
を形成し、ICチップ11を搭載し、このICチップ11と前記
金−ニッケルめっきが形成された導体回路10との接続
を、金線９を使ってワイヤーボンディングにより行った
半導体搭載用基板の例を、第５図の（ａ），（ｂ）とし
て示す。
さらに、第６図の（ａ），（ｂ）として示す例は、前
記実施例２により得られた半導体搭載用基板の導体回路
表面に、ニッケルめっきを施した後、金めっきを施して
金−ニッケルめっき層10を形成し、ICチップ11と導体回
路10を、金線９を使ってワイヤボンディングにより接続
した形態の半導体搭載用基板の例である。
記実施例２により得られた半導体搭載用基板の導体回路
表面に、ニッケルめっきを施した後、金めっきを施して
金−ニッケルめっき層10を形成し、ICチップ11と導体回
路10を、金線９を使ってワイヤボンディングにより接続
した形態の半導体搭載用基板の例である。
第７図は、前記実施例３により得られた半導体搭載用
基板に、金−ニッケルめっき層10を形成した後、その上
にICチップを搭載した例を示し、 第８図は、前記実施例４により得られた半導体搭載用
基板に、金−ニッケルめっき層10を形成した後、ICチッ
プを搭載した例を示し、 第９図は、実施例１で得られた半導体搭載用基板に、
２つICチップを搭載した例を示し（マルチチップ型）、 そして、第10図は、リードフレームの平面図であっ
て、図中の3aはリード、3bはダイパッドである。
基板に、金−ニッケルめっき層10を形成した後、その上
にICチップを搭載した例を示し、 第８図は、前記実施例４により得られた半導体搭載用
基板に、金−ニッケルめっき層10を形成した後、ICチッ
プを搭載した例を示し、 第９図は、実施例１で得られた半導体搭載用基板に、
２つICチップを搭載した例を示し（マルチチップ型）、 そして、第10図は、リードフレームの平面図であっ
て、図中の3aはリード、3bはダイパッドである。
なお、本発明において、前記半導体搭載用基板は、い
ずれも回路を形成した部分がエポキシ樹脂を使用してト
ランスファーモールドにて樹脂封止が施してあり、それ
故に、これらの基板はいずれも極めて信頼性に優れてい
ることが確認された。
ずれも回路を形成した部分がエポキシ樹脂を使用してト
ランスファーモールドにて樹脂封止が施してあり、それ
故に、これらの基板はいずれも極めて信頼性に優れてい
ることが確認された。
以上述べたように、本発明の半導体搭載用基板は、高
密度、多端子の半導体部品を高い信頼性の下に搭載する
ことができる。しかも本発明にあっては、高精度多端子
パッケージを安価に供給することができる。
密度、多端子の半導体部品を高い信頼性の下に搭載する
ことができる。しかも本発明にあっては、高精度多端子
パッケージを安価に供給することができる。
第１図（ａ）〜（ｈ）は、実施例１の半導体搭載用基板
の製造プロセスを示す図、 第２図（ａ）〜（ｄ）は、実施例２の半導体搭載用基板
の製造プロセスを示す図、 第３図は、実施例３によって製造された半導体搭載用基
板の断面図、 第４図は、実施例４で製造された半導体搭載用基板の断
面図、 第５図（ａ），（ｂ）は、本発明の半導体搭載用基板を
使用して製造されたパッケージの断面図および平面図、 第６図（ａ），（ｂ）は、本発明の他の実施例における
パッケージの断面図および平面図、 第７図〜第９図は、いずれも本発明のさらに他の実施例
における半導体搭載用基板の断面図、 そして、 第10図は、本発明に使用するリードフレーム素材の平面
図である。 １……金属シート、２……メッキレジスト、3a……リー
ド、3b……ダイパッド、４……接着剤層、５……ポリエ
ステルフィルム、６……めっきレジスト、７……導体回
路およびめっき導体層、８……接着剤層（無機フィラー
入りのエポキシ樹脂）、９……金線、10……ニッケル−
金めっき層、11……ICチップ。
の製造プロセスを示す図、 第２図（ａ）〜（ｄ）は、実施例２の半導体搭載用基板
の製造プロセスを示す図、 第３図は、実施例３によって製造された半導体搭載用基
板の断面図、 第４図は、実施例４で製造された半導体搭載用基板の断
面図、 第５図（ａ），（ｂ）は、本発明の半導体搭載用基板を
使用して製造されたパッケージの断面図および平面図、 第６図（ａ），（ｂ）は、本発明の他の実施例における
パッケージの断面図および平面図、 第７図〜第９図は、いずれも本発明のさらに他の実施例
における半導体搭載用基板の断面図、 そして、 第10図は、本発明に使用するリードフレーム素材の平面
図である。 １……金属シート、２……メッキレジスト、3a……リー
ド、3b……ダイパッド、４……接着剤層、５……ポリエ
ステルフィルム、６……めっきレジスト、７……導体回
路およびめっき導体層、８……接着剤層（無機フィラー
入りのエポキシ樹脂）、９……金線、10……ニッケル−
金めっき層、11……ICチップ。
Claims (5)
- 【請求項１】ダイパッドを具えるリードフレームの少な
くとも一部に接着剤層を設け、その接着剤層を介して、
アディティブ法により形成された導体回路を設け、かつ
この導体回路と前記リードフレームのリードとを、めっ
き導体にて接続したことを特徴とする半導体搭載用基
板。 - 【請求項２】前記導体回路の全体が、めっき法により一
体的に形成されたものである請求項１に記載の半導体搭
載用基板。 - 【請求項３】前記接着剤層は、酸化剤に対して難溶性を
示す耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性微
粉末が分散した状態の層であって、少なくともそれの導
体回路形成面が、酸化剤による粗化処理によって粗化面
として形成されていることを特徴とする請求項１および
２に記載の半導体搭載用基板。 - 【請求項４】少なくともリードフレームと導体回路とを
設けてなる半導体搭載用基板を製造するに当り、少なく
とも、下記の２工程を経て製造することを特徴とする半
導体搭載用基板の製造方法。 （ａ）ダイパッドを具えるリードフレームの少なくとも
一部に、接着剤層を形成する工程。 （ｂ）アディティブ法により、前記接着剤層を介してめ
っき導体回路を形成し、そのめっき導体とリードフレー
ムのリードとを接続する工程。 - 【請求項５】前記接着剤層は、酸化剤に対して難溶性を
示す耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性微
粉末が分散した状態の層であって、少なくともそれの導
体回路形成面が酸化剤による粗化処理によって粗化面と
して形成されていることを特徴とする請求項４に記載の
半導体搭載用基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/663,933 US5175060A (en) | 1989-07-01 | 1990-06-29 | Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same |
| PCT/JP1990/000851 WO1993017457A1 (en) | 1989-07-01 | 1990-06-29 | Substrate for mounting semiconductor and method of producing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-170006 | 1989-07-01 | ||
| JP17000689 | 1989-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136269A JPH03136269A (ja) | 1991-06-11 |
| JP2688099B2 true JP2688099B2 (ja) | 1997-12-08 |
Family
ID=15896843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012711A Expired - Lifetime JP2688099B2 (ja) | 1989-07-01 | 1990-01-24 | 半導体搭載用基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688099B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148804B2 (en) | 2008-01-15 | 2012-04-03 | Dai Nippon Printing Co., Ltd. | Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5293469B2 (ja) | 2009-07-13 | 2013-09-18 | 大日本印刷株式会社 | 半導体装置用複合配線部材および樹脂封止型半導体装置 |
-
1990
- 1990-01-24 JP JP2012711A patent/JP2688099B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148804B2 (en) | 2008-01-15 | 2012-04-03 | Dai Nippon Printing Co., Ltd. | Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device |
| US8796832B2 (en) | 2008-01-15 | 2014-08-05 | Dai Nippon Printing Co., Ltd. | Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136269A (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993017457A1 (en) | Substrate for mounting semiconductor and method of producing the same | |
| KR100273933B1 (ko) | 선택적으로 충진된 도금 스루 홀을 구비하는 인쇄 회로 기판 및 그 제조 방법 | |
| CN1082332C (zh) | 多层印刷电路板 | |
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| TWI459872B (zh) | 晶片封裝基板和結構及其製作方法 | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JP2004507089A (ja) | 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法 | |
| US6132588A (en) | Method for plating independent conductor circuit | |
| JP2001156457A (ja) | 電子回路装置の製造方法 | |
| JPH098438A (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| JP2002305364A (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
| JP2688099B2 (ja) | 半導体搭載用基板とその製造方法 | |
| JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP3152559B2 (ja) | 半導体搭載基板 | |
| JP2688100B2 (ja) | 半導体搭載用基板とその製造方法 | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP2842704B2 (ja) | プリント配線板およびその製造方法 | |
| JP2842631B2 (ja) | プリント配線板の製造方法 | |
| JP2919817B2 (ja) | プリント配線板の製造方法 | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| JPH0883971A (ja) | プリント配線板用の穴埋めインク | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 13 |