CN1082332C - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN1082332C
CN1082332C CN97114842A CN97114842A CN1082332C CN 1082332 C CN1082332 C CN 1082332C CN 97114842 A CN97114842 A CN 97114842A CN 97114842 A CN97114842 A CN 97114842A CN 1082332 C CN1082332 C CN 1082332C
Authority
CN
China
Prior art keywords
pad
scolder
hole
internal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN97114842A
Other languages
English (en)
Other versions
CN1182345A (zh
Inventor
浅井元雄
川村洋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1182345A publication Critical patent/CN1182345A/zh
Application granted granted Critical
Publication of CN1082332C publication Critical patent/CN1082332C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0405Solder foil, tape or wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

多层印刷电路板包括衬底芯,在衬底芯上交替叠置层间绝缘层和电路导体构成的多层布线层,多层布线层最外表面上设置的有多个焊料凸点的焊盘组,其中,以焊盘组最外位置起算的第1行至第5行的焊盘用连接到最外表面上设置的导体图形的扁平焊盘和焊盘表面上形成的焊料凸点构成,除这些焊盘之外的其余焊盘组用连接到内层中设置的扁平内层焊盘组的通孔和在通孔的凹槽中形成的焊料凸点构成,从内层焊盘组最外位置起算的第1行至第5行的焊盘用连到与内层焊盘组同一层中的导体图形的扁平焊盘构成,除这些焊盘之外的其余焊盘用经过通孔连接到内层上向里设置的又一内层扁平焊盘组的扁平焊盘构成。

Description

多层印刷电路板
本发明涉及多层印刷电路板,特别涉及能高密度倒装式安装用的多层印刷电路板,能减小因树脂固化收缩和焊料位移造成的变形,有优良的安装可靠性。
通常,用于倒装式装配(例如:封装)的多层印刷电路板在其安装表面上设置有带按平面化设置的多个焊料凸点的一组焊盘。
焊盘的结构为、有在扁平表面上由表面张力形成的球形焊料和盘形导体,作为安装焊盘(或小岛)连接到布线衬底的给定导体图形,它与外引出端电连接,经由安装焊盘引出的给定布线将包封安装到母板上。
但是,按焊盘组的这种结构,要求导体图形经由焊盘引出的布线电连接到外引出端,所述导体图形连接到构成焊盘组内设置的焊盘的安装焊盘,所述从焊盘引出的布线同时在焊盘组外设置的安装焊盘间绕行。因此,必须保证布线衬底外围附近设置的焊盘之间的间隙中的相当于布线宽度的区域。这就出现了电子元件(芯片)不能高度集成的问题。
若打算用所谓的堆集法制造多层印刷电路板,则会在布线衬底表面上形成局部密集的许多金属盘部分。因此,会出现因树脂固化收缩或热膨胀系数不同引起衬底表面位移或变形,或由此引起龟裂等问题。如果在布线衬底表面上出现了这种位移或变形,就不能确保芯片表面贴装到衬底上,若布线衬底出现龟裂,则导体图形会断裂。
本发明的目的是为克服现有技术中存在的上述缺陷,提出多层印刷电路板中的新焊盘组结构,它具有能使芯片高度集成,能进行倒装式装配的优点,有优异的安装可靠性,不会引起衬底表面位移或变形,或由此引起的龟裂。
为达到上述目的,本发明人做了各种研究而且作为研究的结果,完成了本发明。
按本发明,多层印刷电路板包括衬底芯,在衬底上交替叠置层间绝缘层和电路导体构成的多层布线层,和多层布线层的最外层表面上的平面化设置的带多个焊料凸点的一组焊盘,其特征是,(1)用连到最外表面上设置的导体图形的扁平焊盘和焊盘表面上形成的焊料凸点构成从焊盘组外部位置起算的第1至第5行焊盘。除此之外的其它焊盘组由连接到内层中设置的扁平内层焊盘组的通孔和通孔中凹槽部分内形成的焊料凸点构成,(2),用连接到与内层焊盘组同一层中的导体图形的扁平焊盘构成从内层焊盘组的外边位置起算的第1至第5行焊盘组,除焊盘外的其它内层焊盘组由连到内层通孔上向内设置的另一内层扁平焊盘组的多个扁平焊盘构成,(3),至少一层有上述(2)项所述结构。
上述多层印刷电路板的典型结构示于图1。
因此,发明提出倒装式装配用多层印刷电路板中焊盘组的新结构,其中,焊盘组有在多层布线层最外表面上形成的带焊料凸点的多个平面化设置的焊盘,所述多层布线层是在衬底芯片上交替叠置多层绝缘层和电路导体构成的。
这里用的术语“平面化设置”不仅是指按图2所示的在x-y轴方向按单元状态设置焊盘的方法还指按图3所示在x-y轴方向接锯齿状设置每个焊盘的焊盘设置方法。特别是,锯齿形设置方式的优点是布线容易从焊盘组最外位置起算的第2至第5行的焊盘向外引出端引出。
将结合附图说明发明。
图1是按本发明的多层印刷电路板的一个实施例的剖视示意图;
图2是单元状焊料凸点设置的第1实施例的示意图;
图3(a)是锯齿状焊料凸点设置的第2实施例的示意图;
图3(b)是其局部放大图;
图4(a)是扁平焊盘中焊料光刻胶的开口状态示意图;
图4(b)是扁平焊盘中焊料凸点的位移示意图;
图5(a)是在通孔中焊料光刻胶的开口状态的示意图;
图5(b)是通孔中焊料凸点无位移的示意图;
图6是焊料转移处理中焊料光刻胶开口中填入焊料图形的示意图;
图7是(a)没涂敷光刻胶与(b)涂光刻胶之间焊料凸点形成状态的差别示意图;
图8是焊料凸点连到层中各导体图形的连接示意图;
图9是开口尺寸小于焊盘直径的焊料光刻胶示意图;
图1符号说明:
1:衬底(芯)
2:7,铜图形;
3:绝缘树脂;
4:通孔;
5:层间绝缘层
6:涂敷的光刻胶
8:通孔
9:扁平焊盘
10:焊料光刻胶
11:焊盘
按本发明的多层印刷电路板中,连到最外表面上的导体图形的扁平焊盘和这些焊盘表面上形成的焊料凸点构成从多层布线层最外表面上设置的焊盘组外边起算的第1行至第5行的焊盘,用连到焊盘组上的里边设置的内层扁平焊盘组的通孔和通孔凹槽部分里形成的焊料凸点构成其它焊盘组。
按上述结构,从焊盘组外边起算的第1行至第5行的焊料盘,即,图Z中第1,第2和第3行的焊盘,连接到最外表面上的导体图形,它经这些焊盘引出的布线电连接到外部引出端。同时,除上述第1行至第5行以外的其它焊盘,即图2中第4、第5、第6、第7、第8和第9行的焊盘,连接到内层通孔中设置的内层扁平焊盘组,它们经从这些内层焊盘引出的布线电连接到外部引出端。即,连接到以外边起算的第1行至第5行的焊盘的导体图形经由焊盘引出的并在第1至第4行的焊盘中迂回绕行的布线连到外部引出端,而用通孔构成除上述焊盘的其它焊盘,并连接到内层焊盘,它经由这些内层焊盘引出的布线连接到外引出端。
本发明中,连到外部引出端用的布线随后用以各内层焊盘引出取代从最外表面上的焊盘组引出全部布线的常规结构,因此,能保证焊盘之间的距离相当的区域内最多可通过4条布线,因此,能实现焊盘的高致密度。
按本发明的多层印刷电路板中,除第1行至第5行的焊盘外的其它焊盘组用连接到内层中设置的扁平内层焊盘组的通孔和通孔的凹槽中形成的焊料凸点构成。
因此,按本发明的多层印刷电路板有埋入层间绝缘层中的金属列结构,因此,与只在最外表面上设置扁平焊盘的常规结构相比,因树脂固化收缩而造成的变形减小。结果,按本发明的多层印刷电路板中不会出现衬底变形或翘曲。
而且,按焊料盘的上述结构,能用表面张力引起的自对准作用增加焊料量并提高安装精度。
按本发明的通孔有在层间绝缘层中形成的开口结构,因而露出内层焊盘,并用金属膜覆盖,用于将内层焊盘电连接到层间绝缘层表面上的电路导体。在通孔的凹槽部分中填入焊料形成按本发明的焊料盘。因此,本发明不同于JP-A-4-337695所公开的用焊料将内层焊盘电连接到层间绝缘层表面上的电路导体的技术。如JP-A4337695所示,当用绝缘树脂层直接覆盖焊料时,由于铅扩散而使树脂变劣。而且,树脂与焊料的浸润性差,因而,会出现用焊料构成的通孔容易下落的缺陷。本发明中,用金属膜形成通孔并在通孔的凹进部分中填入焊料,因而不会出现树脂变劣或通孔下落的缺陷。
按本发明的多层印刷电路板中,只有构成焊盘组中第1行至第5行的焊盘不是通孔而是扁平焊盘。因此,这些扁平焊盘变成了缓冲区,因而,能控制通孔区与层间绝缘层区之间因固化收缩不同或热膨胀系数不同而产生的龟裂。
按本发明的多层印刷电路板的另一特征是,连到通孔的内层焊盘组中第1行至第5行的焊盘组是由连到与内层焊盘同一层中的导体图形的扁平焊盘构成,除这些焊盘之外的内层焊盘组用连接到内层通孔中设置的扁平内层焊盘的扁平焊盘构成。
按本发明的有这种层结构的多层印刷电路板有至少一个内层,其中,多层印刷布线层最外层表面上设置的焊料盘组中最里边的焊料盘连接到衬底芯上的内层焊盘。
因此,甚至在与上述情况类似的内层焊盘组中,也能实现内层焊盘的高致密度。
而且,只有内层焊盘组中第1行至第5行的内层焊盘是不连接到通孔的扁平焊盘。结果,这些扁平焊盘变成为缓冲区,从而,能控制通孔区与层间绝缘层区之间因固化收缩不同或热膨胀系数不同而产生的龟裂。
如上所述,用其中形成有焊料凸点的通孔在最外表面上构成的焊料盘组经通孔连到下面层中设置的内层焊盘组,除第1行至第5行的焊盘之外的其它焊盘经过通孔顺序连接到更下层的内层焊盘,最后连到衬底上的内层焊盘上。而且,连接到焊盘组的导体图形分入每个内层焊盘组,并以内层焊盘组最外部位置起算的第1行至第5行的焊盘引出,并连接到外部引出端。结果,位于多层布线层最外表面上的焊料盘组足以确保有相当于位于从焊盘组外围起算的第1至第5行的焊盘之间间隔距离的最多能通过4条布线的区域,因而,能实现焊盘的高致密度。
而且,连到焊盘组的多层布线层的导体图形经通孔连到衬底芯背面上形成的诸如焊料凸点或导体销的外引出端。特别是,有助于在衬底芯的背面上设置由交替叠置并电连接到通孔的导体层和树脂绝缘层构成的多层布线层,并在表面上形成焊料凸点,见图1。
按本发明的多层印刷电路板中,构成焊料盘组的通孔,由于它只连到内层焊盘,因此,它能剥离。为防止通孔剥离,因此,要求层间绝缘层表面形成表面粗糙度为5-15μm的粗糙表面。当表面粗糙度小于5μm时,与通孔的粘接强度不足,而当粗糙度大于15μm时,又难以获得精细导体图形。
本发明中,它的优点是,焊料光刻胶形成在多层布线层的最外表面上,焊料光刻胶开口的尺寸是使其直径大于构成焊料盘的扁平焊盘和通孔的直径,因此,焊盘和通孔不会覆盖焊料光刻胶。
按本发明的高密度焊料盘结构中,若将焊料光刻胶的开口尺寸做得小于焊盘直径,光致曝光现像(通常称作照像术)使光敏树脂制成的焊料光刻胶开口时,因光掩模的膨胀或收缩而使开口位移,因而使焊盘的露出面积实质上减小。结果,当开口部分上形成焊料时,会出现焊料流动,桥接等缺陷,并使元件安装可靠性变差。
因此,要求按本发明的焊料光刻胶的开口尺寸做得大于焊盘或通孔的直径。
反之,位于多层布线层最外表面上的全部焊盘均为扁平焊盘的常规技术中,这些扁平焊盘均连接到这些焊盘存在的同一层上的导体图形。因此,若将焊料光刻胶的开口尺寸做得大于焊盘直径,则导电图形中的部分布线会露出(见图4(a))。结果,该部分上形成焊料时,焊料浮在露出的导电图形的布线上,使焊料凸点及焊料凸点的位移减小,见图4(b)。
就此而言,按本发明,除焊盘组中第1行至第5行的焊料盘外的其它焊盘组是用通孔凹槽部分中形成的焊料盘构成,所以,它们不与同一层中的导体图形连接。而且,本发明中,形成焊料凸点用的焊盘不重新由通孔连接,所以,即使焊料光刻胶的开口部分做得大于通孔的直径,导体图形的布线也不会从焊料光刻胶的开口部分露出,见图5(a)。因此,按通孔凹槽部分中形成焊料凸点的结构,不会出现焊料凸点减小,也不会出现焊料凸点位移,见图5(b)。
因此,按本发明,可在焊料凸点组上设置焊料光刻胶层,不会引起除从焊料凸点组外部位置起算的第1行至第5行的焊料凸点以外的中心区中焊料凸点的位移。
用焊料转移法构成焊料凸点时,上述焊料光刻胶的开口尺寸做得大于焊盘直径的结构特别有利。焊料转移法是腐蚀搭接到膜上的焊料箔,在相当于焊盘位置的地方形成焊料箔图形,并放在焊盘上,使其与它们接触,并加热回流,因焊料与膜的浸润性差但与金属的浸润性好,使焊料转移到焊盘上,这种焊料转移法中,由于膜上形成的焊料箔图形的面积通常大于焊盘面积,因此,焊料光刻胶的开口尺寸做得大于焊盘直径时,焊料图形恰好装入焊料光刻胶的开口部分中,使它们之间的定位变得容易(见图6)。
按本发明的多层印刷电路板中,经过涂敷光刻胶而在光刻胶之间用扁平焊盘和通孔构成最外表面处的布线层,而且,焊料光刻胶层没有开口,以露出表面上形成的扁平焊盘和开孔。其优点是,使焊料光刻胶层的开口尺寸做得大于焊盘和通孔的直径,使部分焊盘,通孔和涂敷光刻胶从焊料光刻胶层的开口部分露出。
按上述结构,涂敷的光刻胶覆盖焊盘和通孔周围的侧面,见图7。因此,焊料不粘到周围侧面上。结果,因焊料凸点不减小,因此连接可靠性优异。
热循环中,从涂敷的光刻胶和电路导体之间的界面开始,令在层间绝缘树脂中(化学镀敷用粘接层中)产生龟裂。为防止产生龟裂,要求焊料光刻胺层的开口尺寸做成小于扁平焊盘或通孔的直径,以便用焊盘或通孔覆盖焊料光刻胶,如图9所示。
以下将说明按本发明的多层印刷电路板的制造方法。
(1)首先,衬底(芯)1表面上形成内层铜图形2,
腐蚀敷铜箔在衬底1上形成铜图形2,或在诸如玻璃环氧树脂衬底,聚酰亚胺衬底,陶瓷衬底,金属衬底等衬底上形成化学镀敷用粘接层,并粗化粘接层表面形成粗糙表面,之后,进行化学镀敷,以此在衬底上形成铜图形2。
特别是,当腐蚀敷铜箔形成铜图形2时,要求涂敷不溶解树脂3(如环氧树脂或聚酰亚胺树脂),并固化,抛光,以露出铜图形2,因而,使衬底表面光滑。由于衬底表面光滑,因此,当其上形成光敏绝缘树脂层时,树脂层厚度变得均匀,因而,容易曝光和显影。
而且,在衬底芯1中构成通孔4,使位于正面和背面的布线层经通孔4相互电连接。
(2)之后,在(1)项中形成的内层铜图形1上形成层间绝缘层5。要求用诸如环氧树脂,聚酰亚胺树脂,比斯马尔酰亚胺三嗪树脂,酚醛树脂等热固性树脂,对热固性树脂、热塑性树脂、如磺基聚乙烯、热塑性树脂和热固性树脂的组合物、或热塑性树脂和光敏树脂的组合物,光敏化而获得的光敏树脂,构成层间绝缘层5。
用氧化剂,酸或碱等对树脂层表面进行粗化处理。经过这种粗化处理能改善表面上形成的电路电导的粘接性。
特别是,要求化学镀敷用的粘接材料作层间绝缘材料。就化学镀敷用的粘接材料而言、最好用能溶解于酸或氧化剂中的耐热树脂颗粒分散,于难于溶解于酸或氧化剂的耐热树脂中制成的产品。其原因是,经过粗化,除去了溶于酸或氧化剂中的耐热树脂颗粒,形成盒状固定物能提高与电路导体的粘接性。
上述粘接中,要用已光敏化的热固性树脂,和已光敏化的热固性树脂和热塑性树脂的组合物作难溶于酸或氧化剂的耐热树脂,因为,由于光敏,曝光和显影容易构成通孔。而且已光敏化的热固性树脂与热塑性树脂组合能提高粗糙度;因此,能提高电路导体的剥离强度,能防止经热循环而造成通孔部分出现的龟裂。
具体地说,环氧树脂与丙烯酸,甲基丙烯酸等反应生成的环氧丙烯酸酯和环氧丙烯酸酯与磺基聚乙烯的混合物是优选材料。就环氧丙烯酸酯而言,希望全部环氧基中的20-80%与丙烯酸,甲基丙烯酸等反应。
粘接中,耐热树脂颗粒要求选自(1)平均颗粒尺寸不大于10μm的耐热树脂粉;(2)聚集平均颗粒尺寸不大于2μm的耐热树脂粉而聚集成的平均颗粒尺寸在2-10μm的颗粒;(3)平均颗粒大小为2-10μm的耐热树脂粉与平均颗粒大小不大于2μm的耐热树脂粉的混合物;(4)平均颗粒尺寸不大于2μm的耐热树脂粉和无机粉中其少一种粘接到平均颗粒尺寸为2-10μm的耐热树脂粉表面而构成的假颗粒,因为它们可构成复杂的固定物。关于耐热树脂,环氧树脂,氧基树脂(蜜胺树脂,尿素树脂,胍胺树脂)等是优选的。特别是,改变低聚物的种类,固化剂的种类和交联密度,能改变环氧树脂在任何酸或氧化剂的溶解度。例如,当用胺固化剂固化双酚A型环氧树脂低聚物时,制成品易于溶解在氧化剂中。但是,固化酚醛清漆环氧树脂低聚物与咪唑固化剂的制成品难以溶解在氧化剂中。
本发明中可用的酸包括磷酸、盐酸,硫酸、甲酸或诸如醋酸之类的有机酸。其中的有机酸对粗糙化处理后从通孔中露出的金属导体层的腐蚀性小,因此、要求用有机酸。要求用铬酸,高锰酸盐(高锰酸钾等)作氧化剂。特别是,溶解并除去胺树脂时,要求用酸和氧化剂进行另一种粗化处理。
按本发明的多层印刷电路板中,层间绝缘层5可以是多层,例如,是以下的多层形式:
(1)在上层电路导体与下层电路导体之间形成两层结构的层间绝缘层,其中,上层电路导体的背面设置将能溶解于酸或氧化剂中的耐热树脂颗粒分散于难溶于酸或氧化剂中的耐热树脂中而构成的化学镀敷用粘接层,并在下层电路导体背面设置难溶于酸或氧化剂的耐热树脂。
该结构中,即使化学镀敷用粘接层经粗化处理,也不会造成层间短路。
(2)上层电路导体与下层电路导体之间形成3层结构的层间绝缘层,其中,在下层电路导体之间填入填充树脂材料,使下层电路导体表面和填充树脂材料变成同一平面,并且,其上形成难溶于酸或氧化剂的耐热树脂层和其上用溶于酸或氧化剂的耐热树脂颗粒分散于难溶于酸或氧化剂的耐热树脂形成的化学镀敷用粘接层。
该结构中,下层电路导体之间填入填充树脂材料,使衬底表面光滑,因而不会出现因厚度不均匀造成的曝光质量低劣。而且,当填充树脂材料中包含诸如二氧化硅之类的无机材料颗粒时,固化收缩率降低,以防止衬底翘曲。而且,要求用无溶剂树脂作填充树脂材料,无溶剂环氧树脂颗粒最好。因为,使用溶剂时,加热会使溶剂挥发,引起层间剥离。
(3)干燥第(2)项中形成的层间绝缘层5之后,用光敏树脂时,经曝光和显影形成通孔的开口部分,或,用热固性树脂时,用热固化和激光加工构成通孔用开口部分。
(4),设置有第(3)项中的通孔用开口部分的层间绝缘层5的表面粗糙后,加入晶核。
要求用贵金属离子、胶体等作晶核。通常,用氯化钯和钯胶体。而且,要求进行热处理,使晶核固定。
(5)经第(4)项加晶核后,构成光刻胶涂膜6。
可用市售产品做光刻胶涂膜6。并可用咪唑固化剂和环氧树脂与醋酸、甲基醋酸等反应生成的环氧醋酸酯的组合物,或环氧醋酸酯,磺基聚乙烯和咪唑固化剂的组合物。
这种情况下,要求环氧醋酸酯与磺基聚乙烯的比例是50/50-80/20。如果环氧醋酸酯的比例太大,则柔软性低,若比例太小,光敏性、耐酸碱性、耐氧化剂性均小。
就环氧醋酸酯而言,要求其全部环氧基中的20-80%与醋酸、甲基醋酸等反应,若醋酸比例太高,经OH基的亲水性变高,吸水性提高,而醋酸比例太小,分辨率降低。
就碱性骨架树脂而言,要求环氧树脂是酚醛清漆类树脂,因为它的交联密度高,有优异的耐碱性,可将固化产品的吸水率调节到不大于10%。关于酚醛清漆类环氧树脂有甲氧甲酚酚醛清漆类环氧树脂和苯酚酚醛清漆类环氧树脂。
(6)经第(5)项没形成光刻胶涂膜6的部分经最初镀敷。这时,不只构成铜图形7也构成通孔8。
要求用选自铜、镍、钴和磷中的至少两种金属的合金镀敷进行最初的镀敷,因为该合金的强度高能提高剥离强度。
最初化学镀溶液中,要求羟基羧酸作在碱性条件下马铜、镍、钴形成稳定络合物(或配合体)的络合剂。
最初化学镀溶液中,将金属离子还原成金属元素的还原剂要求是选自醛,连二磷酸盐(叫作令磷酸盐),氢化硼和联氨中的至少一种。这些还原剂溶于水,有优异的还原力。特别是,为沉淀镍,要求用连二磷酸盐。
最初化学镀溶液中,调节碱性条件用的PH值调节剂要求用选自氢氧化钠,氧氧化钾和氢氧化钙中的至少一种碱性化合物。在碱性条件下,羟基羧酸与镍离子等形成络合物。关于羟基羧酸,要求是柠檬酸,苹果酸,酒石酸等。要求羟基羧酸的浓度是0.1-0.8M。当浓度小于0.1M时,不能形成足够的络合物,会引起不正常沉淀和液体分解。当浓度大于0.8M时,沉淀速度变慢、并存在大量氢。
要求最初化学镀溶液包含双吡啶基,因为,双吡啶基能控制镀槽中出现金属氧化物,以控制出现瘤状物。
而且,溶解铜、镍和钴的化合物,如硫酸铜,硫酸镍、硫酸钴、氯化铜、氯化镍和氯化钴等提供铜离子、镍离子和钴离子。
由化学镀液构成的最初镀膜对化学镀敷用粘接层的粗化表面有优良的流动性,并描绘出粗化表面形式。因此,最初镀膜有与粗化表面相同的固定作用。因此,在最初镀膜上形成的第2镀膜由于本身具有固定作用因而能保证粘接性。结果,最初镀膜要求是从所述化学镀液沉淀出的高强度镀膜,用以控制剥离强度,第2镀膜要求是高导电性的、沉淀速度快,最好是从代替复合物镀液的简单铜镀液沉淀出的镀膜。
(7)第(6)次中形成的最初镀膜上进行第2次镀敷,构成包括通孔的电路导体,要求由第2次镀敷形成的镀膜是铜镀膜。
第2化学镀液要求用包含铜离子,三链烷醇胺、还原剂和PH值调节剂的化学镀液。其中铜离子浓度是0.005-0.015mol/l;PH值调节剂浓度是0.25-0.35mol/l,还原剂浓度是0.01-0.04mol/l。该镀液在镀槽中稳定,能减小瘤状物的产生。
第2化学镀液中,三链烷醇胺的浓度要求是0.1-0.8M。镀敷沉淀反应主要发生在该范围内。三链烷醇胺要求是三乙醇胺,三异丙醇胺,三甲醇胺和三丙醇胺中的至少一种,因为它们溶于水。
第2化学镀液中,还原剂要求是乙醛,连二磷酸盐、硼氢化合物和联氨中的至少一种,因为,它们能溶于水,并在碱性条件下有还原力。PH值调节剂要求是氢氧化钠,氢氧化钾和氢氧化钙中的至少一种。
按该方式,形成由最初镀膜和第2镀膜构成的导体图形,内层焊盘组穿过上层和通孔(图1中第3和第4行的全部32个焊盘和图2和图8中总的108个焊盘)和连接通孔组连接到衬底芯上的导体图形(图1中第5行中心的4个通孔和图2和图8中全部38个通孔)。
(8)之后,重复第(2)和第(3)步,形成有通孔的开口部分的层间绝缘层5(图1中除第1和第2行外的全部36个开口,图2和图8中全部144个通孔,用于在上层形成焊盘组)。
(9)层间绝缘层表面粗化后,给它加晶核,涂镀敷光刻胶组合物,干燥,曝光和显影,形成具有在加焊料凸点11的位置形成焊盘和通孔(图1中总数为100个开口和图2和图8中总数为324个开口)用的开口部分的镀敷光刻胶6。
(10)之后,重复步骤(6)、(7),由此,对没形成镀敷光刻胶6的部分最初镀敷和第2次镀敷,在图1中第1行和第2行(总数为64个焊盘)和通孔8的里边(总数为36个通孔)形成扁平焊盘9或在图2和图8的第1行,第2行和第3行(总数为180个焊盘)和通孔里边(总数为36个通孔)形成扁平焊盘9。
(11)之后,第(10)项中形成的焊盘9和通孔8的表面顺序镀Ni和Au。
(12)而且,加光敏焊料光刻胶10,进行曝光和显影,形成没有开口的焊料光刻胶层10,所述开口在相当于焊盘和通孔位置的尺寸比这些焊盘和通孔的尺寸大。具体地说,通孔8的尺寸是175μm,焊盘9的尺寸是100μm,焊料光刻胶10的开口尺寸在通孔部分8是200μm,在焊盘部分9的焊料光刻胶的开口尺寸是125μm。
(13)焊料箔叠置于聚对苯二甲酸乙酯膜上,对它腐蚀,在相当于通孔和焊盘的位置去除焊料图形。之后,叠膜,使焊料图形与焊盘和通孔接触,并且焊料在加热条件下回流转移到焊盘和通孔上,形成焊料凸点。而且,焊盘部分中的焊料量与通孔部分中的焊料量之比例如是190:210。
图1中展示出这样获得的多层印刷电路板的剖视示意图。图示的多层印刷电路板的背面设置有多层布线层,它实质上是按与上述方法相同的方法制成的。
本发明中、除了用上述的全加成工艺外,还可用半加成工艺制造多层印刷电路板。
半加成工艺是层间绝缘树脂层粗糙,在整个表面上化学镀一薄的厚度,在不形成导体的化学镀膜部分上形成光刻胶层,在未形成光刻胶的部分电解镀敷厚的厚度,去除光刻胶层和其下的化学镀膜,形成电路导体图形。
多层印刷电路板具有以下功能。
(1)如图1所示,多个焊料凸点以外边逐渐分割成台阶式下层电路导体,并经各个电路导体连接到背面处的外引出端。因此,焊料凸点不需要经由焊盘引出的布线连接到外引出端,而且,焊料盘之间的距离也有足以使一根布线穿过的宽度。结果,能实现芯片的高集成度(高致密度)。而且,布线长度缩短,因此,发送延迟减小,能传送高频信号。
(2)由于层间绝缘层中形成了金属通孔组,因而不会发生因树脂固化收缩或热膨胀引起的层间绝缘层翘曲或变形。而且,扁平焊盘由通孔组外圆周环绕,并用作缓冲区,它能控制围绕通孔形成区出现龟裂(它是因通孔组形成区与绝缘树脂层之间的热膨胀系数不同造成的)。
(3)达到焊料凸点高致密度的情况下,必须将焊料光刻胶的开口尺寸做得大于焊盘或通孔的尺寸,这是由于考虑到光掩模的位移。就此而言,按本发明,即使开口尺寸做大,焊料盘组的较大部分与通孔匹配,因此不会出现由于导体图形露出而导致焊料凸点位移或高度降低。
如上所述,按本发明,提供了能倒装式装配用的多层印刷电路板,达到了焊料凸点的高致密度,减小了因树脂固化收缩造成的变形,减小了焊料位移,有优异的安装可靠性。
而且,按本发明的多层印刷电路板能控制热循环中出现龟裂,能防止布线断裂,使用寿命长。
而且,按本发明的多层印刷电路板能缩短布线长度,减小发送延迟,噪声小,能用在高频区。

Claims (4)

1、多层印刷电路板,包括芯衬底,在衬底上交替叠置层间绝缘层和电路导体而形成的多层布线层,和在多层布线层的最外表面上平面化设置的有多个焊料凸点的焊盘组,其特征是,(1)从焊盘组外部位置起算的第1行至第5行的焊盘用连接到最外表面上的导体图形的扁平焊盘和焊盘表面上形成的焊料凸点构成,除这些焊盘之外的其它焊盘组用连接到位于内层的扁平内层焊盘组的通孔及通孔的凹槽部分中的焊料凸点构成;(2)从内层焊盘组的外部位置起算的第1行至第5行的焊料盘用连到与内层焊料组处于同一层中的导体图形的扁平焊盘构成,除此之外的其余内层焊盘用经通孔连接到内层上向里设置的又一内层扁平焊盘组的扁平焊盘构成,(3)至少有一层有上述第(2)项所述层的结构。
2、按权利要求1的多层印刷电路板,其中,层间绝缘层构成表面粗糙度为5-15μm的粗糙表面。
3、按权利要求1的多层印刷电路板,其中,在多层印刷电路板的最外表面上形成焊料光刻胶层,焊料光刻胶层开口尺寸做得大于构成焊盘的扁平焊盘和通孔的直径,使焊盘和通孔不覆盖焊料光刻胶。
4、按权利要求1的多层印刷电路板,其中,在多层印刷电路板的最外表面上形成焊料光刻胶层,焊料光刻胶的开口尺寸做得小于构成焊料盘的扁平焊盘和通孔的直径,以用焊盘和通孔覆盖焊料光刻胶。
CN97114842A 1996-06-19 1997-06-18 多层印刷电路板 Expired - Lifetime CN1082332C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8158507A JP3050807B2 (ja) 1996-06-19 1996-06-19 多層プリント配線板
JP158507/96 1996-06-19

Publications (2)

Publication Number Publication Date
CN1182345A CN1182345A (zh) 1998-05-20
CN1082332C true CN1082332C (zh) 2002-04-03

Family

ID=15673252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97114842A Expired - Lifetime CN1082332C (zh) 1996-06-19 1997-06-18 多层印刷电路板

Country Status (8)

Country Link
US (1) US6831234B1 (zh)
EP (2) EP0814643B1 (zh)
JP (1) JP3050807B2 (zh)
KR (1) KR100271430B1 (zh)
CN (1) CN1082332C (zh)
DE (1) DE69737317T2 (zh)
MY (1) MY125677A (zh)
SG (1) SG52992A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768559B (zh) * 2003-04-07 2011-12-07 揖斐电株式会社 多层印刷电路板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
JP3466443B2 (ja) 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
US7071424B1 (en) 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
JPH11307687A (ja) * 1998-04-16 1999-11-05 Ibiden Co Ltd パッケージ基板
US6807328B2 (en) * 1998-04-17 2004-10-19 John Farah Polished polyimide substrate
FR2782230B1 (fr) * 1998-08-06 2000-09-08 Bull Electronics Angers Carte de circuits imprimes
KR20080023369A (ko) 1998-09-17 2008-03-13 이비덴 가부시키가이샤 다층빌드업배선판
DE60027141T2 (de) 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
KR100481216B1 (ko) 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
CN1295781C (zh) * 2002-11-07 2007-01-17 矽统科技股份有限公司 半导体封装用基板及半导体装置
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、tcp型半導体装置、tcp用テープキャリア、プリント配線基板
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
CN100531516C (zh) * 2005-07-22 2009-08-19 鸿富锦精密工业(深圳)有限公司 印刷电路板
US8057887B2 (en) * 2005-08-17 2011-11-15 Rampart Fibers, LLC Composite materials including high modulus polyolefin fibers
US7648607B2 (en) * 2005-08-17 2010-01-19 Innegrity, Llc Methods of forming composite materials including high modulus polyolefin fibers
US7892633B2 (en) * 2005-08-17 2011-02-22 Innegrity, Llc Low dielectric composite materials including high modulus polyolefin fibers
JP5107270B2 (ja) * 2007-02-07 2012-12-26 ローム株式会社 実装基板および電子機器
KR100832650B1 (ko) * 2007-06-13 2008-05-27 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
CN101677068B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法
KR20100079389A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 베리어 패턴을 구비하는 볼 랜드 구조
JPWO2011058978A1 (ja) * 2009-11-10 2013-04-04 株式会社フジクラ 配線基板の製造方法
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
JP5709309B2 (ja) * 2011-03-28 2015-04-30 京セラサーキットソリューションズ株式会社 配線基板
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
JPH02100353A (ja) * 1988-10-07 1990-04-12 Nec Corp 半導体装置
JPH0311792A (ja) 1989-06-09 1991-01-21 Fujitsu Ltd はんだバンプの形成方法
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
WO1992020097A1 (en) 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
JPH04337695A (ja) 1991-05-15 1992-11-25 Hitachi Cable Ltd 多層配線構造体
US5355019A (en) 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2713037B2 (ja) 1992-07-30 1998-02-16 凸版印刷株式会社 プリント配線板及びその製造方法
JP2988603B2 (ja) 1992-08-20 1999-12-13 株式会社豊田自動織機製作所 半導体パッケージ
JPH0669615A (ja) 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JPH07112107B2 (ja) 1992-12-21 1995-11-29 日本電気株式会社 プリント配線板及びその製造方法
JPH06350230A (ja) 1993-06-08 1994-12-22 Fujitsu Ten Ltd プリント配線基板及びその製造方法
JP2550881B2 (ja) 1993-09-27 1996-11-06 日本電気株式会社 プリント配線板及びその検査方法
JP3166442B2 (ja) 1993-10-01 2001-05-14 株式会社日立製作所 多層配線基板およびその製造方法
US5487218A (en) 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
SG71838A1 (en) 1995-06-06 2000-04-18 Ibiden Co Ltd Printed circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768559B (zh) * 2003-04-07 2011-12-07 揖斐电株式会社 多层印刷电路板

Also Published As

Publication number Publication date
EP0814643A3 (en) 1999-04-14
KR980007906A (ko) 1998-03-30
EP0814643B1 (en) 2007-02-07
JP3050807B2 (ja) 2000-06-12
JPH1013026A (ja) 1998-01-16
US6831234B1 (en) 2004-12-14
EP0814643A2 (en) 1997-12-29
DE69737317T2 (de) 2007-05-31
EP1796445A2 (en) 2007-06-13
KR100271430B1 (ko) 2001-01-15
CN1182345A (zh) 1998-05-20
MY125677A (en) 2006-08-30
DE69737317D1 (de) 2007-03-22
EP1796445A3 (en) 2011-09-14
SG52992A1 (en) 1998-09-28

Similar Documents

Publication Publication Date Title
CN1082332C (zh) 多层印刷电路板
CN1082783C (zh) 多层印刷布线板
CN1080981C (zh) 印刷电路板
CN1319157C (zh) 多层电路板和半导体装置
CN102084731B (zh) 印刷电路板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN1929123A (zh) 多层配线基板及其制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
US20070001295A1 (en) Semiconductor device and fabrication method thereof
JP4475875B2 (ja) プリント配線板
JP4493923B2 (ja) プリント配線板
CN1265450C (zh) 用于装配电子零件的薄膜承载带
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPH10335831A (ja) 多層プリント配線板及び該製造方法
CN1267989C (zh) 电路部件搭载用基板
JP2005203457A (ja) 部品内蔵配線板の製造方法
JP2001144398A (ja) 配線基板および配線基板の製造方法
CN1591805A (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板
TWI290813B (en) Method for making substrate
CN1719588A (zh) Bga封装及其制造方法
US20110147923A1 (en) Surface Mounting Integrated Circuit Components
JP5466206B2 (ja) プリント基板
JPH1051118A (ja) プリント配線板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20020403

CX01 Expiry of patent term