CN102084731B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102084731B
CN102084731B CN200980125731.6A CN200980125731A CN102084731B CN 102084731 B CN102084731 B CN 102084731B CN 200980125731 A CN200980125731 A CN 200980125731A CN 102084731 B CN102084731 B CN 102084731B
Authority
CN
China
Prior art keywords
mentioned
insulating barrier
conductor circuit
conductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980125731.6A
Other languages
English (en)
Other versions
CN102084731A (zh
Inventor
竹中芳纪
中村武志
服部贵光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102084731A publication Critical patent/CN102084731A/zh
Application granted granted Critical
Publication of CN102084731B publication Critical patent/CN102084731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的目的在于提供一种平坦性良好的印刷电路板。所制造的印刷电路板的特征在于，具备：绝缘材料；第一导体电路，其形成于上述绝缘材料上；树脂绝缘层，该树脂绝缘层具备：第一绝缘层，其形成在上述绝缘构件以及上述第一导体电路上，使上述第一导体电路之间绝缘；第二绝缘层，其形成在该第一绝缘层上且具有用于形成第二导体电路的凹部；以及用于形成通路导体的开口部；第二导体电路，其形成在上述凹部内；以及通路导体，其形成在上述开口部内，用于连接上述第一导体电路与上述第二导体电路，其中，上述第一绝缘层含有第一无机颗粒，上述第二绝缘层含有粒径小于上述第一无机颗粒的粒径的第二无机颗粒。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种即使布线密度较高的情况下也确保充分的线间绝缘性并且能够得到充分的平坦性的印刷电路板及其制造方法。 
背景技术
近年来，电子设备高功能化不断发展，另一方面强烈要求电子设备小型化、薄型化。由此，在IC芯片、LSI等电子部件中高密度集成化快速发展，因此，要求装载这些电子部件的印刷电路板在多层电路板化的同时提高布线密度。当布线密度提高时，布线的线宽/间距(L/S)自然缩小。 
当布线的线宽/间距(L/S)缩小时，布线的厚宽比增加，在树脂绝缘层上形成多层印刷板的布线的情况下，特别会产生通路与树脂绝缘层之间的密合性降低这种问题。为了应对这种布线与树脂绝缘层之间的充分密合性的问题，在提高多层印刷板的布线密度方面提出了例如在日本专利第3629375号公报(专利文献1)中公开的技术(下面称为以往技术)。 
该以往技术将布线图案与通路作为一个整体嵌入到同一树脂绝缘层内部，在确保布线与树脂绝缘层的充分密合性这一点是优异的技术。 
但是另一方面，在多层印刷板中存在例如由于电子部件的发热引起树脂绝缘层膨胀而产生局部弯曲等问题。因此，为了降低树脂本身的热膨胀系数来防止变形，通常含有硅、氧化铝、氧化锆等氧化物的无机颗粒作为填充剂(填料)。为了提高其填充率，而存在利用直径更小的这种无机颗粒的趋势。 
专利文献1：日本专利第3629375号公报 
发明内容
发明要解决的问题
但是，在将布线嵌入树脂绝缘层内部的情况下，即使在确保层间绝缘性来提高印刷电路板的可靠性方面，平坦地形成树脂绝缘层也是最基本的。这种树脂绝缘层的平坦性被制造时的绝缘树脂的流动性控制。例如在上述以往技术的图6(b)中，在形成有下层图案、即具有凹凸的芯基板上形成树脂绝缘层时，如果树脂的流动性降低，则在相邻的下层图案布线之间的绝缘层表面上产生凹部而失去平坦性。在针对这种不平坦的层间材料如上述发明那样形成嵌入布线(上层图案)时，很有可能由于没有形成正常的槽(沟槽)而层间绝缘性降低从而导致短路。 
树脂绝缘层的流动性依赖于上述填充材料，在无机颗粒的直径更小的情况下树脂绝缘层的流动性降低。另外，如上述那样为了有效降低层间材料的热膨胀系数而要提高填充率，因此层间绝缘性降低。 
另一方面，随着布线的线宽/间距(L/S)的缩小，确保布线之间绝缘性也作为重要的问题之一被列举出来。在上述以往技术那样将布线嵌入到层间绝缘层内部的情况下，这种布线之间的绝缘性也受到树脂绝缘层所含的无机颗粒的影响。 
即，通过在用于形成绝缘层的树脂中利用直径较大的填充材料能够使树脂本身的比面积变小而能够提高流动性，因此能够形成平坦的树脂绝缘层。然而，在形成于这种树脂绝缘层上的上层嵌入布线的槽的表面，在填充材料与树脂之间形成间隙或者产生填充材料脱落而成的孔，因此当形成上部图案布线的导电物质被填充到这种区域时会损坏线间绝缘性而容易产生短 路。 
另外，如上述那样在孔较多而凹凸的槽中制作出的布线图案由于集肤效应而导致电特性恶化，对高频特性带来不良影响。另外，当填充材料的直径变大时填充率降低，因此树脂热膨胀引起变形变大，从而印刷电路板的可靠性降低。 
因此，为了满足对由高密度电路所需的良好的线宽/间距(L/S)构成且具有良好的线间绝缘性和层间绝缘性并且还考虑了耐热性的多层印刷板的需求，需要解决上述复合问题的制造方法和其产品。 
用于解决问题的方案
本发明是鉴于上述情形而完成的。 
即，根据本发明的第一观点，第一印刷电路板的特征在于，具备：绝缘构件；第一导体电路，其形成在上述绝缘构件上；树脂绝缘层，其具备：第一绝缘层，其形成在上述绝缘构件以及上述第一导体电路上，使上述第一导体电路之间绝缘；第二绝缘层，其形成在该第一绝缘层上且具有用于形成第二导体电路的凹部；以及用于形成通路导体的开口部；第二导体电路，其形成在上述凹部内；以及通路导体，其形成在上述开口部内，用于连接上述第一导体电路与上述第二导体电路，其中，上述第一绝缘层含有第一无机颗粒，上述第二绝缘层含有粒径小于上述第一无机颗粒的粒径的第二无机颗粒。 
在此，形成在上述凹部内的第二导体电路的表面优选与上述树脂绝缘层的表面位于大致同一平面上。另外，优选上述第一绝缘层的厚度大于上述第一导体电路的厚度，优选上述第二绝缘层的厚度大于上述第二导体电路的厚度。 
优选上述第二绝缘层中的上述第二颗粒的含有量为形成上述第二绝缘层的树脂的总重量的10～70重量％，优选上述第 一无机颗粒和上述第二无机颗粒是从由无机氧化物、碳化物、无机氮化物、无机盐以及硅酸盐构成的群中选择的至少一种以上的化合物。并且，优选上述无机颗粒被表面改性剂涂覆。 
根据本发明的第二观点，第一印刷电路板的制造方法的特征在于，具备以下步骤：在绝缘构件的表面形成第一导体电路；在上述绝缘构件以及上述第一导体电路上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上，含有平均粒径小于上述第一无机颗粒的平均粒径的第二无机颗粒；形成贯通上述树脂绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成第二导体电路的凹部；在上述凹部内形成第二导体电路；以及在上述开口部内形成用于连接上述第一导体电路与上述第二导体电路的通路导体。 
在此，优选以使上述凹部的深度浅于上述第二绝缘层的厚度的方式形成该凹部。另外，优选利用激光形成上述开口部和上述凹部，优选利用准分子激光或者UV激光来形成上述凹部，利用二氧化碳激光来形成上述开口部。并且，优选以使上述树脂绝缘层的表面与上述第二导体电路的表面位于大致同一平面的方式形成上述第二导体电路。 
根据本发明的第三观点，第二印刷电路板的特征在于，具备：绝缘构件；第一导体电路，其形成在上述绝缘构件上；树脂绝缘层，其具备：第一绝缘层，其形成在上述绝缘构件以及上述第一导体电路上，使上述第一导体电路之间绝缘；第二绝缘层，其形成在该第一绝缘层上且具有用于形成第二导体电路的凹部；以及用于形成通路导体的开口部；第二导体电路，其形成在上述凹部内；以及通路导体，其形成在上述开口部内，用于连接上述第一导体电路与上述第二导体电路，其中，上述 第一绝缘层含有第一无机颗粒，上述第二绝缘层实质上仅由树脂构成。 
根据本发明的第四观点，第二印刷电路板的制造方法的特征在于，具备以下步骤：在绝缘构件的表面形成第一导体电路；在上述绝缘构件以及上述第一导体电路上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上，实质上仅由树脂构成；形成贯通上述树脂绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成第二导体电路的凹部；在上述凹部内形成第二导体电路；以及在上述开口部内形成用于连接上述第一导体电路与上述第二导体电路的通路导体。 
根据本发明的第五观点，第三印刷电路板的特征在于，具备：至少一层树脂绝缘层，其第一面侧设置有第一凹部，并且第二面侧设置有第二凹部；部件装载用焊盘，其形成在上述第一凹部内；导体电路，其形成在上述第二凹部内；以及通路导体，其用于使上述部件装载用焊盘与上述导体电路层间导通，上述树脂绝缘层具备：第一绝缘层，其使上述部件装载用焊盘之间绝缘；第二绝缘层，其使上述导体电路之间绝缘；以及通路导体用开口部，其用于形成上述通路导体，上述第一绝缘层含有第一无机颗粒，上述第二绝缘层含有粒径小于上述第一无机颗粒的粒径的第二无机颗粒。 
根据本发明的第六观点，第三印刷电路板的制造方法的特征在于，具备以下步骤：在支承部件的第一面上形成部件装载用焊盘；在上述支承部件以及上述部件装载用焊盘上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上， 含有平均粒径小于上述第一无机颗粒的平均粒径的第二无机颗粒；形成贯通上述第一绝缘层和上述第二绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成第二导体电路的凹部；导体电路形成步骤，在上述凹部内形成第二导体电路；以及通路导体形成步骤，在上述开口部内形成用于连接上述第一导体层与上述第二导体电路的通路导体。 
根据本发明的第七观点，第四印刷电路板的特征在于，具备：至少一层树脂绝缘层，其第一面侧设置有第一凹部，并且第二面侧设置有第二凹部；部件装载用焊盘，其形成在上述第一凹部内；导体电路，其形成在上述第二凹部内；以及通路导体，其用于使上述部件装载用焊盘与上述导体电路层间导通，上述树脂绝缘层具备：第一绝缘层，其使上述部件装载用焊盘之间绝缘；第二绝缘层，其使上述导体电路之间绝缘；以及通路导体用开口部，其用于形成上述通路导体，上述第一绝缘层含有第一无机颗粒，上述第二绝缘层实质上仅由树脂构成。 
根据本发明的第八观点，第四印刷电路板的制造方法的特征在于，具备以下步骤：在支承部件的第一面上形成部件装载用焊盘；在上述支承部件以及上述部件装载用焊盘上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成于该第一绝缘层上，实质上仅由树脂构成；形成贯通上述第一绝缘层与上述第二绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成导体电路的凹部；在上述凹部内形成第二导体电路；以及在上述开口部内形成用于连接上述部件装载用焊盘与上述导体电路的通路导体。 
发明的效果
通过设为上述结构，能够制造平坦性良好的印刷电路板。 
附图说明
图1是概要地表示本发明的第一实施方式所涉及的印刷电路板的结构的截面图。 
图2A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之一)。 
图2B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之二)。 
图2C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之三)。 
图2D是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之四)。 
图2E是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之五)。 
图2F是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之六)。 
图3A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之七)。 
图3B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之八)。 
图3C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之九)。 
图4A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十)。 
图4B是放大图4A的一部分的图。 
图5A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十一)。 
图5B是表示第一实施方式所涉及的印刷电路板的制造工 序的工序图(之十二)。 
图5C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十三)。 
图6A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十四)。 
图6B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十五)。 
图6C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十六)。 
图7A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之十七)。 
图7B是表示第一实施方式所涉及的印刷电路板的结构的截面图。 
图8是表示本发明的第二实施方式所涉及的印刷电路板的结构的截面图。 
图9A是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之一)。 
图9B是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之二)。 
图9C是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之三)。 
图9D是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之四)。 
图9E是放大图9D的一部分的图。 
图10A是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之五)。 
图10B是表示第二实施方式所涉及的印刷电路板的制造工 序的工序图(之六)。 
图11A是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之七)。 
图11B是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之八)。 
图12是概要地表示本发明的第三实施方式所涉及的印刷电路板的结构的截面图。 
图13A是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之一)。 
图13B是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之二)。 
图13C是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之三)。 
图13D是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之四)。 
图14A是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之五)。 
图14B是放大图14A的一部分的图。 
图14C是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之六)。 
图14D是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之七)。 
图14E是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之八)。 
图14F是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之九)。 
图15A是表示第三实施方式所涉及的印刷电路板的制造工 序的工序图(之十)。 
图15B是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十一)。 
图15C是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十二)。 
图15D是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十三)。 
图16A是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十四)。 
图16B是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十五)。 
图16C是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十六)。 
图16D是表示第三实施方式所涉及的印刷电路板的制造工序的工序图(之十七)。 
图17是表示第四实施方式所涉及的印刷电路板的结构的截面图。 
图18A是表示第四实施方式所涉及的印刷电路板的制造工序的工序图(之一)。 
图18B是放大图18A的一部分的图。 
图19A是比较例的印刷电路板的导体电路和树脂绝缘层的截面图。 
图19B是放大比较例的印刷电路板的截面图的电子显微镜照片。 
图20A是放大实施例1的印刷电路板的导体电路和树脂绝缘层的截面图的电子显微镜照片。 
图20B是放大实施例1的印刷电路板的导体电路和树脂绝 缘层的截面图的电子显微镜照片。 
具体实施方式
下面，参照图1～20以第一至第四实施方式来详细说明本发明所涉及的印刷电路板的示例。此外，在下面的说明和附图中对相同或者同等要素附加相同附图标记，省略重复说明。 
[第一实施方式] 
首先，说明第一实施方式。图1表示本发明的第一实施方式所涉及的印刷电路板100的结构，示出构成上述印刷电路板100的芯基板10、层叠部20U、20L、阻焊层30U、30L以及焊锡部件(焊锡凸块)50U、50L的位置关系。 
下面，详细说明印刷电路板100。 
如图1所示，印刷电路板100具备：(a)芯基板10；(b)层叠部20U，其形成于芯基板10的+Z方向侧；(c)焊锡部件50U，其被设置在包含焊盘部分的导体电路162U上，该导体电路162U形成在构成层叠部20U的树脂绝缘层中的最外层的+Z方向侧表面(第一面)；(d)阻焊层30U，其形成于层叠部20U的+Z方向侧表面上；(e)层叠部20L，其形成在芯基板10的-Z方向侧；(f)焊锡部件50L，其被设置在包含焊盘部分的导体电路162L上，该导体电路162L形成在构成层叠部20L的树脂绝缘层中的最外层的-Z方向侧表面(第二面)；以及(g)阻焊层30L，其形成在层叠部20L的-Z方向侧表面上。 
上述芯基板10具备：(i)作为“绝缘构件”的绝缘部件10S；(ii)导体电路12U，其形成在绝缘部件10S的+Z方向侧表面上；(iii)导体电路12L，其形成在绝缘部件10S的-Z方向侧表面上。 
上述层叠部20U具备：(i)树脂绝缘层22U，其形成于芯基板10的+Z方向侧；(ii)导体电路142U，其形成在树脂绝缘层22U的 +Z方向侧表面上；(iii)通路导体141U，其电连接导体电路12U与导体电路142U。 
如图1所示，上述树脂绝缘层22U不是由单一的树脂形成，而是由含有粒径不同的无机颗粒的两种树脂绝缘层221U和222U形成。即，在芯基板10的+Z方向侧表面上形成含有粒径较大的无机颗粒的树脂绝缘层221U(第一绝缘层)，在该树脂绝缘层221U的+Z方向侧表面上形成树脂绝缘层222U(第二绝缘层)，该树脂绝缘层222U含有的无机颗粒的粒径小于221U所含的无机颗粒的粒径。 
层叠部20U还具备：(iv)树脂绝缘层24U，其形成在树脂绝缘层22U和导体电路142U的+Z方向侧表面上；(v)导体电路162U，其形成在树脂绝缘层24U的+Z方向侧表面上；(iii)通路导体161U，其电连接导体电路142U与导体电路162U。 
上述层叠部20L除了层叠方向为-Z方向以外，与上述层叠部20U的结构相同。因此，在与层叠部20U的结构要素对应的层叠部20L的结构要素中使用末尾为“L”的附图标记，来与末尾为“U”的层叠部20U的结构要素进行区分。 
此外，通常导体电路12U、142U、162U的形状以及通路导体141U、161U的形成位置与导体电路12L、142L、162L的形状以及通路导体141L、161L的形成位置不同。 
另外，还能够在树脂绝缘层22U(22L)与树脂绝缘层24U(24L)之间设置一层以上的由树脂绝缘层、导体电路以及通路导体构成的布线层。 
如图1所示，在本第一实施方式中，将导体电路142U、162U以与树脂绝缘层22U、24U的+Z方向侧表面(第一面)大致呈平面的方式嵌入到树脂绝缘层22U、24U的内部，但是在形成更多的布线层的情况下，也可以设为在其一部分布线层中将导体电路 形成在树脂绝缘层的+Z方向侧表面(第一面)上。 
另外，在本第一实施方式中，将导体电路142L、162L以与树脂绝缘层22L、24L的-Z方向侧表面大致呈平面的方式嵌入到树脂绝缘层22L、24L的内部，但是在形成更多的布线层的情况下，也可以设为在其一部分布线层中将导体电路形成在各树脂绝缘层的-Z方向侧表面上。 
在形成更多的布线层的情况下，除了上述嵌入布线形成法(LPP法)以外，也可以通过半添加法、减去法中的任一方法来形成，当然也可以组合这些方法。 
接着，以使用两面形成有导体电路的支承部件的情况为例来说明第一实施方式的印刷电路板100的制造。 
在制造印刷电路板100时，首先，准备支承部件BS(参照图2A)。支承部件BS由绝缘部件10S、形成于绝缘部件10S的两面的导体层FU和FL构成。导体层FU和FL是厚度大约几μm至几十μm左右的金属箔。 
绝缘部件10S例如能够举出玻璃基材双马来酰亚胺三嗪树脂浸渍层叠板、玻璃基材聚苯醚树脂浸渍层叠板、玻璃基材聚酰亚胺树脂浸渍层叠板、将单面被粗糙化的铜箔热压接到聚四氟乙烯等氟树脂基板而成的氟树脂覆铜层叠板以及陶瓷层叠板等。 
另外，还能够使用市场上销售的双面覆铜层叠板、单面覆铜层叠板。这种市场上销售的产品例如可举出MCL-E679、FGR(日立化成工业股份有限公司制)等。此外，还能够使用金属板作为支承部件BS。 
首先，使用钻机在上述绝缘部件10S上开用于导通连接的贯通孔19(参照图2B)。该贯通孔的直径优选形成为大约0.15～大约0.30μm，更优选形成为大约0.18～0.25μm。 
接着，对上述那样形成的贯通孔19的内壁进行去沾污处理，按照无电解镀、电解镀的顺序来进行镀处理，在无电解镀膜上形成电解镀膜。例如，使用如下表1示出的镀处理浴，当在浴温60～80℃、浸渍15～45分钟这种条件下进行镀处理时，能够形成较薄的无电解镀膜。 
[表1] 
无电解镀浴的组成1 
化合物名称              量 
EDTA                    150g/L 
硫酸铜                  20g/L 
HCHO                    30ml/L 
NaOH                    40g/L 
α，α’-联吡啶         80mg/L 
PEG                     0.1g/L 
接着，例如使用如下表2示出的浴，在电流密度0.5～2A/dm2、通电时间15～45分钟、浴温20～40℃的条件下进行电解镀处理，从而能够形成较厚电解镀膜(参照图2C)。其结果，形成导体膜FUP、FLP。 
此外，在图2C中，将导体膜FUP、FLP作为一层而示出。 
[表2] 
电解镀浴的组成1 
化合物名称              量 
硫酸                    180g/L 
硫酸铜                  80g/L 
添加剂                  1ml/L 
作为使用于上述电解镀浴的添加剂，例如能够举出カパラシドGL(Atotech Japan(アトテツクジヤパン)制)等。 
如上所述，将形成了由无电解镀膜和电解镀膜构成的导体层的绝缘部件10S进行水洗/干燥之后，进行粗糙处理以提高填充到上述贯通孔19内的树脂与形成于贯通孔内壁的镀膜之间的密合性(参照图2D)。例如，通过使用组成为如下表3所示的氧化浴和还原浴来进行黑化处理，能够进行粗糙化。 
[表3] 
氧化浴(黑化浴)               还原浴 
NaOH(大约10g/L)              NaOH(大约10g/L) 
NaClO2(大约40g/L)            NaBH4(大约6g/L) 
Na3PO4(大约6g/L) 
接着，在黑化处理后的镀膜的+Z方向侧表面上载置金属掩模M，之后，例如制备由硅颗粒/双酚F型环氧树脂/流平剂/固化剂＝150～200/75～125/1～2/5～8(重量比)构成的填充材料，使用刮板来填充到贯通孔，并使之干燥、固化(参照图2E)。 
接着，去除金属掩模M，通过研磨来切削从通孔溢出而覆盖在镀膜上的填充材料，使之与镀膜呈大致平面。能够通过带式研磨机研磨、抛光研磨等来去除这种填充剂。 
接着，为了对包括填充树脂11的研磨表面在内的表面形成镀层而进行去沾污处理，在通过无电解镀处理形成镀膜之后，通过电解镀处理来形成电解镀膜(参照图2F)。形成导体膜12UP、12LP。 
如上所述，图2F阶段中的无电解镀处理是对如上述那样确保了平坦性的支承部件的表面附加催化剂，因而能够按照常用 的方法来进行。例如，附加钯催化剂(Atotech(アトテツク)公司制)而实施无电解镀铜处理，由此能够形成厚度0.1～0.5μm的无电解镀膜。接着，在上述条件下进行电解镀处理，由此能够在无电解镀膜上设置厚度5～25μm的电解镀膜。 
在图2F中也将导体膜12UP、12LP作为一层而示出。 
接着，利用减去法在绝缘部件10S的两面同时形成导体电路12U、12L以及覆盖树脂填充材料11的导体电路(参照图3A～图3C)。 
即，在镀膜的表面层压感光性干膜，将描绘有图案的光掩模载置到该干膜上来进行曝光，之后，利用显影液进行显影来形成防蚀涂层RU、RL(参照图3A)。 
在此所使用的光掩膜优选玻璃制的掩模。在如上所述层压干膜、载置光掩模之后，例如如果在80～120mJ/cm2的条件下进行曝光，使用0.5～1.0％的碳酸钠水溶液来进行显影处理，能够形成厚度大约10～大约20μm的防蚀涂层(参照图3A)。 
接着，如图3B所示，通过对未形成防蚀涂层的部分进行蚀刻，能够设为形成了导体电路以及覆盖填充材料的贯通孔覆盖导体层部分的部件。 
在此，蚀刻液例如能够举出硫酸-过氧化氢混合液、过硫酸铵、过硫酸钠、过硫酸钾、其它过硫酸盐水溶液、氯化亚铁水溶液以及氯化铜水溶液等。 
例如通过使用上述硫酸-过氧化氢混合液进行蚀刻来去除未形成防蚀涂层的部分的镀膜，利用5％氢氧化钾水溶液来去除上述防蚀涂层，由此形成导体电路和贯通孔用覆盖导体层(下面简单称为“导体电路”)。在此，贯通孔用覆盖导体层是指覆盖填充材料的导体层(参照图3C)。这样，制造出芯基板10。 
此外，还能够将上述那样形成的导体电路12U、12L和贯通 孔覆盖导体层的表面设为粗糙面。此时，例如能够使用包含咪唑铜络合物的蚀刻液，还能够使用mec etch bond(メツクエツチボンド)(mec(メツク)公司制)等市场上销售的蚀刻液。 
接着，以覆盖上述那样形成的导体电路12U以及通过蚀刻而露出的绝缘部件10S的各+Z方向侧表面的方式形成树脂绝缘层22U。该树脂绝缘层22U具有第一绝缘层221U和第二绝缘层222U，该第一绝缘层221U由含有第一无机颗粒IPL的树脂构成，该第二绝缘层222U形成在第一绝缘层221U的+Z方向侧表面上，并且由含有平均粒径小于第一无机颗粒IPL的平均粒径的第二无机颗粒IPS的树脂构成(参照图4A、图4B)。 
另外，在上述导体电路12L以及通过蚀刻而露出的支承部件10S的-Z方向侧表面上也同样地形成与上述第一绝缘层221U和上述第二绝缘层222U相同的第一绝缘层221L和第二绝缘层222L。这样，形成树脂绝缘层22U、22L(参照图4A、图4B)。 
关于该树脂绝缘层22U，可以将第一绝缘层、第二绝缘层依次层压到芯基板10上来形成，也可以预先将第一绝缘层和第二绝缘层组合成一片，将其层压到芯基板10上来形成。 
例如，在压力大约0.5～0.9MPa、温度80～120℃、时间15～45秒的条件下进行层叠，之后，在大约160～200℃的条件下使其热固化15～45分钟，由此能够形成树脂绝缘层22U。 
第一绝缘层221U(221L)所含的第一无机颗粒IPL的平均粒径优选为0.2～3μm，平均粒径更优选为0.3～0.7μm。在第一无机颗粒IPL的平均粒径小于0.2μm的情况下，形成第一绝缘层221U(221L)的树脂的流动性降低，有可能使向导体电路12U(12L)之间的填充性降低。另一方面，在第一无机颗粒IPL的平均粒径超过3μm的情况下，有可能使树脂绝缘层22U(22L)的表面的平坦性降低，在导体电路142U(142L)的间隔特别微细的情况下， 有可能使导体电路142U(142L)的厚度偏差变大。 
第二绝缘层222U(222L)所含的第二无机颗粒IPS的平均粒径优选为0.01～0.03μm，平均粒径更优选为0.015～0.025μm。在此，在第二无机颗粒IPS的平均粒径小于0.01μm的情况下，树脂绝缘层中的第二无机颗粒的分散性降低，有可能难以使树脂绝缘层22U(22L)的热膨胀系数均匀。另一方面，在第二无机颗粒IPS的平均粒径超过0.03μm的情况下，如后述那样，利用激光在第二绝缘层222U(222L)上形成导体电路142U(142L)用凹部时，由于第二无机颗粒IPS的脱落而产生的凹凸形状变得明显，成为由于集肤效应而导致电特性的降低的主要原因，因此不优选。 
另外，形成第一绝缘层221U(221L)的树脂中的第一无机颗粒IPL的含有量优选为形成第一绝缘层的树脂的总重量的10～70重量％，更优选为40～60重量％。在第一无机颗粒IPL的含有量小于10重量％的情况下，导致形成第一绝缘层221U(221L)的树脂的热膨胀系数增大，导体电路12U(12L)与第一绝缘层221U(221L)之间容易产生剥离。另外，形成第一绝缘层221U(221L)的树脂的流动性降低，向导体电路之间的填充性降低，其结果，有可能使树脂绝缘层的厚度偏差变大。 
另一方面，当第一无机颗粒IPL的含有量超过70重量％时，由于存在过量的第一无机颗粒IPL而容易阻碍形成树脂绝缘层22U的第一绝缘层221U与导体电路12U之间的密合，其结果是例如在回流焊接时引起在第一绝缘层221U与导体电路12U的界面上产生剥离。并且，例如无机颗粒不会被压入到后述的通路导体用的开口部的底部而残留，由此能够导致层间连接性的降低。 
形成第二绝缘层222U(222L)的树脂中的第二无机颗粒IPS的含有量优选为形成第二绝缘层的树脂的总重量的10～70重量％，更优选为40～60重量％。在第二无机颗粒IPS的含有量小于 10重量％的情况下，导致形成第二绝缘层222U(222L)的树脂的热膨胀系数增大，导体电路142U(142L)与第二绝缘层222U(222L)之间容易产生剥离。 
另一方面，当第二无机颗粒IPS的含有量超过70重量％时，形成过量固着，难以形成电特性良好的布线形状。 
作为构成第一绝缘层221U(221L)、第二绝缘层222U(222L)的树脂，从热固性树脂、感光性树脂、对热固性树脂的一部分附加感光性基团而得到的树脂、包含它们与热塑性树脂的树脂复合体等中选择。构成第一绝缘层221U(221L)和第二绝缘层222U(222L)的树脂(无机颗粒以外的部分)可以是相同的树脂，也可以是不同种类的树脂，但是从第一绝缘层与第二绝缘层的粘接性方面考虑，优选使用相同的树脂。 
另外，第一绝缘层221U(221L)的厚度为能够使上述导体电路12U(12L)之间绝缘的厚度即可，优选为大于导体电路12U(12L)的厚度。具体地说，第一绝缘层221U(221L)的厚度优选为大约20～30μm。此外，第一绝缘层221U(221L)中的进入导体电路12U(12L)之间的部分使在平面上相邻的导体电路之间绝缘。 
第二绝缘层222U(222L)的厚度为能够使上述导体电路142U(142L)之间绝缘的厚度即可，优选为大于导体电路142U(142L)的厚度。具体地说，优选为大约10～20μm。通过后述的方法在上述第二绝缘层222U(222L)上形成导体电路形成用的凹部，在此所形成的凹部之间的树脂使在平面上相邻的导体电路之间绝缘。 
作为该树脂绝缘层22U、22L，例如能够使用多个片层间绝缘用膜、预浸料、其它半固化树脂薄片。从工艺简单这一点考虑，更优选使用接合多片层间绝缘用膜等而成的一片膜。另外， 也可以在上述金属箔上通过对未固化的液体树脂进行丝网印刷来形成树脂绝缘层。 
此外，例如也可以在其它基板上粘贴形成第一绝缘层的层间绝缘用膜以及形成第二绝缘层的层间绝缘用膜来形成树脂绝缘层22U、22L。 
接着，如图5A所示，形成期望数量的用于层间连接的通路导体用开口部15UVO、15LVO(下面，将该工序称为第一激光加工)。作为能够用于形成这些开口部的激光，能够举出二氧化碳激光、准分子激光、YAG激光、UV激光等。此外，在利用激光形成开口部的情况下，也可以使用PET(聚对苯二甲酸乙酯)膜等保护膜。 
接着，如图5A所示，使用UV激光或者准分子激光来进行第二激光加工，形成导体电路用的第一凹部15UO和15LO。 
在进行该第二激光加工之后，优选去除残留于上述通路导体用开口部15UVO、15LVO的底部的树脂残渣。由此，能够提高后续形成的通路导体与后续形成的焊盘的连接可靠性。 
另外，也可以在形成上述导体电路用凹部15UO和15LO以及通路导体用开口部15UVO、15LVO之后，在高锰酸水溶液中浸渍该部件，使树脂绝缘层222U、222L的表面粗糙化。 
接着，如图5B所示，以覆盖包含通路导体用开口部15UVO、15LVO以及第一凹部15UO和15LO的树脂绝缘层222U、222L的表面的方式形成由无电解镀膜(无电解铜镀膜)和形成于无电解镀膜上的电解镀膜(电解铜镀膜)构成的镀层14UP、14LP。 
接着，对上述镀层14UP、14LP进行研磨直到露出树脂绝缘层222U、222L的表面为止，由此形成被嵌入到树脂绝缘层22U的通路导体141U和导体电路142U以及被嵌入到树脂绝缘层22L的通路导体141L和导体电路142L(参照图5C)。作为在此所使用 的研磨方法，例如能够举出化学机械研磨(Chemical Mechanical Polishing、CMP)、抛光研磨等。 
在进行抛光研磨的情况下，例如优选使用#400、600、800中的任一系列的抛光，更优选使用#600。 
由此，形成导体电路142U和连接导体电路142U与导体电路12U的通路导体141U以及导体电路142L和连接导体电路142L与导体电路12L的通路导体141L。 
接着，以覆盖上述那样形成的树脂绝缘层22U和导体电路142U的表面的方式形成树脂绝缘层24U，并且以覆盖树脂绝缘层22L和导体电路142L的表面的方式形成树脂绝缘层24L(参照图6A)。 
之后，在这些树脂绝缘层24U、24L上进行与上述第一激光加工和第二激光加工相同的加工，形成用于层间连接的通路导体用开口部17UVO、17LVO以及导体电路用开口部17UO、17LO(参照图6B)。 
能够使用从由二氧化碳激光、准分子激光以及YAG激光构成的群中选择的任一激光来形成通路导体用开口部17UVO、17LVO。另外，能够使用UV激光或者准分子激光来形成导体电路用开口部17UO、17LO。 
例如将ABF(Ajinomoto Fine-Techno(味の素フアインテクノ)股份有限公司制)等积层布线用层间膜粘贴到支承部件，在大约150～200℃的条件下热固化150～210分钟并进行层压，由此能够形成树脂绝缘层24U、24L。此外，在使用感光性树脂作为树脂绝缘层24U、24L的情况下，进行曝光/显影，与上述同样地形成通路导体用开口部17UVO、17LVO以及导体电路用开口部17UO、17LO即可。 
接着，在树脂绝缘层24U、24L的表面形成催化核，在与上 述条件同样的条件下进行无电解镀处理和电解镀处理来形成镀膜。接着，与上述同样地进行研磨。这样，形成积层部20U、20L(参照图6C)。 
接着，在积层部20U、20L的表面分别形成阻焊层30U、30L。例如通过涂覆市场上销售的阻焊层组合物并进行干燥处理，能够形成这种阻焊层30U和30L。 
接着，使用掩模进行曝光/显影，通过光刻法在阻焊层30U和30L上分别形成使导体电路的一部分露出的开口部51UO和51LO(参照图7A)。 
在此，从形成于阻焊层内的开口部51UO和51LO露出的导体电路162U和162L作为焊盘而发挥功能，在该焊盘上印刷焊锡膏或者装载焊锡球，之后通过回流焊来形成焊锡部件(焊锡凸块)50U1、50U2以及50L1、50L2(参照图7B)，其结果，该印刷电路板通过这些焊锡部件50U、50L与其它基板进行电连接。 
如上所述，根据上述本第一实施方式的多层印刷电路板100，利用含有粒径不同的无机颗粒的树脂来形成用于嵌入导体电路12U(12L)和导体电路142U(142L)的树脂绝缘层22U(22L)，由此能够在形成树脂绝缘层22U(22L)之后形成的作为第二导体电路的导体电路142U(142L)周围配置含有粒径相对小的无机颗粒的树脂绝缘层(第二绝缘层)222U(222L)。 
因此，例如使用激光在含有粒径较小的无机颗粒的树脂绝缘层222U(222L)上形成导体电路形成用凹部15UO(15LO)时，即使无机颗粒从树脂中脱落，所形成的凹部表面的凹凸也较小。 
另一方面，由包含粒径相对大的无机颗粒的树脂形成的树脂绝缘层(第一绝缘层)221U(221L)的比表面面积变小，树脂的流动性随之提高。其结果是能够将树脂绝缘层221U(221L)无间隙地填充到作为第一导体电路的导体电路12U(12L)之间，并且容 易形成平坦的层间绝缘层22U(22L)。其结果是即使使层间绝缘层的厚度变薄也能够形成嵌入布线，确保良好的层间绝缘性。 
并且，如果利用激光形成的凹部的表面凹凸较少，则形成于该凹部内的布线的表面形状的凹凸也变得较少，由此抑制集肤效应中的信号传输恶化。例如，当在无机颗粒等填充材料(填料)与树脂等绝缘物质的间隙中进入导电物质或者在镀处理工序中在如上述那样无机颗粒脱落而形成的空间中进入导电物质时，线间绝缘性降低。但是，通过上述那样构成绝缘层，能够抑制线间绝缘性的降低，其结果是即使在线宽/间距(L/S)比较小而间距间隔变得较窄的情况下，也确保良好的线间绝缘性。 
[第二实施方式] 
接着，说明第二实施方式。图8示出本发明的第二实施方式所涉及的印刷电路板100A的结构，示出了构成上述印刷电路板100A的芯基板10、层叠部20AU、20AL、阻焊层30U、30L以及焊锡部件(焊锡凸块)50U、50L之间的位置关系。 
下面，详细说明印刷电路板100A。 
如图8所示，印刷电路板100A具备：(a)芯基板10；(b)层叠部20AU，其形成在芯基板10的+Z方向侧；(c)焊锡部件50U，其被设置在形成于构成层叠部20AU的树脂绝缘层中的最外层的+Z方向侧表面(第一面)上的包含焊盘部分的导体电路16A2U上；(d)阻焊层30U，其形成于层叠部20AU的+Z方向侧表面上；(e)层叠部20AL，其形成于芯基板10的-Z方向侧上；(f)焊锡部件50L，其被设置在形成于构成层叠部20AL的树脂绝缘层中的最外层的-Z方向侧表面(第二面)上的包含焊盘部分的导体电路16A2L上；以及(g)阻焊层30L，其形成于层叠部20AL的-Z方向侧表面上。 
即，本第二实施方式的印刷电路板100A与上述第一实施方 式的印刷电路板100相比，不同点在于代替层叠部20U而具备层叠部20AU，以及代替层叠部20L而具备层叠部20AL。下面，主要关注这些不同点来进行说明。 
上述层叠部20AU具备：(i)形成在芯基板10的+Z方向侧上的作为“绝缘构件”的树脂绝缘层22AU；(ii)形成在树脂绝缘层22AU的+Z方向侧表面上的导体电路14A2U；(iii)电连接导体电路12U与导体电路14A2U的通路导体14A1U。 
层叠部20AU还具备：(iv)形成在树脂绝缘层22AU和导体电路14A2U的+Z方向侧表面上的树脂绝缘层24AU；(v)形成在树脂绝缘层24AU的+Z方向侧表面上的导体电路(包含焊盘部分)16A2U；(iii)电连接导体电路14A2U与导体电路16A2U的通路导体16A1U。 
如图8所示，上述树脂绝缘层24AU不是由单一的树脂绝缘层形成，而是由两种树脂绝缘层24A1U和24A2U形成。即，在树脂绝缘层22AU的+Z方向侧表面上形成有包含与上述的树脂绝缘层221U的情况相同的粒径的无机颗粒的树脂绝缘层24A1U(第一绝缘层)，在该树脂绝缘层24A1U的+Z方向侧表面上形成实质上不含无机颗粒的树脂绝缘层24A2U(第二绝缘层)。 
上述层叠部20AL除了层叠方向为-Z方向以外，与上述的层叠部20AU同样地构成。因此，在与层叠部20AU的结构要素对应的层叠部20AL的结构要素中使用末尾为“L”的附图标记，明确与末尾为“U”的层叠部20AU的结构要素之间的对应关系。 
此外，通常导体电路12U、14A2U、16A2U的形状以及通路导体14A1U、16A1U的形成位置与导体电路12L、14A2L、16A2L的形状以及通路导体14A1L、16A1L的形成位置在印刷电路板的平面坐标(XY坐标)内不一致。 
另外，与第一实施方式中的树脂绝缘层22U(22L)与树脂绝 缘层24U(24L)之间的情况同样地，在树脂绝缘层22AU(22AL)与树脂绝缘层24AU(24AL)之间还能够设置一个以上的由树脂绝缘层、导体电路以及通路导体构成的布线层。 
如图8所示，在本第二实施方式中，导体电路16A2U被以与树脂绝缘层24AU的+Z方向侧表面(第一面)大致位于平面的方式嵌入到树脂绝缘层24AU的内部，但是在形成更多的布线层的情况下，在其一部分布线层中也可以在树脂绝缘层的+Z方向侧表面(第一面)上形成导体电路。 
另外，在本第二实施方式中，导体电路16A2L被以与树脂绝缘层24AL的-Z方向侧表面大致位于平面的方式嵌入到绝缘层24AL的内部，但是在形成更多的布线层的情况下，在其一部分布线层中也可以在各树脂绝缘层的-Z方向侧表面上形成导体电路。 
接着，以使用两面形成有导体层的支承部件的情况为例来说明第二实施方式的印刷电路板100A的制造。 
在制造印刷电路板100A时，首先，与上述第一实施方式的情况同样地，以支承部件BS为初始材料来制造芯基板10(参照图2A～图3C)。 
接着，例如使用树脂绝缘层用膜(Ajinomoto Fine-Techno(味の素フアインテクノ)公司制，ABF)以覆盖上述那样形成的导体电路12U以及通过蚀刻而露出的支承部件10S的各+Z方向侧表面的方式形成树脂绝缘层22AU。另外，同样地在导体电路12L以及通过蚀刻而露出的支承部件10S的各-Z方向侧表面上也形成树脂绝缘层22AL(参照图9A)。 
能够在与上述221U、222U的情况相同的条件下形成上述树脂绝缘层22AU、22AL。 
接着，在与上述第一实施方式中的开口部171UVO、171LVO 的情况相同的条件下形成用于形成层间连接用通路14A1U的开口部15AUO、15ALO(参照图9B)。能够使用激光来形成这些开口部，例如能够使用CO2激光来形成这些开口部。 
接着，在与上述相同的条件下，通过半添加法或者减去法在树脂绝缘层22AU的+Z方向侧表面上形成通路导体14A1U以及导体电路14A2U。也同样地形成14A1L以及14A2L(参照图9C)。 
接着，使用与第一实施方式中的第一绝缘层221U、221L的层间绝缘用相同的层间绝缘用膜以及实质上不含无机颗粒的层间绝缘用膜成为一体的膜，在导体电路14A2U的+Z方向侧表面以及导体电路14A2L的-Z方向侧表面上形成第一绝缘层24A1U、第二绝缘层24A2U以及第一绝缘层24A1L、第二绝缘层24A2L。这样形成树脂绝缘层24AU、24AL(参照图9D以及图9E)。 
在此，从确保向导体电路16A2U(16A2L)之间的良好的填充性这种观点考虑，优选第一绝缘层24A1U(24A1L)的厚度大于导体电路16A2U(16A2L)的厚度。具体地说，与上述第一实施方式的第一绝缘层221U(221L)的情况同样地优选为大约10～20μm。在上述第二绝缘层24A2U(24A2L)上通过后述的方法形成导体电路形成用的凹部，在此所形成的凹部之间的树脂使在平面上相邻的导体电路之间绝缘。 
与上述第一实施方式中的树脂绝缘层22U、22L的情况同样地，作为该树脂绝缘层24AU、24AL，例如能够使用多片层间绝缘用膜、预浸料、其它半固化树脂薄片。另外，与第一实施方式的情况同样地，从工艺简单这一点考虑，优选为使用接合多片层间绝缘用膜等而成的一片膜。 
之后，在上述那样形成的树脂绝缘层24AU的+Z方向侧表面以及24AL的-Z方向侧表面上形成层间连接用的通路导体用开口部15AUVO、15ALVO以及导体电路用开口部15AUO、 15ALO，与上述第一实施方式中的树脂绝缘层22U、22L的情况同样地通过无电解镀处理和电解镀处理来形成镀膜以及进行研磨(参照图10A以及图10B)。 
此外，在形成后述的阻焊层的树脂绝缘层(最外层：在本第二实施方式中是树脂绝缘层24AU、24AL)上形成的导体电路16A2U、16A2L的一部分还成为焊锡部件50U、50L的焊盘。 
接着，在树脂绝缘层24A2U上(+Z方向侧表面)形成阻焊层30U，在树脂绝缘层24A2L(-Z方向侧表面)上形成阻焊层30L(参照图11A)。然后，在该阻焊层30U和30L内形成开口部51UO、51LO，该开口部51UO、51LO使导体电路16A2U、16A2L中的部件安装用焊盘局部露出(参照图11A)。 
接着，在所露出的部件安装用焊盘上形成焊锡部件(焊锡凸块)50U、50L，由此制造印刷电路板100A(参照图11B)。 
根据上述第二实施方式的多层印刷电路板100A，能够得到与第一实施方式相同的效果。 
此外，在第二实施方式中，将上述第一层叠部中的具有嵌入布线的导体层设为一层，但是不特别限定其层数。另外，可以利用嵌入布线来形成构成层叠部的所有导体层，也可以与具有通过半添加法形成的布线的层混合存在。 
[第三实施方式] 
接着，说明第三实施方式。图12是示出本发明的第三实施方式所涉及的印刷电路板100B的结构，示出构成上述印刷电路板100B的层叠部20B、阻焊层30B1、30B2以及焊锡部件50B、52B等之间的位置关系。 
下面，详细说明印刷电路板100B。 
如图12所示，印刷电路板100B具备：(a)层叠部20B；(b)焊锡部件50B，其被设置在形成于层叠部20B的树脂绝缘层中的最 外层的-Z方向侧表面(第一面)上的部件装载用焊盘(下面，简单称为“焊盘”)12B上；(c)阻焊层30B2，其形成于层叠部20B的-Z方向侧表面上；(d)焊盘52B，其形成在构成层叠部20B的树脂绝缘层中的最外层的+Z方向侧表面(第二面)上；以及(g)阻焊层30B1，其形成在层叠部20B的+Z方向侧表面上。 
上述层叠部20B具备：(i)焊盘12B；(ii)树脂绝缘层22B，在该树脂绝缘层22B的-Z方向侧表面(第一面)嵌入有焊盘12B；(iii)导体电路14B2，其形成在树脂绝缘层22B的+Z方向侧表面(第二面)；以及(iv)通路导体14B1，其电连接焊盘12B与导体电路14B2。 
层叠部20B还具备：(v)树脂绝缘层24B，其形成在树脂绝缘层22B和导体电路14B2的+Z方向侧表面上；(v)导体电路16B2，其形成于树脂绝缘层24B的+Z方向侧表面上；以及(iii)通路导体16B1，其电连接导体电路14B2与导体电路16B2。 
如图12所示，上述导体12B不是由单一的金属形成，而是由两种金属层12B1和12B2形成。在后面说明这些金属层12B1和12B2的组合等。 
另外，上述树脂绝缘层22B不是由单一的绝缘树脂绝缘层形成，与上述第一实施方式中的树脂绝缘层22U同样地，而是由两种树脂绝缘层22B1和22B2形成。即，在树脂绝缘层22B中，在-Z方向侧形成包含粒径与上述树脂绝缘层221U的情况的粒径相同的第一无机颗粒IPL的树脂绝缘层22B1(第一绝缘层)，在该树脂绝缘层22B1的+Z方向侧表面上形成包含粒径与上述树脂绝缘层222U的情况的粒径相同的第二无机颗粒IPS的树脂绝缘层22B2(第二绝缘层)。 
另外，与第一实施方式中的树脂绝缘层22U(22L)和树脂绝缘层24U(24L)之间的情况同样地，在树脂绝缘层22B与树脂绝缘层24B之间还能够设置一个以上的由树脂绝缘层、导体电路 以及通路导体构成的布线层。 
如图12所示，在本第三实施方式中，导体电路14B2被以与树脂绝缘层22B的+Z方向侧表面大致位于平面的方式嵌入到树脂绝缘层22B的内部，但是在形成更多的布线层的情况下，也可以使用半添加法、减去法。 
接着，说明本第三实施方式的印刷电路板100B的制造。 
在制造印刷电路板100B时，首先，例如在铜板等金属板10B上形成由多种不同金属构成的晶种层11B(参照图13A)。例如在铜板的第一面(+Z方向侧表面)上首先形成铬层，在该铬层的第一面形成铜层来设为晶种层11B。能够使用无电解镀处理、溅射以及蒸镀等方法来形成上述晶种层11B。 
此外，即使利用会被用于蚀刻构成金属板10B的金属的蚀刻液蚀刻的金属，如果蚀刻速度明显慢，则也可以代替铬来使用。 
接着，在形成晶种层11B之后，在晶种层11B的+Z方向侧表面上形成抗蚀图案R1B(参照图13B)。然后，在从该抗蚀图案R1B露出的晶种层11B的表面形成金属层12B1。 
该金属层12B1能够形成为从晶种层11B的表面向+Z方向的金(Au)镀膜、钯(Pd)镀膜以及镍(Ni)镀膜。例如通过电解镀处理来形成这些镀膜。 
另外，作为金属层12B1，也可以设为形成Au-Ni的复合层。这种金属层12B1作为抑制后述的部件安装用焊盘的氧化的保护膜而发挥功能，并且具有提高沾锡性的效果。 
接着，在金属层12B1上例如通过电解镀处理例如形成由铜构成的金属层12B2(参照图13C)。要在该金属层12B2的-Z方向侧表面上形成焊锡部件50B。之后，按照公知的方法来去除抗蚀剂(参照图13D)。这样形成焊盘12B。 
接着，以覆盖上述那样形成的焊盘12B以及晶种层11B的各+Z方向侧表面的方式形成树脂绝缘层22B。该树脂绝缘层22B具有第一绝缘层22B1和第二绝缘层22B2，该第一绝缘层22B1由含有第一无机颗粒IPL的树脂构成，该第二绝缘层22B2形成于该第一绝缘层的+Z方向侧表面上且由含有平均粒径小于第一无机颗粒IPL的平均粒径的第二无机颗粒IPS的树脂构成(参照图14A、图14B)。 
与上述第一实施方式的第一绝缘层221U(221L)同样地构成第一绝缘层22B1。另外，与上述第一实施方式的第二绝缘层222U(222L)同样地构成第二绝缘层22B2。 
接着，如图14C所示，形成期望数量的用于层间连接的通路导体用开口部15BVO。作为能够用于形成这些开口部的激光，能够举出二氧化碳激光、准分子激光、YAG激光、UV激光等。此外，在利用激光形成开口部的情况下，也可以使用PET(聚对苯二甲酸乙酯)膜等保护膜。 
接着，如图14D所示，使用UV激光或者准分子激光来进行第二激光加工，形成导体电路用的凹部15BO。 
在进行该第二激光加工之后，优选去除残留于上述通路导体用开口部15BVO的底部的树脂残渣。由此，能够提高后续形成的通路导体与焊盘的连接可靠性。 
另外，也可以在形成上述导体电路用凹部15BO之后，为了提高镀处理效率而在高锰酸水溶液中浸渍该部件，使树脂绝缘层22B1和22B2的表面粗糙化。 
接着，例如在与上述14UP(14LP)相同的条件下进行镀处理，如图14E所示，以覆盖包含通路导体用开口部15BVO以及凹部15BO的树脂绝缘层22B2的表面的方式形成由无电解镀膜(无电解铜镀膜)和形成于无电解镀膜上的电解镀膜(电解铜镀 膜)构成的镀层14PB。 
接着，对上述镀层14PB进行研磨直到树脂绝缘层22B2的表面露出为止，由此形成被嵌入到树脂绝缘层22B的通路导体14B1和导体电路14B2(参照图14F)。作为在此所使用的研磨方法，例如能够举出化学机械研磨(Chemical Mechanical Polishing、CMP)、抛光研磨等。由此，形成导体电路14B2和连接导体电路14B2与焊盘12B的通路导体14B1。 
接着，以覆盖上述那样形成的树脂绝缘层22B和导体电路14B2的表面的方式形成树脂绝缘层24B(参照图15A)。之后，在这些树脂绝缘层24B上进行与上述的第一激光加工相同的加工，形成层间连接用的通路导体用开口部17BVO(参照图15B)。在此，优选树脂绝缘层24B的表面被粗糙化。能够与上述第一实施方式同样地进行这种粗糙化。 
在此，能够使用从由二氧化碳激光、准分子激光以及YAG激光构成的群中选择的任一激光来形成通路导体用开口部17BVO。 
另外，例如能够在与上述同样的条件下将ABF(Ajinomoto Fine-Techno(味の素フアインテクノ)股份有限公司制)进行层压来形成树脂绝缘层24B，此外，在使用感光性树脂作为树脂绝缘层24B的情况下，只要进行曝光/显影，与上述同样地形成通路导体用开口部17BVO即可。 
接着，在树脂绝缘层24B的表面形成催化核，通过无电解镀处理来形成镀膜16PB。接着，在无电解镀膜16PB上形成抗镀层R2B(参照图15C)。 
接着，在未形成抗镀层R2B的部分形成电解镀膜，利用电解镀来填充通路导体用开口部。接着，在去除抗镀层之后，利用蚀刻来进一步去除该抗镀层下的无电解镀膜，形成导体电路 16B2以及连接导体电路16B2与导体电路14B2的通路导体16B1(参照图15D)。 
在此，优选导体电路16B2的表面被粗糙化。能够与上述第一实施方式的情况同样地进行这种粗糙化。 
其结果是在晶种层11B的+Z方向侧表面上形成层叠部20B。 
接着，通过蚀刻等来去除金属板10B(参照图16A)。此时，构成金属板10B的铜的蚀刻在构成晶种层11B的铬层停止。 
接着，去除上述晶种层11B(参照图16B)。例如在绝缘部件的-Z方向侧表面上按照从表面侧起铬层、铜层的顺序形成有晶种层11B的情况下，按照首先去除铬层、接着去除铜层的顺序来去除晶种层11B。在这种情况下，使用对铬层进行蚀刻但是不对铜层进行蚀刻的蚀刻液来去除铬层，接着使用对构成晶种层的铜层进行蚀刻的蚀刻液来去除铜层。由此，在焊盘12B上作为保护膜而发挥功能的金属膜12B1在树脂绝缘层22B的第一面(-Z方向侧表面)上露出(参照图16B)。此时，树脂绝缘层22B的第一面与金属膜12B1的露出表面大致位于同一平面上。 
在去除晶种层11B之后，在树脂绝缘层22B上(+Z方向侧表面)形成阻焊层30B1，在形成有上述焊盘12B的树脂绝缘层22B上(-Z方向侧表面)形成阻焊层30B2。然后，在阻焊层30B1内形成使导体图案16B2的一部分露出的开口53BO，并且在阻焊层30B2内形成使焊盘12B局部露出的开口部51BO(参照图16C)。 
接着，在焊盘12B上形成焊锡部件(焊锡凸块)50B，并且在导体电路16B2上形成焊锡镀膜52B(参照图16D)。在图16D中，由焊锡镀膜52B1和52B2构成的52B表示为两层，但是可以由一层形成，不特别限定层数。 
这样，制造出印刷电路板100B。 
如上所述，关于上述本第三实施方式的多层印刷电路板 100B，能够在形成树脂绝缘层22B之前形成的焊盘12B的周围配置含有粒径相对大的无机颗粒的树脂绝缘层(第一绝缘层)22B1以及在形成树脂绝缘层22B之后形成的作为第二导体电路的导体电路14B2的周围能够配置含有粒径相对小的无机颗粒的树脂绝缘层(第二绝缘层)22B2。 
因此，例如粒径较大的第一绝缘层22B1的比表面面积变小，由此树脂的流动性提高。其结果，能够将树脂绝缘层22B1无间隙地填充到作为第一导体电路的导体电路12B之间，并容易形成平坦的层间绝缘层22B。其结果是确保良好的层间绝缘性。 
另一方面，使用激光在含有粒径较小的无机颗粒的树脂绝缘层22B2上形成导体电路形成用凹部15BO时，即使无机颗粒从树脂中脱落，所形成的凹部表面的凹凸也较小。 
并且，如果利用激光形成的凹部表面的凹凸较少，则形成在该凹部内的布线的表面形状的凹凸也变得较少，由此抑制集肤效应中的信号传输恶化。例如，当在无机颗粒等填充材料(填料)与树脂等绝缘物质的间隙中进入导电物质或者在镀处理工序中在上述那样无机颗粒脱落而形成的空间中进入导电物质时，线间绝缘性降低。但是，通过上述那样构成绝缘层，能够抑制线间绝缘性的降低，其结果是即使在线宽/间距(L/S)比较小而间距间隔变得较窄的情况下，也确保良好的线间绝缘性。 
[第四实施方式] 
接着，说明第四实施方式。图17示出本发明的第四实施方式所涉及的印刷电路板100C的结构，示出了构成上述印刷电路板100C的层叠部20C、阻焊层30B1、30B2以及焊锡部件50B、52B等之间的位置关系。 
下面，详细说明印刷电路板100C。 
如图17所示，印刷电路板100C与上述第三实施方式的印刷电路板100B(参照图12)相比，仅代替层叠部20B而具备层叠部20C这一点不同。 
并且，层叠部20C与层叠部20B相比，仅代替树脂绝缘层22B而具备树脂绝缘层22C这一点不同。并且树脂绝缘层22C仅代替第二绝缘层22B2而具备第二绝缘层22C2这一点不同。该第二绝缘层22C2与上述第二实施方式的树脂绝缘层24A2U(24A2L)同样地由实质上不含无机颗粒的树脂形成。 
另外，与第三实施方式中的树脂绝缘层22B和树脂绝缘层24B之间的情况同样地，在树脂绝缘层22C与树脂绝缘层24B之间还能够设置一个以上的由树脂绝缘层、导体电路以及通路导体构成的布线层。 
接着，说明本第四实施方式的印刷电路板100C的制造。 
在制造印刷电路板100C时，与第三实施方式的情况同样地进行从在金属板10B上形成晶种层11B至形成焊盘12B为止(参照图13A～图13D)的步骤。 
接着，使用含有第一无机颗粒IPL的绝缘性树脂，以覆盖上述那样形成的焊盘12B以及晶种层11B的各+Z方向侧表面的方式形成第一绝缘层22B1。接着，使用实质上不含无机颗粒的绝缘性的树脂在该第一绝缘层的+Z方向侧表面形成第二绝缘层22C2(参照图18A、图18B)。其结果是形成树脂绝缘层22C。 
之后，与第三实施方式的情况同样地进行从形成用于层间连接的通路导体用开口部15BVO至形成焊锡部件50B和52B的步骤(参照图14A～图16D)。这样制造出印刷电路板100C。 
根据上述第四实施方式的多层印刷电路板100C，能够得到与第三实施方式相同的效果。 
此外，在上述第四实施方式中也与第三实施方式同样地， 将层叠部中具有嵌入布线的导体层设为两层，但是不特别限定该层数。即，也可以利用嵌入布线来形成构成层叠部的所有的导体层。此时，不通过半添加法形成布线。 
另外，与第三实施方式中的树脂绝缘层22B与树脂绝缘层24B之间的情况同样地，在树脂绝缘层22C与树脂绝缘层24B之间还能够设置一个以上的由树脂绝缘层、导体电路以及通路导体构成的布线层。 
实施例
(实施例1) 
(1)树脂填充材料的制备 
将双酚F型环氧单体(油化shell(シエル)公司制，分子量＝310，YL983U)100重量部、表面被涂覆硅烷偶联剂的SiO2球状颗粒(adtec(アドテツク)公司制，CRS 1101-CE，平均粒径1.6μm，最大颗粒的直径为15μm以下)170重量部以及流平剂(San Nopco(サンノプコ)公司制，Pelennor(ペレノ一ル)S4)1.5重量部放入到容器内，在室温环境下进行搅拌混合，由此制备出粘度在23±1℃条件下为45～49Pa·s的树脂填充材料。 
此外，固化剂使用咪唑固化剂(四国化成公司制，2E4MZ-CN)6.5重量部。 
(2)多层印刷电路板的制造 
作为支承部件BS，使用在厚度0.8mm的玻璃环氧板两面粘贴厚度18μm的铜箔FU和FL而得到的双面覆铜层叠板BS(商品编号：MCL-E679 FGR日立化成股份有限公司制)(参照图2A)。 
接着，如图2B所示，对该覆铜层叠板进行钻孔，形成内径大约0.20μm的通孔导体用的贯通孔19。 
接着，在如下表4示出的镀浴中，在浴温70℃的条件下浸渍形成有贯通孔19的覆铜层叠板30分钟，在铜箔FU和FL以及贯通 孔19的内壁表面形成无电解铜镀膜。 
[表4] 
无电解镀浴的组成1 
化合物名称                   量 
EDTA                         150g/L 
硫酸铜                       20g/L 
HCHO                         30ml/L 
NaOH                         40g/L 
α，α’-联吡啶              80mg/L 
PEG                          0.1g/L 
接着，使用表5示出的镀浴，在1.0A/dm2、通电时间30分钟、浴温30℃这种条件下进行电解镀铜处理，形成由无电解铜镀膜和无电解铜镀膜上的电解铜镀膜构成的包含通孔导体TH的导体层FUP和FLP。 
[表5] 
电解镀浴的组成1 
化合物名称                 量 
硫酸                       180g/L 
硫酸铜                     80g/L 
添加剂*                    1ml/L 
*：カパラシドGL(Atotech Japan(アトテツクジヤパン)制) 
并且，如图2D所示，对形成了通孔导体TH的基板进行水洗、干燥之后，进行将含有NaOH(10g/L)、NaClO2(40g/L)、Na3PO4(6g/L)的水溶液设为黑化浴(氧化浴)的黑化处理以及将含有NaOH(10g/L)、NaBH4(6g/L)的水溶液设为还原浴的还原处理，将通孔导体TH的表面设为粗糙面(参照图2D)。 
接着，如图2E所示，通过如下方法在通孔导体TH的内部填充上述(1)所述的树脂填充材料11。 
即，首先，使用刮板对通孔导体TH内压入树脂填充材料11，在100℃、20分钟的条件下使之干燥。接着，使用#600的砂带纸(三共理化学公司制)通过带式研磨机研磨基板的单面以使在电解铜镀膜上不残留树脂填充材料11，接着，进行抛光研磨以去除由上述带式研磨机研磨而产生的划痕。在基板的另一面上也同样地进行这种一系列研磨。 
接着，在100℃条件下进行1小时、在120℃条件下进行3小时、在150℃条件下进行1小时、在180℃条件下进行7小时加热处理来形成树脂填充材料。 
接着，如图2F所示，使用上述的各镀浴在同样的条件下在电解铜镀膜FUP和FLP以及树脂填充材料11的两个表面进行镀处理，形成由无电解铜镀膜和电解铜镀膜构成的导体层12UP、12LP。 
接着，对感光性干膜进行层压，载置玻璃制的光掩模，在100mJ/cm2的条件下进行曝光之后，利用0.75％的碳酸钠水溶液来进行显影处理，形成厚度大约15μm的防蚀涂层。接着，使用硫酸-过氧化氢混合液来对未形成防蚀涂层的部分进行蚀刻，接着，利用5％氢氧化钾水溶液来去除防蚀涂层，形成导体电路12U、12L和贯通孔覆盖导体层(参照图3A～图3C)。 
接着，对上述基板进行水洗、酸性脱脂之后进行软蚀刻，接着利用喷涂器在基板的两面喷涂蚀刻液，使用包含咪唑铜(Ⅱ)络合物10重量部、乙醇酸7重量部以及氯化钾5重量部的蚀刻液(mec(メツク)公司制，mec etch bond(メツクエツチボンド))对导体电路12U、12L(包含覆盖树脂填充材料11的导体电路部分)的表面进行蚀刻，由此使导体电路12U、12L的整个表面(包 含通孔导体TH的连接表面)粗糙化(未图示)。 
接着，作为形成树脂绝缘层的树脂薄片，准备了如下树脂薄片。即，准备了第一绝缘层的厚度为大约25μm、第二绝缘层的厚度为大约15μm、第一无机颗粒IPL的平均粒径为0.5μm(粒径的上限为3.0μm)、第二无机颗粒IPS的平均粒径为0.02μm(粒径的上限为0.03μm)的树脂薄片。 
接着，在压力0.7MPa、温度100℃、时间30秒钟的条件下在芯基板10两面层叠上述树脂薄片，之后在180℃的条件下使之热固化30分钟。 
接着，使用二氧化碳激光在上述第二绝缘层上形成通路导体用开口部(参照图5A)。此在所使用的二氧化碳激光在波长10.4μm、束径4.0mm、单拍模式、脉宽8.0μ秒钟、照射1～3次的条件下使用(参照图5A)。 
接着，使用准分子激光在波长308nm或者355nm的条件下形成导体电路用凹部(参照图5A)。 
接着，使用市场上销售的镀浴来进行无电解镀铜处理，形成厚度大约0.3～1μm的无电解铜镀膜。接着，将该无电解铜镀膜作为供电层而进行电解镀铜处理，在树脂绝缘层的表面形成厚度10～30μm的电解铜镀膜(参照图5B)。 
通过上述抛光研磨来对上述那样形成于树脂绝缘层上的镀膜(无电解铜镀膜和电解铜镀膜)进行研磨，使树脂绝缘层的表面露出并平坦化(参照图5C)。此时，抛光的系列使用#600。 
由此，形成通路导体141U和141L以及内层导体电路142U和142L。此外，在此所形成的内层导体电路142U和142L的线宽/间距(L/S)为大约5μm/5μm。 
接着，将积层布线用层间膜(ABF系列，Ajinomoto Fine-Techno(味の素フアインテクノ)股份有限公司制)粘贴到 22U和142U以及22L和142L的表面，在大约170℃的条件下热固化180分钟，形成树脂绝缘层(最上层的树脂绝缘层)(参照图6A)。 
接着，使用二氧化碳激光在波长10.4μm、束径4.0mm、单拍模式、脉宽8.0μ秒钟、照射1～3次的条件下形成通路导体用开口部(参照图6B)。接着，使用准分子激光在波长308nm或者355nm的条件下形成导体电路用凹部。之后，对上述通路底部进行去沾污处理。 
接着，在基板的表面附着钯催化剂(Atotech(アトテツク)制)，由此在包含开口部和凹部的树脂绝缘层的表面形成催化核。并且，在与上述条件同样的条件下形成厚度大约0.3～1μm的无电解铜镀膜。将该无电解铜镀膜作为供电层而通过电解镀铜处理在树脂绝缘层的表面形成厚度大约20μm的电解铜镀膜。 
之后，通过使用#600号的抛光研磨来对树脂绝缘层的镀膜(无电解铜镀膜和电解铜镀膜)进行研磨，使树脂绝缘层的表面露出并平坦化(参照图6C)。 
如上所述，形成通路导体161U和内层导体电路162U(参照图6C)。此外，在此所形成的内层导体电路162U1的线宽/间距(L/S)为大约5μm/5μm。 
之后，在最上层的树脂绝缘层24U和导体电路162U上涂覆厚度大约30μm的市场上销售的阻焊层组合物，在70℃条件下20分钟、70℃条件下30分钟的条件下进行干燥处理，形成阻焊层30U。接着，在这些阻焊层30U上重叠掩模，通过光刻法形成开口部51UO。在该开口部内形成焊锡凸块50U。 
在支承部件10的相反侧以相同步骤形成通路导体161L和内层导体电路162L，形成阻焊层30L。在阻焊层30L上重叠掩模，通过光刻法形成开口部51LO，在该开口部内形成焊锡凸块50L。 
(实施例2) 
在此，除了如下两点以外以与实施例1同样的步骤制造出第二实施方式所记载的印刷电路板100A(参照图8)。首先，使用上述ABF在支承部件BS上形成树脂绝缘层，通过半添加法形成导体电路(参照图9A～图9C)。之后，与第一实施例同样地形成树脂绝缘层，以与实施例1的(7)同样的步骤形成通路导体和导体电路(参照图9D～图10B)。 
(比较例) 
除了代替在实施例1的(6)中使用的树脂薄片而使用树脂中所含的无机填料的平均粒径为1.0μm、上限5.0μm、厚度大约50μm这种层间绝缘层用膜(Ajinomoto Fine-Techno(味の素フアインテクノ)股份有限公司制，ABF系列)以外，与实施例1同样地制造出印刷电路板。 
(评价) 
在上述实施例以及比较例中，利用电子显微镜观察了导体电路用的凹部形状。图19A～20B示出结果。 
如图19A所示，在比较例的印刷电路板中，在形成凹部的树脂绝缘层的表面能够确认出较大的凹凸。并且，如图19B中白色箭头所示，还能够确认出镀膜进入到存在于导体电路之间的无机颗粒的周围(树脂绝缘层与无机颗粒之间的间隙)以及无机颗粒脱落的位置。由此，在比较例中，认为由集肤效应而导致电特性降低，还认为线间绝缘性也降低。另外，在该比较例中，还确认出树脂绝缘层的表面具有由颗粒的外形引起的凹凸。由此，认为层间绝缘性降低。 
另一方面，利用在实施例1中制造出的印刷电路板的扫描型电子显微镜(SEM)图像来观察布线形状等。图20A示出其结果。根据图20A可知，没有观察到由无机颗粒引起的较大的凹 凸。这些表示在通过本发明的方法制造的印刷电路板中能够防止在无机颗粒等微颗粒与树脂等绝缘物质之间的间隙中进入导电物质或者在微颗粒脱落而形成的孔中进入导电物质而引起的线间绝缘性降低。 
另外，无机颗粒的粒径变小，由此所形成的沟槽布线的截面形状有锐度。其结果是能够抑制集肤效应中的电特性(信号传输)恶化。另外，能够确认出树脂绝缘层的表面没有翘曲而较为平坦。 
并且，在实施例2的印刷电路板中，也与图20B所示那样在形成凹部的树脂绝缘层的表面几乎没有观察到凹凸。其结果是能够确认为得到与实施例1同样的效果。 
产业上的可利用性
如上所述，本发明所涉及的印刷电路板有用于薄型印刷电路板，适合使用于实现装置的小型化。 
并且，本发明所涉及的印刷电路板的制造方法确保树脂绝缘层的平坦性，适合于一边抑制由集肤效应中的电特性(信号传输)恶化一边高成品率地进行制造。 

Claims (17)

1.一种印刷电路板，其特征在于，具备：
绝缘构件；
第一导体电路，其形成在上述绝缘构件上；
树脂绝缘层，其具备：第一绝缘层，其形成在上述绝缘构件以及上述第一导体电路上，使上述第一导体电路之间绝缘；第二绝缘层，其形成在该第一绝缘层上且具有用于形成第二导体电路的凹部；以及用于形成通路导体的开口部；
第二导体电路，其形成在上述凹部内；以及
通路导体，其形成在上述开口部内，用于连接上述第一导体电路与上述第二导体电路，
其中，上述第一绝缘层含有第一无机颗粒，
上述第二绝缘层含有粒径小于上述第一无机颗粒的粒径的第二无机颗粒。
2.根据权利要求1所述的印刷电路板，其特征在于，
形成在上述凹部内的第二导体电路的表面与上述树脂绝缘层的表面位于同一平面上。
3.根据权利要求1所述的印刷电路板，其特征在于，
上述第一绝缘层的厚度大于上述第一导体电路的厚度。
4.根据权利要求1所述的印刷电路板，其特征在于，
上述第二绝缘层的厚度大于上述第二导体电路的厚度。
5.根据权利要求1所述的印刷电路板，其特征在于，
上述第二无机颗粒的含有量为形成上述第二绝缘层的树脂的总重量的10～70重量％。
6.根据权利要求1所述的印刷电路板，其特征在于，
上述第一无机颗粒和上述第二无机颗粒被表面改性剂涂覆。
7.根据权利要求6所述的印刷电路板，其特征在于， 
上述第一无机颗粒和上述第二无机颗粒是从由无机氧化物、碳化物、无机氮化物、无机盐以及硅酸盐构成的群中选择的至少一种的化合物。
8.一种印刷电路板的制造方法，其特征在于，具备以下步骤：
在绝缘构件的表面形成第一导体电路；
在上述绝缘构件以及上述第一导体电路上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上，含有平均粒径小于上述第一无机颗粒的平均粒径的第二无机颗粒；
形成贯通上述树脂绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成第二导体电路的凹部；
在上述凹部内形成第二导体电路；以及
在上述开口部内形成用于连接上述第一导体电路与上述第二导体电路的通路导体。
9.根据权利要求8所述的印刷电路板的制造方法，其特征在于，
以使上述凹部的深度浅于上述第二绝缘层的厚度的方式形成该凹部。
10.根据权利要求8所述的印刷电路板的制造方法，其特征在于，
利用激光形成上述开口部和上述凹部。
11.根据权利要求8所述的印刷电路板的制造方法，其特征在于，
以使上述树脂绝缘层的表面与上述第二导体电路的表面位于同一平面的方式形成上述第二导体电路。
12.一种印刷电路板，其特征在于，具备： 
绝缘构件；
第一导体电路，其形成在上述绝缘构件上；
树脂绝缘层，其具备：第一绝缘层，其形成在上述绝缘构件以及上述第一导体电路上，使上述第一导体电路之间绝缘；第二绝缘层，其形成在该第一绝缘层上且具有用于形成第二导体电路的凹部；以及用于形成通路导体的开口部；
第二导体电路，其形成在上述凹部内；以及
通路导体，其形成在上述开口部内，用于连接上述第一导体电路与上述第二导体电路，
其中，上述第一绝缘层含有第一无机颗粒，
上述第二绝缘层仅由树脂构成。
13.一种印刷电路板的制造方法，其特征在于，具备以下步骤：
在绝缘构件的表面形成第一导体电路；
在上述绝缘构件以及上述第一导体电路上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上，仅由树脂构成；
形成贯通上述树脂绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成第二导体电路的凹部；
在上述凹部内形成第二导体电路；以及
在上述开口部内形成用于连接上述第一导体电路与上述第二导体电路的通路导体。
14.一种印刷电路板，其特征在于，具备：
至少一层树脂绝缘层，其第一面侧设置有第一凹部，并且第二面侧设置有第二凹部；
部件装载用焊盘，其形成在上述第一凹部内； 
导体电路，其形成在上述第二凹部内；以及
通路导体，其用于使上述部件装载用焊盘与上述导体电路层间导通，
上述树脂绝缘层具备：
第一绝缘层，其使上述部件装载用焊盘之间绝缘；
第二绝缘层，其使上述导体电路之间绝缘；以及
通路导体用开口部，其用于形成上述通路导体，
上述第一绝缘层含有第一无机颗粒，上述第二绝缘层含有粒径小于上述第一无机颗粒的粒径的第二无机颗粒。
15.一种印刷电路板的制造方法，其特征在于，具备以下步骤：
在支承部件的第一面上形成部件装载用焊盘；
在上述支承部件以及上述部件装载用焊盘上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在上述第一绝缘层上，含有平均粒径小于上述第一无机颗粒的平均粒径的第二无机颗粒；
形成贯通上述第一绝缘层和上述第二绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成导体电路的凹部；
导体电路形成步骤，在上述凹部内形成导体电路；以及
通路导体形成步骤，在上述开口部内形成用于连接上述部件装载用焊盘与上述导体电路的通路导体。
16.一种印刷电路板，其特征在于，具备：
至少一层树脂绝缘层，其第一面侧设置有第一凹部，并且第二面侧设置有第二凹部；
部件装载用焊盘，其形成在上述第一凹部内；
导体电路，其形成在上述第二凹部内；以及 
通路导体，其用于使上述部件装载用焊盘与上述导体电路层间导通，
上述树脂绝缘层具备：
第一绝缘层，其使上述部件装载用焊盘之间绝缘；
第二绝缘层，其使上述导体电路之间绝缘；以及
通路导体用开口部，其用于形成上述通路导体，
上述第一绝缘层含有第一无机颗粒，上述第二绝缘层仅由树脂构成。
17.一种印刷电路板的制造方法，其特征在于，具备以下步骤：
在支承部件的第一面上形成部件装载用焊盘；
在上述支承部件以及上述部件装载周焊盘上形成树脂绝缘层，其中，上述树脂绝缘层具备：第一绝缘层，其含有第一无机颗粒；以及第二绝缘层，其形成在该第一绝缘层上，仅由树脂构成；
形成贯通上述第一绝缘层与上述第二绝缘层的用于形成通路导体的开口部并且在上述第二绝缘层内形成用于形成导体电路的凹部；
在上述凹部内形成导体电路；以及
在上述开口部内形成用于连接上述部件装载用焊盘与上述导体电路的通路导体。 
CN200980125731.6A 2008-07-07 2009-06-18 印刷电路板及其制造方法 Active CN102084731B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7856408P 2008-07-07 2008-07-07
US61/078,564 2008-07-07
US12/476,276 2009-06-02
US12/476,276 US20100006334A1 (en) 2008-07-07 2009-06-02 Printed wiring board and method for manufacturing the same
PCT/JP2009/061083 WO2010004841A1 (ja) 2008-07-07 2009-06-18 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102084731A CN102084731A (zh) 2011-06-01
CN102084731B true CN102084731B (zh) 2013-04-03

Family

ID=41504102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980125731.6A Active CN102084731B (zh) 2008-07-07 2009-06-18 印刷电路板及其制造方法

Country Status (4)

Country Link
US (2) US20100006334A1 (zh)
JP (1) JP4944246B2 (zh)
CN (1) CN102084731B (zh)
WO (1) WO2010004841A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576030B (zh) * 2016-06-24 2017-03-21 南亞電路板股份有限公司 印刷電路板及其製作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
CN102196673B (zh) * 2010-03-05 2013-10-16 欣兴电子股份有限公司 线路结构的制作方法
JP2011228676A (ja) * 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
JP5662450B2 (ja) * 2010-07-30 2015-01-28 京セラ株式会社 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法
JP5926890B2 (ja) * 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
US9113569B2 (en) 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP2014007339A (ja) * 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
DE112013001969T5 (de) 2012-08-02 2015-01-08 Fuji Electric Co., Ltd. Metallträgerplatine
WO2014050871A1 (ja) 2012-09-27 2014-04-03 積水化学工業株式会社 多層基板の製造方法、多層絶縁フィルム及び多層基板
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
WO2014085751A1 (en) * 2012-11-29 2014-06-05 Micromed Scientia, Inc. Shielding of magnetic field as a medical therapy
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
CN105336722A (zh) * 2014-06-26 2016-02-17 三星电机株式会社 印刷电路板、具有印刷电路板的半导体封装件和制造方法
TWI580327B (zh) * 2014-06-30 2017-04-21 蔡蒔銓 印刷電路板及其製造方法，以及印刷電路板製造裝置
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
JP2018032651A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 配線板及びその製造方法
AT520105B1 (de) * 2017-06-16 2019-10-15 Zkw Group Gmbh Leiterplatte
JP6885800B2 (ja) * 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
DE102018122621B4 (de) * 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und Verfahren zu deren Herstellung
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
CN115198330B (zh) * 2022-07-21 2023-06-27 新疆金泰新材料技术股份有限公司 一种中高压化成箔的多级化成处理装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261141A (ja) * 1999-03-08 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
US6434819B1 (en) * 1998-11-27 2002-08-20 Shinko Electric Industries Co., Ltd. Production of multilayer circuit board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550129A (en) * 1983-05-12 1985-10-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Toughening reinforced epoxy composites with brominated polymeric additives
JPH1117345A (ja) * 1997-06-19 1999-01-22 Ibiden Co Ltd 多層プリント配線板
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP3692761B2 (ja) * 1998-01-23 2005-09-07 日本ビクター株式会社 プリント基板の製造方法及びプリント基板
JP4012307B2 (ja) * 1998-04-02 2007-11-21 イビデン株式会社 多層プリント配線板の製造方法
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP2001210764A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd 熱伝導基板及びその製造方法
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP4895448B2 (ja) * 2001-09-27 2012-03-14 京セラ株式会社 多層配線基板
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
JPWO2004091268A1 (ja) * 2003-04-07 2006-07-06 イビデン株式会社 多層プリント配線板
JP2005019686A (ja) * 2003-06-26 2005-01-20 Kyocera Corp コンデンサ素子内蔵多層配線基板
WO2005076683A1 (ja) * 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434819B1 (en) * 1998-11-27 2002-08-20 Shinko Electric Industries Co., Ltd. Production of multilayer circuit board
JP2000261141A (ja) * 1999-03-08 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576030B (zh) * 2016-06-24 2017-03-21 南亞電路板股份有限公司 印刷電路板及其製作方法

Also Published As

Publication number Publication date
US20100006334A1 (en) 2010-01-14
CN102084731A (zh) 2011-06-01
US20140116769A1 (en) 2014-05-01
JP4944246B2 (ja) 2012-05-30
JPWO2010004841A1 (ja) 2011-12-22
WO2010004841A1 (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
CN102084731B (zh) 印刷电路板及其制造方法
EP1030544B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
CN1319157C (zh) 多层电路板和半导体装置
US8436252B2 (en) Printed wiring board and method for manufacturing the same
CN100521868C (zh) 多层印刷配线板及多层印刷配线板的制造方法
KR100797422B1 (ko) 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
CN101180727B (zh) 印刷线路板及其制造方法
US20010050183A1 (en) Fine pitch circuitization with filled plated through holes
US6426011B1 (en) Method of making a printed circuit board
KR20060009885A (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
WO1998027798A1 (fr) Carte a circuit imprime et procede de fabrication
CN101409238A (zh) 无核层封装基板的制作方法
CN101911850B (zh) 多层印刷电路板的制造方法
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2008235624A (ja) 配線基板およびその製造方法
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP4475875B2 (ja) プリント配線板
JP4493923B2 (ja) プリント配線板
JP2005183466A (ja) 多層プリント配線板
JPH11238970A (ja) 多層プリント基板および多層プリント基板の製造方法
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
CN1909762B (zh) 多层印刷配线板
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법
JP3994952B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant