JP2018032651A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2018032651A
JP2018032651A JP2016161660A JP2016161660A JP2018032651A JP 2018032651 A JP2018032651 A JP 2018032651A JP 2016161660 A JP2016161660 A JP 2016161660A JP 2016161660 A JP2016161660 A JP 2016161660A JP 2018032651 A JP2018032651 A JP 2018032651A
Authority
JP
Japan
Prior art keywords
insulating resin
wiring board
resin layer
minimum width
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016161660A
Other languages
English (en)
Inventor
竹中 芳紀
Yoshinori Takenaka
芳紀 竹中
裕康 能登
Hiroyasu NOTO
裕康 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016161660A priority Critical patent/JP2018032651A/ja
Priority to US15/682,827 priority patent/US10070511B2/en
Publication of JP2018032651A publication Critical patent/JP2018032651A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】導体回路層の断線を抑制することが可能な配線板及びその製造方法の提供を目的とする。
【解決手段】本発明の配線板10では、4隅と中央との5か所の断面において、第2絶縁樹脂層23内に、表面から配線パターンの最小幅Wの2倍の深さで、かつ、最小幅Wの2倍の幅の単位面Xをサンプリングすると、各単位面に含まれる全ての無機フィラー29の断面が0.1μm以下で、その上の配線パターンの最小幅Wの15%以下となると共に、各単位面全体の面積のうち無機フィラー29の断面積の占有率が45〜65%となる。
【選択図】図3

Description

本発明は、絶縁樹脂層の表面に導電回路層が積層されている配線板及びその製造方法に関する。
この種の配線板として、絶縁樹脂層がフィラーを含有しているものが知られている(例えば、特許文献1参照)。
特開2005−217052号公報(段落[0024])
上述した配線板においては、導電回路層の断線の抑制が求められている。
本発明に係る配線基板は、フィラーを含有している絶縁樹脂層と、前記絶縁樹脂層の表面に積層される導電回路層と、を有する配線板であって、前記絶縁樹脂層における4隅と中央との5か所の断面のうち、前記表面から、前記導電回路層における配線パターンの最小幅の2倍の長さと前記絶縁樹脂層の板厚とのうちで小さい方の深さで、かつ、前記最小幅の2倍の幅の単位範囲に含まれる全ての前記フィラーの断面の径が、前記最小幅の15%以下である。
本発明の一実施形態に係る配線板の平面図 配線板の側断面図 配線パターン周辺の拡大側断面図 配線板の製造工程を示す側断面図 配線板の製造工程を示す側断面図 配線板の製造工程を示す側断面図 配線板の製造工程を示す側断面図 配線板の製造工程を示す側断面図 配線板の製造工程を示す側断面図 変形例に係る配線板の側断面図
以下、本発明の一実施形態を図1〜9に基づいて説明する。図1には、配線板10の平面図が示され、図2には、その断面構造が示されている。
図2に示すように、配線板10は、第1絶縁樹脂層21、第1導電回路層22、第2絶縁樹脂層23、第2導電回路層24、が順に積層されてなる。第1及び第2の絶縁樹脂層21,23は、エポキシ樹脂等から形成されたビルドアップフィルムであり、これら絶縁樹脂層21,23の厚さは10〜20μmである。
第2絶縁樹脂層23には、複数のビアホール23Hが形成され、それらビアホール23H内にめっきが充填されて複数のビア導体23Dが形成されている。そして、これらビア導体23Dによって、第1導電回路層22と第2導電回路層24との間が接続されている。また、ビアホール23Hは、第1絶縁樹脂層21に向かって徐々に縮径したテーパー状になっている。ビア導体23Dのトップ径は20〜50μmとなっていて、ボトム径は、15〜40μmとなっている。
第2導電回路層24上には、ソルダーレジスト層25が積層されている。ソルダーレジスト層25には、複数のパッド用孔25Hが形成され、第2導電回路層24のうちパッド用孔25Hから露出した部分がパッド26になっている。配線板10全体の表側面10Fでは、図1に示すように、複数のパッド26が行列状に並べられている。
図3には、第1導電回路層22及び第2導電回路層24について説明するための例として、第2導電回路層24における配線パターンP周辺の拡大図が示されている。なお、図3においてはソルダーレジスト層25は省略されている。同図に示すように、第1及び第2の導電回路層22,24は、絶縁樹脂層21,23上に形成される無電解めっき層30とその上の電解めっき層31とを有している。また、第1及び第2の導電回路層22,24の厚さは、5〜15μmである。また、第1及び第2の導電回路層22,24においては、配線パターンPの最小幅W(図2参照)及び配線パターンP間の最小距離H(図2参照)がともに5μmとなっている。
さて、第1絶縁樹脂層21及び第2絶縁樹脂層23は共に、シリカ、アルミナ又はムライト等の無機フィラー29を含有している。本実施形態では、これら絶縁樹脂層21,23に含まれる無機フィラー29は、全て、径が0.1μm以下になっていて、それらの平均粒径は0.03〜0.1μmとなっている。即ち、全ての無機フィラー29の径は、本実施形態の配線パターンPの最小幅W(5μm)の2%以下であり、7%以下の数値となっている。なお、第1絶縁樹脂層21及び第2絶縁樹脂層23には共にガラスクロスは含有されていない。
また、第1絶縁樹脂層21及び第2絶縁樹脂層23を、例えば、高さが配線パターンPの最小幅Wの2倍で、幅が最小幅Wの2倍で、奥行きが最小幅Wの2倍の単位立体に分割した場合に、それら単位立体における無機フィラー29の含有率が何れも30〜80wt%となるように、無機フィラー29は分散している。さらに、無機フィラー29は、第1絶縁樹脂層21又は第2絶縁樹脂層23内に、直径が配線パターンPの最小幅Wの80%をなしかつ無機フィラー29の含有率が1%未満の領域が存在しないように、均一に分布している。
上記した含有率により、第1絶縁樹脂層21又は第2絶縁樹脂層23の任意の断面のうち、高さが配線パターンPの最小幅Wの2倍で、幅が最小幅Wの2倍の単位面全体の面積における無機フィラー29の断面積の占有率は45〜65%となる。
図3に示すように、第1絶縁樹脂層21及び第2絶縁樹脂層23の表面は、算術平均粗さが0.03〜0.12μmの粗面になっている。これら表面の一部では、無機フィラー29の一部が露出していたり、無機フィラー29が脱離して球面状に凹んでいる部分が存在している。
以上の構成により、第1絶縁樹脂層21又は第2絶縁樹脂層23の任意の5か所の断面において、第1絶縁樹脂層21又は第2絶縁樹脂層23の上端縁を含む単位面(本発明の「単位範囲」に相当する)をサンプリングすると、各単位面に含まれる全ての無機フィラー29の断面の径が、0.1μm以下で、その上の配線パターンPの最小幅Wの7%以下となると共に、各単位面全体の面積のうち無機フィラー29の断面積の占有率が45〜65%となる。
なお、無機フィラー29は、第1絶縁樹脂層21及び第2絶縁樹脂層23内に無数に含まれているので、この単位面に含まれている無機フィラー29の断面の最大径が、単位面に断面が現れている無機フィラー29群の最大径とみなすことが可能である。
次に、本実施形態の配線板10の製造方法について説明する。
(1)図4(A)及び図5(A)に示すように、第1絶縁樹脂層21としてのビルドアップフィルムが用意される。
(2)図5(B)に示すように、第1絶縁樹脂層21の表面が、薬液(例えば、過マンガン酸塩を含むデスミア液)により粗化される。このとき、第1絶縁樹脂層21に含まれる無機フィラー29の一部が露出すると共に、それら無機フィラー29のうち外周面が半球分以上露出したものが脱離し、第1絶縁樹脂層21の表面に球面状の窪みが形成される。
(3)無電解めっき処理が行われ、第1絶縁樹脂層21上に無電解めっき膜(図示せず)が形成される。
(4)図4(B)に示すように、無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。
(5)電解めっき処理が行われ、図4(C)に示すように、第2絶縁樹脂層21上の無電解めっき膜のうちめっきレジスト40から露出している部分に電解めっき層31が形成される。
(6)めっきレジスト40が剥離されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)が除去され、図6(A)に示すように、残された無電解めっき膜(即ち、無電解めっき層30(図3参照))及び電解めっき層31により、第1絶縁樹脂層21上に第1導電回路層22が形成される。
(7)図6(B)に示すように、第1導電回路層22上に第2絶縁樹脂層23としてのビルドアップフィルムが積層されて、加熱プレスされる。
(8)(2)と同様に、第2絶縁樹脂層23の表面が粗化される。
(9)図7(A)に示すように、第2絶縁樹脂層23にCO2レーザ又はUVレーザが照射されて、ビアホール23Hが形成される。
(10)無電解めっき処理が行われ、第2絶縁樹脂層23上と、ビアホール23H内とに無電解めっき膜(図示せず)が形成される。
(11)図7(B)に示すように、無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。
(12)電解めっき処理が行われ、図8(A)に示すように、めっきがビアホール23H内に充填されてビア導体23Dが形成され、さらには、第2絶縁樹脂層23上の無電解めっき膜(図示せず)のうちめっきレジスト40から露出している部分に電解めっき層31が形成される。
(13)めっきレジスト40が剥離されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)が除去され、図8(B)に示すように、残された無電解めっき膜(即ち、無電解めっき層30(図3参照))及び電解めっき層31により、第2絶縁樹脂層23上に第2導電回路層24が形成される。そして、第2絶縁樹脂層23の表裏の第1導電回路層22と第2導電回路層24とがビア導体23Dによって接続される。
(14)図9(A)に示すように、第2導電回路層24上にソルダーレジスト層25が積層される。
(15)図9(B)に示すように、ソルダーレジスト層25の所定箇所にテーパー状のパッド用孔25Hが形成され、第2導電回路層24のうちパッド用孔25Hから露出した部分がパッド26になる。
(16)パッド26上に、ニッケル層、パラジウム層、金層の順に積層されて図2に示された金属膜41が形成される。以上で配線板10が完成する。なお、上述した第1及び第2の導電回路層22,24の形成方法は、セミアディティブ法と呼ばれている。
配線板10について検査するときは、例えば、図1に示すように、配線板10を対角線A上で切断し、配線板10の4隅と中央の5か所(図1中の符号X)の断面において、第2絶縁樹脂層23内に、表面から配線パターンPの最小幅Wの2倍の深さで、かつ、最小幅Wの2倍の幅の単位面X(図2参照)を設定する。この単位面は、最小幅Wをなす配線パターンPの直下領域(特に、最小幅Wの配線パターンPの中央と単位面の中央とが並ぶ位置)に定めることが好ましい。なお、第2絶縁樹脂層23の板厚が配線パターンPの最小幅Wの2倍よりも小さい場合は、単位面積の深さを、第2絶縁樹脂層23の板厚全体とする。
そして、各単位面に含まれる無機フィラー29の断面の最大径が配線パターンPの最小幅Wの7%以下であるかを判定し、最小幅Wの7%より大きいものを不良とみなす。また、各単位面全体の面積のうち無機フィラー29の断面積の占有率が45〜65%となっているかを判定し、45〜65%以外のものも不良とみなしてもよい。無機フィラー29の断面の径及び無機フィラー29の断面積の占有率は、例えば、市販の画像解析ソフトを用いて、第2絶縁樹脂層23の断面の顕微鏡写真を二値化することにより測定することができる。
本実施形態の配線板10の構造及び製造方法に関する説明は以上である。次に配線板10の使用例と作用効果とを説明する。本実施形態の配線板10は、パッド26上に、半田バンプが形成されて、その上にCPU等の電子部品が搭載されて半田付けされることで使用される。
ここで、一般的に、無機フィラー29の表面は滑らかであるため、絶縁樹脂層21,23の表面に大きい無機フィラー29が配されていると、導電回路層22,24の密着性が低下して剥離することが考えられるところ、本実施形態の配線板10では、第1及び第2の絶縁樹脂層21,23に含まれる無機フィラー29の径が配線パターンPの最小幅Wの7%以下と十分小さくなっているので、導電回路層22,24の密着性の低下が抑制され、導電回路層22,24の剥離が防がれる。これにより、導電回路層22,24の断線が防がれる。
また、無機フィラーを含有している絶縁樹脂層においては、電子部品から受ける熱等の影響により絶縁樹脂層が膨張・収縮を繰り返すと、絶縁樹脂層の表面から露出している無機フィラーが脱離することが起こり得る。このとき、脱離した無機フィラーの上方に配線パターンPが配されていると、その配線パターンPが断線してしまうことが考えられる。
これに対して、本実施形態の配線板10では、上述したように、第1及び第2の絶縁樹脂層21,23に含まれる無機フィラー29の径が十分小さくなっているため、仮に無機フィラー29が脱離したとしても、配線パターンPの断線が抑制される。
また、絶縁樹脂においては、無機フィラー29の含有率が大きくなる程、熱膨張係数が小さくなるため、絶縁樹脂層21,23内に無機フィラー29の含有率が極端に小さい部分があると、絶縁樹脂層21,23内の熱膨張係数の差が大きくなり、導電回路層22,24の配線パターンPにひずみが生じ、配線パターンPが断線してしまうことが考えられる。
これに対して、本実施形態では、任意に設定される単位立体における無機フィラー29の含有率が何れも30〜80wt%となるように、無機フィラー29が均一に分散しているため、絶縁樹脂層21,23内の熱膨張係数の差を軽減することができ、配線パターンPの断線が防がれる。また、絶縁樹脂層21,23内の熱膨張係数の差を軽減することにより、無機フィラー29の脱離も軽減することができると考えられる。
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)図10に示すように、コア基板50を有し、その表裏の両面に絶縁樹脂層21,23及び導電回路層22,24がそれぞれ積層される構成であってもよい。
(2)上記実施形態では、絶縁樹脂層21,23と導電回路層22,24とが2層ずつ設けられていたが、1層ずつであってもよいし、3層以上ずつであってもよい。
(3)上記実施形態では、絶縁樹脂層21,23全体に含まれる全ての無機フィラー29が0.1μm以下となっていたが、絶縁樹脂層21,23のうち導電回路層22,24が形成される上側部分(表面から配線パターンPの最小幅Wの2倍の深さ)に含まれる無機フィラー29が0.1μm以下であればよく、下側部分に含まれる無機フィラー29は0.1μmより大きくなっていてもよい。
(4)上記実施形態では、絶縁樹脂層21,23に含まれる無機フィラー29が0.1μm以下となっていたが、これに限られるものではなく、その上の導電回路層22,24の配線パターンPの最小幅Wの15%以下であればよい。無機フィラー29が配線パターンPの最小幅Wの15%以下であれば、配線パターンPの断線が十分に抑制されると考えられる。なお、無機フィラー29は0.5μm以下となっていて、それらの平均径が、0.03〜0.3μmとなっていることが好ましい。
また、上記実施形態では、配線板10の検査において、各単位面に含まれる無機フィラー29の断面の最大径が配線パターンPの最小幅Wの7%以下であるかを判定していたが、15%であるかを判定する構成であってもよい。
(5)上記実施形態では、導電回路層22,24における配線パターンPの最小幅Wが、5μmであったが、8μm以下であれば他の数値であってもよい。
(6)上記実施形態では、本発明の「フィラー」が無機フィラー29であったが、有機フィラーであってもよい。
(7)絶縁樹脂層21,23に含まれるほぼ全ての無機フィラー29の径が配線パターンPの最小幅Wの15%以下であるが、例外的に(例えば、1/100000以下の確率で)それよりも大きい無機フィラー29が含有されている場合、即ち、絶縁樹脂層21,23に含まれる無機フィラー29が、実質的に全て、配線パターンPの最小幅Wの15%以下である場合も本発明の技術的範囲に含まれる。この場合、例外的に含有される無機フィラー29の径が、2μm以下で、配線パターンPの最小幅Wの50%以下であることが好ましい。
10 配線板
21 第1絶縁樹脂層
21 第2絶縁樹脂層
22 第1導電回路層
23 第2絶縁樹脂層
23D ビア導体
24 第2導電回路層
29 無機フィラー

Claims (20)

  1. フィラーを含有している絶縁樹脂層と、
    前記絶縁樹脂層の表面に積層される導電回路層と、を有する配線板であって、
    前記絶縁樹脂層における4隅と中央との5か所の断面のうち、前記表面から、前記導電回路層における配線パターンの最小幅の2倍の長さと前記絶縁樹脂層の板厚とのうちで小さい方の深さで、かつ、前記最小幅の2倍の幅の単位範囲に含まれる全ての前記フィラーの断面の径が、前記最小幅の15%以下である。
  2. 請求項1に記載の配線板であって、
    前記単位範囲全体の面積のうち前記フィラーの断面積の占有率は、45〜65%である。
  3. 請求項1又は2に記載の配線板であって、
    前記単位範囲に含まれる全ての前記フィラーの断面の径が、前記最小幅の7%以下である。
  4. 請求項1乃至3の何れか1の請求項に記載の配線板であって、
    前記表面から、前記最小幅の2倍の長さと前記絶縁樹脂層の板厚とのうちで小さい方の深さの範囲に、直径が前記最小幅の80%をなしかつ前記フィラーの含有率が1%未満の領域が存在しない。
  5. 請求項1乃至4の何れか1の請求項に記載の配線板であって、
    前記最小幅及び前記配線パターン間の最小距離がともに8μm以下である。
  6. 請求項1乃至5の何れか1の請求項に記載の配線板であって、
    前記単位範囲に含まれる全ての前記フィラーの断面の径は、0.5μm以下である。
  7. 請求項1乃至6の何れか1の請求項に記載の配線板であって、
    前記絶縁樹脂層の前記表面は粗化されている。
  8. 請求項1乃至7の何れか1の請求項に記載の配線板であって、
    前記絶縁樹脂層の前記表面の算術平均粗さは、0.03〜0.12μmである。
  9. 請求項1乃至8の何れか1の請求項に記載の配線板であって、
    前記導電回路層の厚さは5〜15μmである。
  10. 請求項1乃至9の何れか1の請求項に記載の配線板であって、
    前記絶縁樹脂層の厚さは10〜20μmである。
  11. 請求項1乃至10の何れか1の請求項に記載の配線板であって、
    前記絶縁樹脂層と前記導電回路層とが交互に積層され、
    前記絶縁樹脂層を貫通して上下の前記導電回路層を接続するビア導体を有し、
    前記ビア導体のトップ径は、20〜50μmである。
  12. 請求項1乃至11の何れか1の請求項に記載の配線板であって、
    前記単位範囲は、前記最小幅の前記配線パターンの下方に位置している。
  13. フィラーを含有している絶縁樹脂層を用意することと、
    前記絶縁樹脂層の表面に導電回路層を形成することと、を行う配線板の製造方法であって、
    前記絶縁樹脂層として、4隅と中央との5か所の断面をサンプリングすると、前記表面から前記導電回路層における配線パターンの最小幅の2倍の長さと前記絶縁樹脂層の板厚とのうちで小さい方の深さで、かつ、前記最小幅の2倍の幅の単位範囲に含まれる全ての前記フィラーの断面の径が、前記最小幅の15%以下であるものを使用する。
  14. 請求項13に記載の配線板の製造方法であって、
    前記絶縁樹脂層として、前記単位範囲全体の面積のうち前記フィラーの断面積の占有率が45〜65%であるものを使用する。
  15. 請求項13又は14に記載の配線板の製造方法であって、
    前記絶縁樹脂層として、前記単位範囲に含まれる全ての前記フィラーの断面の径が、前記最小幅の7%以下であるものを使用する。
  16. 請求項13乃至15の何れか1の請求項に記載の配線板の製造方法であって、
    前記絶縁樹脂層として、前記表面から、前記最小幅の2倍の長さと前記絶縁樹脂層の板厚とのうちで小さい方の深さの範囲に、直径が前記最小幅の80%をなしかつ前記フィラーの含有率が1%未満の領域が存在しないものを使用する。
  17. 請求項13乃至16の何れか1の請求項に記載の配線板の製造方法であって、
    前記絶縁樹脂層として、前記フィラーの含有率が30〜80質量%であるものを使用する。
  18. 請求項13乃至17の何れか1の請求項に記載の配線板の製造方法であって、
    前記最小幅及び前記配線パターン間の最小距離をともに8μm以下にする。
  19. 請求項13乃至18の何れか1の請求項に記載の配線板の製造方法であって、
    前記絶縁樹脂層として、前記表面の算術平均粗さが0.03〜0.12μmであるものを使用する。
  20. 請求項13乃至19の何れか1の請求項に記載の配線板の製造方法であって、
    前記導電回路層をセミアディティブ法により形成する。
JP2016161660A 2016-08-22 2016-08-22 配線板及びその製造方法 Pending JP2018032651A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016161660A JP2018032651A (ja) 2016-08-22 2016-08-22 配線板及びその製造方法
US15/682,827 US10070511B2 (en) 2016-08-22 2017-08-22 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016161660A JP2018032651A (ja) 2016-08-22 2016-08-22 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018032651A true JP2018032651A (ja) 2018-03-01

Family

ID=61192542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016161660A Pending JP2018032651A (ja) 2016-08-22 2016-08-22 配線板及びその製造方法

Country Status (2)

Country Link
US (1) US10070511B2 (ja)
JP (1) JP2018032651A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217052A (ja) 2004-01-28 2005-08-11 Kyocera Corp 配線基板及びその製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ

Also Published As

Publication number Publication date
US10070511B2 (en) 2018-09-04
US20180054885A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP5010737B2 (ja) プリント配線板
JP2017123459A (ja) プリント回路基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008300507A (ja) 配線基板とその製造方法
JP2011023626A (ja) 半導体装置及びその製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP5625250B2 (ja) 半導体装置
KR20070073730A (ko) 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
JP2012060112A (ja) 単層印刷回路基板及びその製造方法
JP2007208209A (ja) 半導体装置及びその製造方法
JP2011129729A (ja) 配線基板及び半導体装置
JP2016032066A (ja) プリント配線基板
US20160353576A1 (en) Electronic component built-in substrate and electronic device
CN110784994A (zh) 印刷电路板结构及其制造方法
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
JP5660462B2 (ja) プリント配線板
JP5865769B2 (ja) 多層配線基板の製造方法
JP2014216423A (ja) 配線基板、配線基板の製造方法
TWI677271B (zh) 線路基板及其製作方法
US20090090548A1 (en) Circuit board and fabrication method thereof
JP2018032651A (ja) 配線板及びその製造方法
JP5363377B2 (ja) 配線基板及びその製造方法
JP2015050307A (ja) 配線基板およびその製造方法
JP5565951B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190315