JP2011129729A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP2011129729A
JP2011129729A JP2009287132A JP2009287132A JP2011129729A JP 2011129729 A JP2011129729 A JP 2011129729A JP 2009287132 A JP2009287132 A JP 2009287132A JP 2009287132 A JP2009287132 A JP 2009287132A JP 2011129729 A JP2011129729 A JP 2011129729A
Authority
JP
Japan
Prior art keywords
wiring
connection pad
layer
receiving electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009287132A
Other languages
English (en)
Other versions
JP5313854B2 (ja
JP2011129729A5 (ja
Inventor
Hiroshi Murayama
啓 村山
Masahiro Haruhara
昌宏 春原
Akinori Shiraishi
晶紀 白石
Hideaki Sakaguchi
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009287132A priority Critical patent/JP5313854B2/ja
Priority to US12/958,730 priority patent/US8350390B2/en
Publication of JP2011129729A publication Critical patent/JP2011129729A/ja
Publication of JP2011129729A5 publication Critical patent/JP2011129729A5/ja
Application granted granted Critical
Publication of JP5313854B2 publication Critical patent/JP5313854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】接続パッドの下の下側配線層の配線密度を向上させることができる配線基板を提供する。
【解決手段】配線層２２と、配線層２２の上に形成された絶縁層３２と、絶縁層３２の上に形成された接続パッドＣと、絶縁層３２を貫通して形成され、配線層２２と接続パッドＣとを接続するビア導体ＶＣ２とを含み、接続パッドＣの１層下の配線層２２は、接続パッドＣに対応する領域に、接続パッドＣより小さい面積のビア受け用電極部２２ａ，２２ｃ（２２ｘ）と、それと分離された配線部２２ｂ（２２ｙ）とを備えて形成され、ビア受け用電極部２２ａ，２２ｃ（２２ｘ）がビア導体ＶＣ２を介して接続パッドＣに接続されている。
【選択図】図２

Description

本発明は配線基板及び半導体装置に係り、さらに詳しくは、半導体チップが実装される半導体パッケージに適用できる配線基板及び半導体装置に関する。
従来、半導体パッケージを実装するための配線基板（半導体パッケージ）がある。配線基板はコア基板の両面側にビルドアップ配線が形成されて構成される。
特許文献１には、配線基板の四コーナーに従来配置されていた複数の金属ランドを１つに統合した金属ランドとすることにより、四コーナー部分の強度を向上させることが記載されている。
また、特許文献２には、半導体パッケージにおいて、個々の外部接続端子（ピン）が接続されるパッドを複数のパッドに分割し、分割して配置したパッド間に他のパッドに接続される配線を配置することが記載されている。
特開２００８−１１２７６５号公報 特開２００２−３２９８０２号公報
後述する関連技術で説明するように、半導体チップが実装される配線基板では、上面側の接続パッドの１層下の下側配線層の設計ルールが最も縮小される傾向がある。
配線基板では、各接続パッドの下にその主要部に接続される一つのビア導体が配置され、接続パッドと同等面積で配置された下側配線層のビアパッドの上にビア導体が配置されて層間接続される。
下側配線層のさらなる配線密度の向上が要求される際（配線の本数を増加）、高度なフォトリソグラフィ技術を導入することにより下側配線層の狭ピッチ化を行うことは可能であるが、膨大な設備投資とプロセス変更が必要になるため、現実的には容易には対応できない。従って、既存のフォトリソグラフィ技術によって下側配線層のビアパッドの間に何本の配線を配置できるかによって最小の設計ルールが決まる。
また、関連技術では、下側配線層のビアパッドは接続パッドに対応する大きさで配置されるため、ビアパッドの存在が下側配線層の配線密度の向上を阻害している。
本発明は以上の課題を鑑みて創作されたものであり、接続パッドの下の下側配線層の配線密度を向上させることができる配線基板及び半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、配線層と、前記配線層の上に形成された絶縁層と、前記絶縁層の上に形成された接続パッドと、前記絶縁層を貫通して形成され、前記配線層と前記接続パッドとを接続するビア導体とを有し、前記接続パッドの１層下の前記配線層は、前記接続パッドに対応する領域に、前記接続パッドより小さい面積のビア受け用電極部と、前記ビア受け用電極部と分離された配線部とを備えて形成され、前記ビア受け用電極部が前記ビア導体を介して前記接続パッドに接続されていることを特徴とする。
本発明の配線基板では、接続パッドの１層下の配線層は、接続パッドに対応する領域に、ビア受け用電極部とそれと分離された配線部とを備えて形成されている。ビア受け用電極部は、接続パッドより小さい面積（例えば細い幅）で形成されており、余った領域に配線部が配置されている。
一つの好適な態様では、ビア受け用電極部は、接続パッドに対応する領域の両端側に配置され、配線部は２つのビア受け用電極部の間に配置される。そして、ビア受け用電極部はその上に配置されるビア導体によって上側の接続パッドに接続されている。
このように、本発明では、接続パッドの下にはそれと同等面積の下側配線層のビアパッドは設けられておらず、接続パッドより小さい面積のビア受け用電極部を配置している。これにより、接続パッドに対応する領域に、配線層の配線部を配置するための配線領域を確保することができる。
このようにして、接続パッドに対応する領域にその接続パッドと直接接続されない別系統の配線部を配置することができる。従って、配線ルールを変更することなく、同一層の配線層内において配線の本数を増やすことが可能になり、高度なフォトリソグラフィ技術を導入することなく、配線密度を向上させることができる。
以上説明したように、本発明では、高度なフォトリソグラフィ技術を導入することなく、接続パッドの下の配線層の配線密度を向上させることができる。
図１は本発明に関連する関連技術の配線基板を示す断面図である。 図２は本発明の実施形態の配線基板を示す断面図及び部分透視平面図である。 図３は本発明の実施形態の半導体装置を示す断面図である。 図４は本発明の実施形態の第１変形例の配線基板を示す断面図である。 図５は本発明の実施形態の第２変形例の配線基板を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術について説明する。図１は関連技術の配線基板を示す断面図である。
図１に示すように、関連技術の配線基板１００では、コア基板２００にはその厚み方向に貫通する貫通電極２２０が形成されている、コア基板２００の両面側には貫通電極２２０を介して相互接続される第１配線層３００がそれぞれ形成されている。
コア基板２００の両面側の第１配線層３００の上には第１層間絶縁層４００がそれぞれ形成されている。コア基板２００の両面側の第１層間絶縁層４００には第１配線層３００に到達する第１ビアホールＶＨ１がそれぞれ形成されている。
コア基板２００の両面側の第１層間絶縁層４００の上には第１ビアホールＶＨ１に充填されたビア導体ＶＣ１を介して第１配線層３００に接続される第２配線層３２０がそれぞれ形成されている。コア基板２００の下面側には第２配線層３２０の接続部上に開口部４１０ａが設けられたソルダレジスト４１０が形成されている。
コア基板２００の上面側の第２配線層３２０はその一端部にビアパッドＶＰを備えている。
さらに、コア基板２００の上面側の第２配線層３２０の上には第２層間絶縁層４２０が形成されている。第２層間絶縁層４２０には第２配線層３２０のビアパッドＶＰに到達する第２ビアホールＶＨ２が形成されている。
第２層間絶縁層４２０の上には、第２ビアホールＶＨ２に充填されたビア導体ＶＣ２を介して第２配線層３２０のビアパッドＶＰに接続される接続パッドＣが形成されている。
図１の部分透視平面図を加えて参照すると、関連技術の配線基板１００では、各接続パッドＣの下にはその主要部に接続される一つのビア導体ＶＣ２が配置され、第２配線層３２０のビアパッドＶＰの上にビア導体ＶＣ２が配置されて層間接続されている。つまり、接続パッドＣの１層下の第２配線層３２０には、ビア導体ＶＣ２を受けるために接続パッドＣに対応する大きさ（同等面積）のビアパッドＶＰが設けられている。
そして、配線基板１００の接続パッドＣには半導体チップがフリップチップ接続される。そのような配線基板１００では、接続パッドＣの１層下の第２配線層３２０（下側配線層）の設計ルールが最も縮小される傾向がある。
第２配線層３２０の配線密度の向上を要求される際（配線の本数を増加）、高度なフォトリソグラフィ技術を導入することにより第２配線層３２０の狭ピッチ化によって配線の本数を増やすことは可能であるが、膨大な設備投資とプロセス変更が必要になるため、現実的には容易には対応できない。
このように、実装ラインの既存のフォトリソグラフィ技術によって第２配線層３２０のビアパッドＶＰの間に何本の配線を配置できるかによって最小の設計ルールが決まるため、配線密度の向上に容易に対応できない課題がある。
また、関連技術では、第２配線層３２０のビアパッドＶＰは接続パッドＣに対応させて比較的大きな面積で配置されるため、ビアパッドＶＰの存在が第２配線層３２０の配線密度の向上を阻害している。
本願発明者は以上の課題を鑑み鋭意研究した結果、高度なフォトリソグラフィ技術を導入することなく、接続パッドの１層下の配線層の配線密度を向上させることができる新規の配線構造を考案した。
（実施の形態）
図２は本発明の実施形態の配線基板を示す断面図及び部分透視平面図である。
図２に示すように、本実施形態の配線基板１では、コア基板として厚みが２００μｍ程度のシリコン基板１０が使用され、シリコン基板１０にはその厚み方向に貫通するスルーホールＴＨが設けられている。シリコン基板１０の両面及びスルーホールＴＨの内面にはシリコン酸化層からなる絶縁層１２が形成されている。
スルーホールＴＨが設けられたシリコン基板１０を熱酸化してシリコン酸化層を形成するか、あるいはシリコン基板１０の両面及びスルーホールＴＨの内面にＣＶＤ法によってシリコン酸化層を形成することにより絶縁層１２が得られる。シリコン酸化層の代わりに、シリコン窒化層又はシリコン酸化窒化層を形成して絶縁層１２としてもよい。
さらに、シリコン基板１０のスルーホールＴＨには貫通電極１４が充填されている。貫通電極１４の形成方法としては、まず、スルーホールＴＨが設けられて全面に絶縁層１２が形成されたシリコン基板１０をめっき給電材（銅箔など）の上に配置する。続いて、めっき給電材をめっき給電経路に利用する電解めっきによってスルーホールＴＨの下部から上部に銅めっき層を充填することにより貫通電極１４が得られる。
基板の好適な例として微細加工が可能なシリコン基板１０を挙げるが、セラミックス基板や樹脂基板などの絶縁基板を使用してもよい。絶縁基板を使用する場合は、絶縁層１２は省略される。
さらに、シリコン基板１０の両面側には、貫通電極１４を介して相互接続される第１配線層２０がそれぞれ形成されている。第１配線層２０の配線構造の一例としては、下から順に、チタン（Ｔｉ）層（厚み：０．０５μｍ）／第１銅（Ｃｕ）層（厚み：０．２μｍ）／第２銅（Ｃｕ）層（厚み：２μｍ）から形成される積層金属膜が使用される。
第１配線層２０の形成方法としては、まず、シリコン基板１０の上にスパッタ法によってＴｉ層（厚み：０．０５μｍ）／第１Ｃｕ層（厚み：０．２μｍ）から構成されるシード層（不図示）を形成した後に、第１配線層２０が配置される部分に開口部が設けられためっきレジスト（不図示）をシード層の上に形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に第２Ｃｕ層として銅めっき層（厚み：２μｍ）を形成する。さらに、めっきレジストを除去した後に、銅めっき層をマスクにしてシード層をエッチングすることにより第１配線層２０が得られる。
また、シリコン基板１０の両面側には、第１配線層２０を被覆する第１層間絶縁層３０がそれぞれ形成されている。第１層間絶縁層３０はエポキシ樹脂やポリイミド樹脂などの樹脂シートをシリコン基板１０に熱圧着することにより形成される。又は、液状樹脂をシリコン基板１０上に塗布し、硬化させてもよい。あるいは、シリコン酸化層などの無機絶縁層をＣＶＤ法で成膜することにより第１層間絶縁層３０を形成してもよい。
シリコン基板１０の両面側の第１層間絶縁層３０には第１配線層２０に到達する第１ビアホールＶＨ１がそれぞれ形成されている。第１ビアホールＶＨ１はレーザやドライエッチングにより形成される。
また、シリコン基板１０の両面側の第１層間絶縁層３０の上には、第１ビアホールＶＨ１に充填されたビア導体ＶＣ１を介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。第２配線層２２は、第1配線層２０と同様な積層金属膜から形成される。
第２配線層２２の形成方法としては、特に図示しないが、まず、第１層間絶縁層３０上及び第１ビアホールＶＨ１の内面に銅などからなるシード層を形成し、第２配線層２２が配置される部分（第１ビアホールＶＨ１を含む）に開口部が設けられためっきレジスト（不図示）を形成する。
次いで、シード層をめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１内からめっきレジストの開口部に銅めっき層を充填する。さらに、めっきレジストを除去した後に、銅めっき層をマスクにしてシード層をエッチングすることにより、第２配線層２２が得られる。
また、シリコン基板１０の下面側には第２配線層２２の接続部上に開口部３１ａが設けられたソルダレジスト３１が形成されている。そして、シリコン基板１０の下面側の第２配線層２２の接続部が外部接続用パッドＣＸ（ランド）として機能する。
シリコン基板１０の上面側の第２配線層２２の上には第２層間絶縁層３２が形成されている。第２層間絶縁層３２には第２配線層２２に到達する第２ビアホールＶＨ２が形成されている。
シリコン基板１０の上面側の第２層間絶縁層３２の上には、第１ビアホールＶＨ２に充填されたビア導体ＶＣ２を介して第２配線層２２に接続される接続パッドＣが形成されている。ビア導体ＶＣ２及びそれに接続される接続パッドＣは、前述した第２配線層２２と同様に電解めっきによって第２のビアホールＶＨ２を埋め込みながら形成される。
ここで、図１のＡ領域の接続パッドＣからその下の第２配線層２２までの配線構造について説明する。第１部分透視平面図を加えて参照すると、Ａ領域の接続パッドＣの１層下の第２配線層２２は、接続パッドＣに対応する領域において、両端側に配置された第１、第２ビア受け用電極部２２ａ，２２ｃと、中央部に配置された配線部２２ｂと備えて形成されている。
つまり、第１、第２ビア受け用電極部２２ａ，２２ｃは、接続パッドＣに対応する領域の両端側に分離されて配置され、配線部２２ｂは第１、第２ビア受け用電極部２２ａ，２２ｃの間に配置されている。第１、第２ビア受け用電極部２２ａ，２２ｃは、接続パッドＣより細い幅（小さい面積）で配置されており、余った領域に配線部２２ｂが配置されている。配線部２２ｂは接続パッドＣに対応する領域を通過して配置され、その領域から外側に延在している。
そして、第１、第２ビア受け用電極部２２ａ，２２ｃ上に配置された2つの第２ビアホールＶＨ２内にビア導体ＶＣ２がそれぞれ充填されている。これにより、第１ビア受け用電極部２２ａは分離された２つのビア導体ＶＣ２によって上側の接続パッドＣに接続されている。
また同様に、第２ビア受け用電極部２２ｃは分離された２つのビア導体ＶＣ２によって上側の接続パッドＣに接続されている。第1ビア受け用電極部２２はその下に配置されたビア導体ＶＣ１（図1の断面図）によって第１配線層２０に接続されている。
特に図示されていないが、同様に、第２ビア受け用電極部２２ｃはその下に配置されたビア導体によって第１ビア受け用電極部２２ａと同一系統の配線層に接続されている。
また、第２配線層２２の配線部２２ｂにおいても、上下に配置されるビア導体によって第１配線層２０及び他の接続パッドに接続される。
このように、本実施形態では、接続パッドＣの下には、その主要部に接続されるビア導体とそれを受けるための接続パッドＣと同等面積のビアパッドは設けられておらず、接続パッドＣより幅の細いビア受け用電極部２２ａが配置されている。これにより、接続パッドＣの下の余った領域を第２配線層２２の配線部２２ｂを配置するための配線領域として利用することができる。
このようにして、接続パッドＣに対応する領域に接続パッドＣと直接接続されない別系統の配線２２ｂを配置することができる。第２配線層２２のビア受け用電極部２２ａ，２２ｃ及び配線部２２ｂと第２ビアホールＶＨ２は、実装ラインの既存のフォトリソリソグラフィ技術によってパターン化できる設計ルールに設定される。例えば、接続パッドＣの径が２５〜３０μｍの場合、ビア受け用電極部２２ａ，２２ｃ及び配線部２２ｂの各幅は２〜５μｍ程度に設定される。
従って、高度なフォトリソグラフィ技術を導入して設計ルールを変更することなく、同一層の第２配線層２２内において配線を増やすことが可能になり、配線密度を向上させることができる。
接続パッドＣに接続されるビア受け用電極部２２ａ，２２ｃと配線部２２ｂは、電源ラインとグランドライン、電源ラインと信号ライン、グランドラインと信号ラインの組み合わせ、あるいは、違う種類の信号ライン同士の組み合わせなどで配置することができる。
次に、図１のＢ領域の接続パッドＣからその下の第２配線層２２までの配線構造について説明する。第２部分平面図を加えて参照すると、Ｂ領域の接続パッドＣの１層下の第２配線層２２は、接続パッドＣに対応する領域において、両端側に配置されたビア受け用電極部２２ｘと、中央部に配置された配線部２２ｙとを備えて形成されている。
接続パッドＣに対応する領域の両端側に配置された２つのビア受け用電極部２２ｘは、その領域から外側に延在し、第１層間絶縁層３０上においてＵ字型で繋がって形成されている。つまり、Ｕ字型で形成されたビア受け用電極部２２ｘの両終端側が接続パッドＣに対応する領域に配置されている。
前述したＡ領域と同様に、ビア受け用電極部２２ｘは接続パッドＣに対応する領域に接続パッドＣより細い幅（小さい面積）で形成され、余った領域に配線部２２ｙが配置されている。そして、接続パッドＣに対応する領域の両端側に配置されたビア受け用電極部２２ｘの上に２つのビア導体ＶＣ２がそれぞれ配置されている。
これにより、第２配線層２２のビア受け用電極部２２ｘは４つのビア導体ＶＣ２によって上側の接続パッドＣに接続されている。特に図示しないが、第２配線層２２のビア受け用電極部２２ｘは、その下に配置されたビア導体によって同一配線系統の第１配線層２０に接続されている。
第２配線層２２の配線部２２ｙは、接続パッドＣに対応する領域を通過してその領域から外側に延在した状態で、ビア受け用電極部２２ｘの間（内側）に配置されている。また、配線部２２ｙは、接続パッドＣに対応する領域から外側（Ｕ字型のビア受け用電極部２２ｘの内側）にパッドＰ（第２透視部分平面図）を備えている。
そして、第２配線層２２の配線部２２ｙはそのパッドＰの下に配置されたビア導体ＶＣｘによって同一配線系統の第１配線層２０に接続されている。さらに、第２配線層２２の配線部２２ｙは、その上に配置されるビア導体（不図示）によって他の接続パッドに接続されている。
前述したＡ領域及びＢ領域では、接続パッドＣに対応する領域の両端側に、接続パッドＣより幅が細いビア受け用電極部２２ａ，２２ｃ（２２ｘ）を形成することにより、配線部２２ｂ（２２ｙ）を配置するための配線領域を確保している。
この形態に限定されるものではなく、第２配線層２２の配線部が接続パッドＣに対応する領域を通過できるように、第２配線層２２のビア受け用電極部のトータルの面積を接続パッドＣの面積より小さく設定すればよい。従って、ビア受け用電極部の形状、配置位置、面積（幅）、は任意に設定することができる。また、ビア受け用電極部の上に配置されるビア導体の数も任意（１以上）に設定することができる。
次に、図１のＣ領域の接続パッドＣ（他の接続パッド）から第２配線層２２までの配線構造について説明する。Ｃ領域の接続パッドＣは、Ａ領域及びＢ領域の接続パッドＣと同一層から形成される他の接続パッドである。第３部分平面図を加えて参照すると、Ｃ領域は、接続パッドＣ（他の接続パッド）に対応する領域に第２配線層２２の配線部を配置する必要がない領域を示しており、接続パッドＣに対応する領域に接続パッドＣに対応する大きさ（同等面積）の第２配線層２２のビアパッドＶＰが配置されている。
そして、第２配線層２２のビアパッドＶＰの上には４つのビア導体ＶＣ２が分離されて配置されており、第２配線層２２のビアパッドＶＰは４つのビア導体ＶＣ２によって接続パッドＣ（他の接続パッド）に接続される。
前述したように、接続パッドＣは第２ビアホールＶＨ２を電解めっきで埋め込みながら形成されるので、全ての第２ビアホールＶＨ２はプロセスの安定性の観点からＡ領域及びＢ領域の第２ビアホールＶＨ２と同一径に設定される。
従って、図１のＣ領域では、接続パッドＣに対応する領域に配置された第２配線層２２のビアパッドＶＰの上に配置される複数のビア導体ＶＣ２は、Ａ領域及びＢ領域のビア導体ＶＣ２と同一径で形成される。
第２配線層２２のビアパッドＶＰ上に配置されるビア導体ＶＣ２の数は、ビアパッドＶＰの面積、ビア導体ＶＣ２（第２ビアホールＶＨ２）の径に応じて適宜調整される。
以上説明したように、本実施形態の配線基板１では、上面側の接続パッドＣの１層下の第２配線層２２において、接続パッドＣに対応する領域に一体的なビアパッドを配置せずに、ビア受け用電極部２２ａ，２２ｃ（２２ｘ）と配線部２２ｂ（２２ｙ）とを配置している。
接続パッドＣの下側にそれより幅が細いビア受け用電極部２２ａ，２２ｃ（２２ｘ）を配置することにより、余った領域を配線領域として使用することができ、別系統の配線部２２ｂ（２２ｙ）を追加で配置することができる。
これにより、高度なフォトリソグラフィ技術を導入することなく、配線の本数を増加させることができるので、第２配線層２２の配線密度を容易に向上させることができる。
また、本実施形態では、関連技術より径の小さいビア導体ＶＣ２を複数に分割して配置するので、個々のビア導体ＶＣ２の電流密度を減らすことができ、ビア接続の信頼性を向上させることができる。
なお、本実施形態では、シリコン基板１０の両面側に２層の配線層（第１、第２配線層２０，２２）をそれぞれ積層し、上面側に接続パッドＣを設けているが、配線層の積層数はｎ層（ｎは１以上の整数）で任意に設定することができる。また、シリコン基板１０の片面のみに配線層及び接続パッドを形成してもよい。
また、コア基板をもたないコアレスタイプの配線基板を使用してもよい。この場合、剥離可能な仮基板の上にビルドアップ配線を形成し、ビルドアップ配線から仮基板を除去することにより、絶縁層（樹脂）が基板として機能するコアレス配線基板を得ることができる。
次に、本実施形態の配線基板を使用して構成される半導体装置について説明する。図３には、前述した配線基板１に半導体チップが実装されて構成される半導体装置２が示されている。図３に示すように、図２の配線基板１の接続パッドＣ（ランド）に、半導体チップ４０（ＬＳＩチップ）の接続電極がバンプ電極４２によってフリップチップ接続されて半導体装置２が構成される。
例えば、配線基板１の接続パッドＣに仮接着されたはんだボールに半導体チップ４０（ＬＳＩチップ）の接続電極を配置し、リフローはんだ付けを行うことにより半導体チップ４０が配線基板１にフリップチップ接続される。さらに、半導体チップ４０の下側の隙間にアンダーフィル樹脂４４が充填される。
半導体装置２の配線基板１の下面側の外部接続用パッドＣＸが実装基板（マザーボード）に接続される。半導体装置２はインターポーザを介して実装基板（マザーボード）に接続されるようにしてもよい。
また、配線基板１の下面側の外部接続用パッドＣＸに下側に突出する外部接続端子を設けてもよい。
図４には、本発明の実施形態の第１変形例の配線基板１ａが示されている。前述した図３の配線基板１では、接続パッドＣは第１、第２配線層２０，２２と同等の厚み（例えば２〜３μｍ）のランドとして形成される。図４の第１変形例の配線基板１ａのように、接続パッドＣの厚みを例えば１５μｍ程度にして、第１、第２配線層２０，２２の厚みより高い（厚い）バンプ電極として形成してもよい。
接続パッドＣをバンプ電極として厚く形成することにより、半導体チップ４０から配線基板１ａへの電気経路（バンプ電極４２（はんだ）から接続パッドＣ（銅））においてエレクトロマイグレーション耐性を向上させることができる。図４においてその他の要素は図３の配線基板１と同一である。
図５には、本発明の実施形態の第２変形例の配線基板１ｂが示されている。図５の第２変形例の配線基板１ｂのように、図３の配線基板１の上面側に、接続パッドＣ上に開口部３３ａが設けられたソルダレジスト３３（絶縁保護層）を形成してもよい。図５においてその他の要素は図３の配線基板１と同一である。
図４及び図５の第１、第２変形例の配線基板１ａ、１ｂにおいても、同様に配線基板１ａ，１ｂの接続パッドＣに半導体チップがフリップチップ接続されて半導体装置が構成される。
１，１ａ，１ｂ…配線基板、２…半導体装置、１０…シリコン基板、１２…絶縁層、１４…貫通電極、２０…第１配線層、２２…第２配線層、２２ａ，２２ｂ，２２ｘ…ビア受け用電極部、２２ｃ，２２ｙ…配線部、３０…第１層間絶縁層、３１，３３…ソルダレジスト、３２…第２層間絶縁層、Ｃ…接続パッド、ＣＸ…外部接続用パッド、ＴＨ…スルーホール、ＶＣ１，ＶＣ２，ＶＣｘ…ビア導体、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＰ…ビアパッド。

Claims (8)

  1. 配線層と、
    前記配線層の上に形成された絶縁層と、
    前記絶縁層の上に形成された接続パッドと、
    前記絶縁層を貫通して形成され、前記配線層と前記接続パッドとを接続するビア導体とを有し、
    前記接続パッドの１層下の前記配線層は、
    前記接続パッドに対応する領域に、前記接続パッドより小さい面積のビア受け用電極部と、前記ビア受け用電極部と分離された配線部とを備えて形成され、
    前記ビア受け用電極部が前記ビア導体を介して前記接続パッドに接続されていることを特徴とする配線基板。
  2. 前記ビア受け用電極部は、前記接続パッドに対応する領域の両端側に分離されて配置され、前記配線部は前記ビア受け用電極部の間に配置されていることを特徴とする請求項１に記載の配線基板。
  3. 前記ビア受け用電極部は、前記接続パッドに対応する領域の両端側に配置され、前記接続パッドに対応する領域から外側に延在し、かつ前記絶縁層上で繋がっており、
    前記配線部は前記ビア受け用電極部の間に配置されていることを特徴とする請求項１に記載の配線基板。
  4. 前記ビア導体は、前記ビア受け用電極部の上に複数個で相互に分離されて配置されていることを特徴とする請求項１に記載の配線基板。
  5. 前記接続パッドの１層下の前記配線層は、前記接続パッドと同一層からなる他の接続パッドに対応する領域に、前記他の接続パッドに対応する大きさのビアパッドを備えて形成されており、
    前記ビアパッドは、前記ビア受け用電極部上の前記ビア導体と同一径の複数のビア導体を介して前記他の接続パッドに接続されていることを特徴とする請求項１に記載の配線基板。
  6. 前記配線層はシリコン基板の片面又は両面にｎ層（ｎは１以上の整数）で形成されてことを特徴とする請求項１乃至５のいずれか一項に記載の配線基板。
  7. 前記接続パッドは、前記配線層の厚みより高いバンプ電極として形成されていることを特徴とする請求項１乃至５のいずれか一項に記載の配線基板。
  8. 請求項１乃至７のいずれか一項の配線基板と、
    前記配線基板の前記接続パッドにフリップチップ接続された半導体チップとを有することを特徴とする半導体装置。
JP2009287132A 2009-12-18 2009-12-18 配線基板及び半導体装置 Active JP5313854B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009287132A JP5313854B2 (ja) 2009-12-18 2009-12-18 配線基板及び半導体装置
US12/958,730 US8350390B2 (en) 2009-12-18 2010-12-02 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287132A JP5313854B2 (ja) 2009-12-18 2009-12-18 配線基板及び半導体装置

Publications (3)

Publication Number Publication Date
JP2011129729A true JP2011129729A (ja) 2011-06-30
JP2011129729A5 JP2011129729A5 (ja) 2012-10-18
JP5313854B2 JP5313854B2 (ja) 2013-10-09

Family

ID=44149923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287132A Active JP5313854B2 (ja) 2009-12-18 2009-12-18 配線基板及び半導体装置

Country Status (2)

Country Link
US (1) US8350390B2 (ja)
JP (1) JP5313854B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411362B2 (ja) * 2010-07-06 2014-02-12 株式会社フジクラ 積層配線基板及びその製造方法
JP2020013917A (ja) * 2018-07-19 2020-01-23 京セラ株式会社 配線基板
CN114365587A (zh) * 2020-01-10 2022-04-15 住友电气工业株式会社 柔性印刷布线板及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015173144A (ja) * 2014-03-11 2015-10-01 株式会社東芝 配線基板とそれを用いた半導体装置
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329802A (ja) * 2001-04-27 2002-11-15 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003347472A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005101248A (ja) * 2003-09-25 2005-04-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
US7138185B2 (en) * 2002-07-05 2006-11-21 Fuji Photo Film Co., Ltd. Anti-reflection film, polarizing plate and display device
JP4671814B2 (ja) * 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
JP2007087975A (ja) * 2005-09-16 2007-04-05 Ricoh Co Ltd 半導体装置
JP2008112765A (ja) 2006-10-30 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329802A (ja) * 2001-04-27 2002-11-15 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003347472A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005101248A (ja) * 2003-09-25 2005-04-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411362B2 (ja) * 2010-07-06 2014-02-12 株式会社フジクラ 積層配線基板及びその製造方法
JP2020013917A (ja) * 2018-07-19 2020-01-23 京セラ株式会社 配線基板
CN114365587A (zh) * 2020-01-10 2022-04-15 住友电气工业株式会社 柔性印刷布线板及其制造方法

Also Published As

Publication number Publication date
US20110147951A1 (en) 2011-06-23
US8350390B2 (en) 2013-01-08
JP5313854B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5313854B2 (ja) 配線基板及び半導体装置
JP6325605B2 (ja) 電子部品内蔵基板
US20220167506A1 (en) Circuit board with bridge chiplets
JP4581768B2 (ja) 半導体装置の製造方法
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
JP2006294692A (ja) 半導体装置およびその製造方法
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20120104387A (ko) 비아 트레이스 연결을 갖는 회로 보드 및 그 제조 방법
US9301394B2 (en) Manufacturing method and electronic module with new routing possibilities
TW201132265A (en) Circuit board with offset via
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP6570924B2 (ja) 電子部品装置及びその製造方法
JP2009141169A (ja) 半導体装置
JP2009170941A (ja) キャパシタ実装配線基板
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
KR20120028008A (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101001638B1 (ko) 반도체 패키지
JP2004228446A (ja) プリント基板
JP5789872B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5313854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150