JP2005101248A

JP2005101248A - 半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number: JP2005101248A
Application number: JP2003332760A
Authority: JP
Inventors: Yasunori Kurosawa; 康則黒澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-25
Filing date: 2003-09-25
Publication date: 2005-04-14

Abstract

【課題】配線形成の自由度を大きくすることにある。
【解決手段】半導体装置は、複数の電極１４を有する半導体基板１０と、複数のランド２０と、複数の電極１４と複数のランド２０とを電気的に接続する複数の配線３０と、複数のランド２０に設けられた複数の外部端子と、を含む。複数の配線３０は、第１及び第２の配線３２，３４を含む。複数のランド２０は、複数の分割部２４からなる分割ランド２２を含む。複数の分割部２４は、第１の配線３２と連続して形成された第１の分割部２７と、第１の分割部２７から間隔をあけて形成された第２の分割部２８と、を含む。第２の配線３４は、第１の分割部２７と第２の分割部２８との間を通過して形成されている。外部端子は、第２の配線３４に非接触の状態でオーバーラップして、第１及び第２の分割部２７，２８の両方に接触して設けられてなる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。

従来、外部端子（例えばハンダボール）がランド上に設けられた形態の半導体装置が知られている。ランドは、配線によって、半導体チップの電極に電気的に接続されている。従来、配線を、ランド間を通るように形成していたので、ランドのピッチによって配線の形成領域が制限されていた。

本発明の目的は、配線形成の自由度を大きくすることにある。
特開２０００−１００８５１号公報

（１）本発明に係る半導体装置は、
複数の電極を有する半導体基板と、
複数のランドと、
前記複数の電極と前記複数のランドとを電気的に接続する複数の配線と、
前記複数のランドに設けられた複数の外部端子と、
を含み、
前記複数の配線は、第１及び第２の配線を含み、
前記複数のランドは、複数の分割部からなる分割ランドを含み、
前記複数の分割部は、前記第１の配線と連続して形成された第１の分割部と、前記第１の分割部から間隔をあけて形成された第２の分割部と、を含み、
前記第２の配線は、前記第１の分割部と前記第２の分割部との間を通過して形成され、
前記外部端子は、前記第２の配線に非接触の状態でオーバーラップして、前記第１及び第２の分割部の両方に接触して設けられてなる。本発明によれば、第２の配線が分割ランドを幅方向に貫通するように形成されているので、複数のランドのピッチに制限されることなく、配線形成の自由度を大きくすることができる。
（２）この半導体装置において、
前記複数の配線を覆う絶縁層をさらに含み、
前記外部端子と前記第２の配線との間に前記絶縁層が介在していてもよい。こうすることで、分割ランド上の外部端子と、第２の配線との電気的接続を回避することができる。すなわち、第２の配線を分割ランドとは独立して形成することが可能になる。
（３）この半導体装置において、
前記複数のランドは、分割されていない単一ランドをさらに含み、
前記複数の分割部は、前記単一ランドの平面形状と同じ平面形状の外周に沿って形成されていてもよい。こうすることで、分割ランド上の外部端子と、単一ランド上の外部端子との形状をほぼ同じにすることができる。
（４）この半導体装置において、
前記複数の分割部は、同じ平面形状を有してもよい。
（５）この半導体装置において、
前記第１及び第２の配線は、互いに平行方向に延びていてもよい。
（６）この半導体装置において、
前記第１及び第２の配線は、互いに交差する方向に延びていてもよい。
（７）本発明に係る回路基板には、上記半導体装置が実装されている。
（８）本発明に係る電子機器は、上記半導体装置を有する。
（９）本発明に係る半導体装置の製造方法は、
（ａ）複数の電極を有する半導体基板に樹脂層を形成すること、
（ｂ）前記樹脂層に、複数のランドと、前記複数の電極と前記複数のランドとを電気的に接続する複数の配線と、を形成すること、
（ｃ）前記複数のランドに複数の外部端子を設けること、
を含み、
前記複数の配線は、第１及び第２の配線を含み、
前記複数のランドは、複数の分割部からなる分割ランドを含み、
前記複数の分割部は、前記第１の配線と連続して形成された第１の分割部と、前記第１の分割部から間隔をあけて形成された第２の分割部と、を含み、
前記第２の配線を、前記第１の分割部と前記第２の分割部との間を通過するように形成し、
前記外部端子を、前記第２の配線に非接触の状態でオーバーラップさせて、前記第１及び第２の分割部の両方に接触させて設ける。本発明によれば、第２の配線を分割ランドを幅方向に貫通するように形成するので、複数のランドのピッチに制限されることなく、配線形成の自由度を大きくすることができる。

以下、本発明の実施の形態について図面を参照して説明する。

図１は、本発明の実施の形態に係る半導体装置を説明する平面図（構成要素の一部を省略）であり、図２は図１のII−II線断面図であり、図３は図１のIII−III線断面図である。半導体装置は、半導体基板（半導体チップ又は半導体ウエハ）１０を有する。半導体基板１０には、集積回路１２が形成されている。半導体基板１０には、それが半導体ウエハである場合には、複数の集積回路１２が形成されている。

半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。電極１４は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。複数の電極１４は、半導体基板１０の表面の周縁部（端部）に形成されていてもよい。例えば、複数の電極１４は、半導体基板１０の表面の四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。電極１４は、例えばＡｌで形成されている。

電極１４が形成された面には、少なくとも１層からなるパッシベーション膜１６が形成されていてもよい。パッシベーション膜１６は電気的絶縁膜である。パッシベーション膜１６は、樹脂でない材料（例えばＳｉＯ_２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。パッシベーション膜１６には、電極１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、電極１４の少なくとも中央部を避けて形成されている。電極１４の端部にパッシベーション膜１６が載っていてもよい。パッシベーション膜１６は、電極１４が形成された面の全周縁部を覆っていてもよい。

半導体基板１０には、樹脂層１８が形成されている。樹脂層１８は、電極１４が形成された面（例えばパッシベーション膜１６）に形成されている。樹脂層１８は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。樹脂層１８は、１層で形成してもよいし、複数層で形成してもよい。

半導体装置は、複数のランド２０を有する。複数のランド２０は、樹脂層１８に形成されている。ランド２０は、例えば銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）などのいずれか少なくとも１つの金属で形成されていてもよい。

複数のランド２０は、分割ランド２２を含む。分割ランド２２は、それぞれが間隔をあけて配置された複数の分割部２４から構成されている。本実施の形態では、複数のランド２０の一部（１つ又は複数であるが図１では複数）が分割ランド２２である。複数のランド２０は、分割ランド２２以外に、分割されていない単一ランド２６をさらに含んでもよい。単一ランド２６は、直交する２軸のいずれの方向にも同じ長さの平面形状（例えば円形又は正方形）を有してもよいし、１つの軸（例えば後述の配線３０の長手軸）に沿って長くなった平面形状（例えば円形又は正方形）を有してもよい。変形例として、複数のランド２０の全部が分割ランド２２であってもよい。

半導体装置は、複数の配線（再配線）３０を有する。複数の配線３０は、複数の電極１４と複数のランド２０を電気的に接続する。１つの電極１４と１つのランド２０が１つの配線３０によって電気的に接続されてもよい。１つの配線３０が１つのランド２０と連続して形成されていてもよい。ランド２０は、配線３０よりも幅が広くなっている。配線３０は、電極１４上から樹脂層１８上に至るように形成されている。配線３０は、ランド２０と同一材料で形成されていてもよい。

複数の分割部２４は、互いに間隔をあけて配置されている。複数の分割部２４は、単一ランド２６の平面形状と同じ平面形状（図１では円形状）の外周に沿って形成されていてもよい。すなわち、分割部２４の外周の一部（図１では曲線部）は、単一ランド２６の外周と一致していてもよい。こうすることで、図２に示すように、分割ランド２２上の外部端子４２と、単一ランド２６上の外部端子４２との形状をほぼ同じにすることができる。複数の分割部２４は、異なる平面形状を有していてもよい。複数の分割部２４の面積は、同じであってもよいし、異なっていてもよい。複数の分割部２４はそれぞれが非対称となるように配置されていてもよい。

本実施の形態では、複数の分割部２４は、第１及び第２の分割部２７，２８を含む。第１の分割部２７は、複数の配線３０の少なくとも１つ（第１の配線３２）と連続して形成されている。第２の分割部２８は、第１の分割部２７から間隔をあけて形成されている。第２の分割部２８は、配線３０とは間隔をあけて形成されていてもよい。すなわち、第２の分割部２８は、外部端子の形成工程前には、配線３０とは電気的に接続されていなくてもよい。

図１に示すように、複数の分割部２４のいずれか１つ（例えば第１の分割部２７）と他の１つ（例えば第２の分割部２８）との間に、複数の配線３０の少なくとも１つ（第２の配線３４）が通過して形成されている。第２の配線３４は、第１及び第２の分割部２７，２８とは間隔をあけて形成されている。すなわち、第２の配線３４は、第１及び第２の分割部２７，２８とは電気的に接続されていない。第２の配線３４は、分割ランド２２の内側の領域を通過している。第１及び第２の配線３２，３４は、図１に示すように互いに平行方向に延びていてもよい。

本実施の形態によれば、第２の配線３４が分割ランド２２を幅方向に貫通するように形成されているので、複数のランド２０のピッチに制限されることなく、配線３０の形成の自由度を大きくすることができる。

半導体装置は、複数の配線３０を覆う絶縁層４０をさらに有してもよい。絶縁層４０は、第１及び第２の分割部２７，２８間を通過する第２の配線層３４も覆う。絶縁層４０は、ランド２０の周縁部を覆っていてもよい。絶縁層４０は、ソルダレジストであってもよい。あるいは、絶縁層４０は、樹脂であってもよい。

半導体装置は、複数のランド２０（図１では分割ランド２２及び単一ランド２６）に設けられた複数の外部端子４２を有する。分割ランド２２上の外部端子４２と、単一ランド２６上の外部端子４２とは同一形状を有してもよい。図３に示すように、外部端子４２は、第２の配線３４に非接触の状態でオーバーラップして、複数の分割部２４（例えば第１及び第２の分割部２７，２８の両方）に接触して設けられている。外部端子４２と第２の配線３４との間には、絶縁層４０が介在していてもよい。こうすることで、分割ランド２２上の外部端子４２と、第２の配線３４との電気的接続を回避することができる。すなわち、第２の配線３４を分割ランド２２とは独立して形成することが可能になる。

外部端子４２は、ろう材から形成してもよい。ろう材は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれであってもよい。ろう材として、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズ−銀（ＳｎッＡｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。

外部端子４２の上端部を除く部分に接触するように、図示しない樹脂層を設けてもよい。この樹脂層には、上述の樹脂層１８の内容が該当する。これによって、外部端子４２に生じる応力を分散することができる。

半導体装置は、外部端子４２を有するＢＧＡ（Ball Grid Array）型のパッケージやＣＳＰ（Chip Size Package）が適用されていてもよい。あるいは、半導体装置は、外部端子を設けずに、ランド２０が外部との電気的接続部となっているＬＧＡ（Land Grid Array）型のパッケージが適用されてもよい。

図４及び図５は、上述した実施の形態の変形例を説明する図である。図４に示す分割ランド５０は、複数の分割部５２からなり、それぞれが対称（線対称又は点対称）となるように配置されている。図４に示す例では、複数の分割部５２は、第１及び第２の分割部５４，５６を含み、第１及び第２の分割部５４，５６は同じ平面形状を有している。第２の配線５８は、第１及び第２の分割部５４，５６の間を通過している。第２の配線５８は、分割ランド５０の中心を通過してもよい。第１及び第２の配線３４，５８は、互いに交差する方向（例えば直交する方向）に延びている。

図５に示すように、分割ランド６０は３つ以上（例えば４つ）の分割部６２から構成されていてもよい。図５に示す例では、複数の分割部６２は、第１の分割部６４と、複数の第２の分割部６６，６８，７０とを含む。複数の第２の分割部６６，６８，７０は、同じ平面形状を有していてもよいし、異なる平面形状を有していてもよい。第２の配線７２は、第２の分割部６６，６８，７０同士の間も通過している。図５に示すように第２の配線７２は、複数に分岐して形成されていてもよい。図４及び図５のいずれの変形例の場合も配線形成の自由度を大きくすることができる。

本実施の形態に係る半導体装置の製造方法は、複数の電極１４を有する半導体基板１０に樹脂層１８を形成することを含む。半導体基板１０は、複数の集積回路１２が形成された半導体ウエハであってもよい。樹脂層１８には、複数のランド２０と、複数の電極１４と複数のランド２０とを電気的に接続する複数の配線３０と、を形成する。配線３０は、電極１４から形成し、樹脂層１８上を通るように形成する。配線３０の形成は例えば次のようにして行う。半導体基板１０に、一層又は複数層の導電膜を形成する。例えば、ＴｉＷ膜とその上のＣｕ膜によって導電膜を形成してもよい。導電膜は、スパッタリングによって形成してもよい。導電膜は、少なくとも配線３０を形成する領域に形成し、半導体基板１０の電極１４が形成された面全体に形成してもよい。続いて、導電膜上に、配線３０を形成する領域を除くように、図示しないメッキレジスト層を形成する。導電膜上に設けたメッキレジスト層を、フォトリソグラフィなどの工程を経てパターニングしてもよい。そして、導電膜を電極として電解メッキによって、導電膜上であってメッキレジスト層の開口領域に配線３０を形成することができる。あるいは、無電解メッキによって、配線３０を形成してもよい。

半導体装置の製造方法は、ランド２０に外部端子４２を設けることを含む。外部端子４２は、印刷方式を適用して形成してもよいし、ボール搭載方式を適用して形成してもよい。

半導体装置の製造方法は、半導体基板１０が半導体ウエハである場合、これを切断（例えばダイシング）することを含んでもよい。その他の製造方法は、上述した半導体装置の構成から導き出される内容である。

図６には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子４２とを機械的に接続することでそれらの電気的導通を図る。そして、本発明を適用した半導体装置１を有する電子機器として、図７にはノート型パーソナルコンピュータ２０００、図８には携帯電話３０００が示されている。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明の実施の形態に係る半導体装置を説明する平面図（構成要素の一部を省略）である。図２は、図１のII−II線断面図である。図３は、図１のIII−III線断面図である。図４は、本実施の形態の変形例を説明する図である。図５は、本実施の形態の他の変形例を説明する図である。図６は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。図７は、本実施の形態に係る半導体装置を有する電子機器を示す図である。図８は、本実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０…半導体基板、１２…集積回路、１４…電極、１８…樹脂層、
２０…ランド、２２…分割ランド、２４…分割部、２６…単一ランド、
２７…第１の分割部、２８…第２の分割部、３０…配線、３２…第１の配線、
３４…第２の配線、４０…絶縁層、４２…外部端子、５０…分割ランド、
５２…分割部、５８…第２の配線、６０…分割ランド、６２…分割部、
６４…第１の分割部、７２…第２の配線

Claims

複数の電極を有する半導体基板と、
複数のランドと、
前記複数の電極と前記複数のランドとを電気的に接続する複数の配線と、
前記複数のランドに設けられた複数の外部端子と、
を含み、
前記複数の配線は、第１及び第２の配線を含み、
前記複数のランドは、複数の分割部からなる分割ランドを含み、
前記複数の分割部は、前記第１の配線と連続して形成された第１の分割部と、前記第１の分割部から間隔をあけて形成された第２の分割部と、を含み、
前記第２の配線は、前記第１の分割部と前記第２の分割部との間を通過して形成され、
前記外部端子は、前記第２の配線に非接触の状態でオーバーラップして、前記第１及び第２の分割部の両方に接触して設けられてなる半導体装置。
請求項１記載の半導体装置において、
前記複数の配線を覆う絶縁層をさらに含み、
前記外部端子と前記第２の配線との間に前記絶縁層が介在してなる半導体装置。
請求項１又は請求項２記載の半導体装置において、
前記複数のランドは、分割されていない単一ランドをさらに含み、
前記複数の分割部は、前記単一ランドの平面形状と同じ平面形状の外周に沿って形成されてなる半導体装置。
請求項１から請求項３のいずれかに記載の半導体装置において、
前記複数の分割部は、同じ平面形状を有する半導体装置。
請求項１から請求項４のいずれかに記載の半導体装置において、
前記第１及び第２の配線は、互いに平行方向に延びてなる半導体装置。
請求項１から請求項４のいずれかに記載の半導体装置において、
前記第１及び第２の配線は、互いに交差する方向に延びてなる半導体装置。
請求項１から請求項６のいずれかに記載の半導体装置が実装された回路基板。
請求項１から請求項６のいずれかに記載の半導体装置を有する電子機器。
（ａ）複数の電極を有する半導体基板に樹脂層を形成すること、
（ｂ）前記樹脂層に、複数のランドと、前記複数の電極と前記複数のランドとを電気的に接続する複数の配線と、を形成すること、
（ｃ）前記複数のランドに複数の外部端子を設けること、
を含み、
前記複数の配線は、第１及び第２の配線を含み、
前記複数のランドは、複数の分割部からなる分割ランドを含み、
前記複数の分割部は、前記第１の配線と連続して形成された第１の分割部と、前記第１の分割部から間隔をあけて形成された第２の分割部と、を含み、
前記第２の配線を、前記第１の分割部と前記第２の分割部との間を通過するように形成し、
前記外部端子を、前記第２の配線に非接触の状態でオーバーラップさせて、前記第１及び第２の分割部の両方に接触させて設ける半導体装置の製造方法。