JP2005026299A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005026299A JP2005026299A JP2003187453A JP2003187453A JP2005026299A JP 2005026299 A JP2005026299 A JP 2005026299A JP 2003187453 A JP2003187453 A JP 2003187453A JP 2003187453 A JP2003187453 A JP 2003187453A JP 2005026299 A JP2005026299 A JP 2005026299A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- hole
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、電気的に接続された電極14を有する半導体基板10と、半導体基板10の電極14が形成された面に、電極14を避けて形成された第1の樹脂層20と、電極14に電気的に接続され、第1の樹脂層20上に設けられたランド32を有する配線30と、第1の樹脂層20及び配線30上に形成されてなり、それぞれのランド32の少なくとも一部を露出させる開口42と開口42の周囲に形成された穴44とを有する第2の樹脂層40と、ランド32に設けられた外部端子50とを有する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
国際公開00/55898号パンフレット
【0004】
【発明の背景】
通常、半導体装置がマザーボード等に実装されると、半導体装置の樹脂層の収縮応力とマザーボードの収縮応力とが発生する。この二種類の応力による影響が一箇所に集中することを防止することができれば、半導体装置の信頼性を高めることができる。
【0005】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、集積回路が形成されてなり、内部と電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に、前記電極を避けて形成された第1の樹脂層と、
前記電極に電気的に接続され、前記第1の樹脂層上に設けられたランドを有する配線と、
前記第1の樹脂層及び前記配線上に形成されてなり、それぞれの前記ランドの少なくとも一部を露出させる開口と前記開口の周囲に形成された穴とを有する第2の樹脂層と、
前記ランドに設けられた外部端子と、
を含む。本発明によれば、半導体装置の第2の樹脂層は、開口の周囲に形成された穴を有する。これにより、外部端子の根元部付近にかかる、第2の樹脂層の収縮による力が小さくなる。そのため、外部端子の根元部付近にかかる力が小さい、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記穴は、前記配線が露出しないように形成されていてもよい。これによれば、電気的な信頼性の高い半導体装置を提供することができる。
(3)この半導体装置において、
前記穴は、前記配線とオーバーラップする領域を避けて形成されていてもよい。
(4)この半導体装置において、
前記穴は、前記第2の樹脂層を貫通するように形成されていてもよい。
(5)この半導体装置において、
前記穴は、前記第2の樹脂層を貫通しないように形成されていてもよい。
(6)この半導体装置において、
前記穴は、前記開口の周囲に断続的に形成されていてもよい。
(7)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(8)本発明に係る電子機器は、上記半導体装置を有する。
(9)本発明に係る半導体装置の製造方法は、集積回路が形成されてなる半導体基板における内部と電気的に接続された電極が形成された面に、前記電極を避けて第1の樹脂層を形成すること、
前記電極に電気的に接続し、前記第1の樹脂層上にランドを有するように配線を形成すること、
前記第1の樹脂層及び前記配線上に、第2の樹脂層を、それぞれの前記ランドの少なくとも一部を露出する開口と前記開口の周囲に配置された穴とを有するように形成すること、及び、
前記ランドに外部端子を形成することを含む。本発明によれば、半導体装置には、ランドを露出する開口と、該開口の周囲に形成された穴とを有する第2の樹脂層が形成される。これにより、外部端子の根元部付近にかかる、第2の樹脂層の収縮による力が小さくなる。そのため、外部端子の根元部付近にかかる力が小さい、信頼性の高い半導体装置を製造することができる。
(10)この半導体装置の製造方法において、
前記穴を、前記配線が露出しないように形成してもよい。これによれば、電気的な信頼性の高い半導体装置を製造することができる。
(11)この半導体装置の製造方法において、
前記穴を、前記配線とオーバーラップする領域を避けて形成してもよい。
(12)この半導体装置の製造方法において、
前記穴を、前記第2の樹脂層を貫通するように形成してもよい。
(13)この半導体装置の製造方法において、
前記穴を、前記第2の樹脂層を貫通しないように形成してもよい。
(14)この半導体装置の製造方法において、
前記穴を、前記開口の周囲に断続的に形成してもよい。
【0007】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0008】
図1及び図2は、本発明を適用した実施の形態に係る半導体装置を示す図である。図1は、半導体装置の平面図であり、図2は、図1のII−II線断面の一部拡大図である。なお、図1は、説明のために樹脂層16及び外部端子50を取り除いた半導体装置の平面図である。そして、図2は、樹脂層16及び外部端子50を有する状態の半導体装置の断面図を示す。
【0009】
本実施の形態に係る半導体装置は、半導体基板10を有する。半導体基板10の材料は特に限定されないが、例えばシリコンであってもよい。図1に示すように、半導体基板10は、半導体チップであってもよい。半導体チップの平面形状は矩形であることが一般的であるが、これに限られるものではない。ただし、半導体基板は、半導体ウエハであってもよい。
【0010】
図2に示すように、半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されている。集積回路12は、半導体基板10の一方の面側に形成されていてもよい。半導体基板10には、1つの集積回路12に対応して、複数の電極14が形成されている。電極14は半導体基板10の内部に電気的に接続されていてもよい。電極14は、集積回路12に電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を、電極14としてもよい。電極14は、図1に示すように、半導体基板10の平行な2辺に沿って端部に配列されていてもよいし、4辺に沿って端部に配列されていてもよいし、あるいは中央部に配列されていてもよい。電極14の少なくとも一部を避けて、半導体基板10の表面(電極14が形成された面)には、絶縁膜16(パッシベーション膜)が形成されている。絶縁膜16の材料は、例えばSiN、SiO2、ポリイミド樹脂等であってもよい。
【0011】
本実施の形態に係る半導体装置は、樹脂層20を有する。樹脂層20を、第1の樹脂層と称してもよい。樹脂層20は、半導体基板10の電極14が形成された面に形成されてもよい。樹脂層20は、図2に示すように、絶縁膜16上に形成されていてもよい。樹脂層20は、電極14を避けて形成されている。図1及び図2に示すように、樹脂層20は、半導体基板10の端部を避けて中央部に形成されていてもよい。樹脂層20は、1層又は複数層で形成されていてもよい。樹脂層20は、応力緩和機能を有していてもよい。樹脂層20は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成することができる。樹脂層20は、半導体基板10と、後述する外部端子50と、の間に形成されていてもよい。
【0012】
本実施の形態に係る半導体装置は、1つ又は複数の配線30を有する。配線30は、電極14と電気的に接続されてなる。各配線30は、1層又は複数層で形成されていてもよい。配線30の材料は特に限定されないが、例えばCuで形成された層を有してもよい。配線30は、電極14における絶縁膜16(パッシベーション膜)から露出した部分の全てを覆っていてもよい。配線30は、電極14から樹脂層20の上面(絶縁層16とは反対側の面)に至るように形成されてなる。配線30は、電極14から樹脂層20上に延びて形成されてなる。図2に示すように、配線30は、樹脂層20の側面を通るように形成されていてもよい。
【0013】
配線30は、ランド32を有する。ランド32は、樹脂層20の上面に設けられている。ランド32は、配線30の一部である。すなわち、配線30は、ランド32と、ランド32と電極14とを電気的に接続するラインとを含む。ランド32は、配線30のラインよりも幅が広くなっている(図1参照)。ランド32の平面形状は特に限定されないが、例えば円形であってもよい。樹脂層20の上面には、複数のランド32が形成されていてもよい。配線30は、ラインの少なくとも一部が樹脂層20の上面に至るように形成されてもよい。
【0014】
本実施の形態に係る半導体装置は、樹脂層40を有する。樹脂層40を、第2の樹脂層と称してもよい。あるいは、樹脂層40をソルダーレジストと称してもよい。樹脂層40は、樹脂層20(第1の樹脂層)及び配線30上に形成されてなる。樹脂層40は、半導体基板10の周縁部に至るように形成されていてもよく、このとき、電極14とオーバーラップするように形成されていてもよい。
【0015】
樹脂層40は開口42を有する。開口42は、それぞれのランド32の少なくとも一部を露出させる。開口42からランド32を露出させることで、後述する外部端子50とランド32との電気的な接続を図ることができる。例えば、ランド32の中央部を開口42から露出させ、ランド32の周縁部を覆うように、樹脂層40を形成してもよい。
【0016】
樹脂層40は、穴44を有する。穴44は、開口42の周囲に配置されてなる。言い換えると、穴44は、開口42を囲むように形成されてなる。穴44は、配線30が露出しないように形成されていてもよい。詳しくは、穴44から配線30が露出しないように、穴44は形成されていてもよい。これにより、配線30間のショートを防止することができる。穴44は、配線30とオーバーラップする領域を避けて形成されてもよい(図1参照)。この場合、図2に示すように、穴44は樹脂層40を貫通するように形成されていてもよい。ただし、これとは別に、穴44は、樹脂層40を貫通しないように形成されていてもよい。
【0017】
本発明に係る半導体装置は、外部端子50を有する。外部端子50は、ランド32に設けられてなる。外部端子50は、樹脂層40の開口42の内側を通るように形成される。このとき、外部端子50における開口42内に配置される部分を、根元部52と称してもよい。外部端子50は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るもの(例えばハンダ)である。外部端子50は、軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成されてもよい。外部端子50は、球状をなしてもよく、例えばハンダボールであってもよい。
【0018】
本発明を適用した実施の形態に係る半導体装置1は、以上のように構成されてなる。半導体装置1は、開口42と開口42の周囲に配置された穴44とが形成された樹脂層40(第2の樹脂層)を有する。ここで、外部端子50は開口42を通るように形成されるため、外部端子50の根元部52の周囲に穴44が配置されることになる。一般的に、半導体装置をマザーボード等に実装すると、半導体装置の樹脂の収縮応力とマザーボードの収縮応力とが発生する。そして、外部端子の基端部周辺には、半導体装置の樹脂層の収縮とマザーボードの収縮のそれぞれによって発生する力が加えられる。ところで、本発明を適用した実施の形態に係る半導体装置1の樹脂層40には穴44が形成されてなる。これにより、外部端子50の根元部52にかかる、樹脂層40の収縮により発生する力が小さくなる。そのため、外部端子50の基端部付近に大きな力が集中することを防止することができ、半導体装置の信頼性を高めることができる。
【0019】
なお、半導体基板10が半導体チップである場合、半導体装置は、そのパッケージサイズが半導体チップにほぼ等しくなり、CSPに分類することができる。あるいは、応力緩和機能を備えるフリップチップであるということもできる。図3には、本発明を適用した実施の形態にかかる半導体装置1が実装された回路基板1000を示す。また、半導体装置1を有する電子機器として、図4にはノート型パーソナルコンピュータ2000を、図5には携帯電話3000を、それぞれ示す。
【0020】
本発明は、上記の実施の形態に限定されるものではなく、種々の変形が可能である。例えば、図6に示すように、半導体装置は、開口62と、開口62の周囲に断続的に形成された穴64と、を有する樹脂層60(第2の樹脂層)を有してもよい。
【0021】
あるいは、半導体装置は、図7及び図8に示すように、樹脂層70(第2の樹脂層)を有してもよい。樹脂層70は、開口72と、開口72の周囲に形成された穴74とを有する。穴74は、樹脂層70を貫通しないように形成されてなる(図8参照)。このとき、図7に示すように、穴74は配線30とオーバーラップする領域に形成されていてもよい。図8に示すように、穴74は樹脂層70を貫通しないように形成されているため、穴74が配線30とオーバーラップする領域に形成されても、配線30間のショートを防止することができる。なお、図8は、図7のVIII−VIII線断面の一部拡大図である。ただし、これとは別に、穴74は配線30とオーバーラップしないように形成されていてもよい。
【0022】
これらの変形例で、具体的に説明した内容以外の点については、上述した実施の形態と同じ内容が当てはまり、同じ効果を達成することができる。
【0023】
以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。はじめに、集積回路12が形成されてなる半導体基板10における電極14が形成された面に、電極14を避けて樹脂層20(第1の樹脂層)を形成する。半導体基板10及び電極14の内容については、既に述べた内容を適用することができる。
【0024】
次に、電極14に電気的に接続し、樹脂層20上にランド32を有するように配線30を形成する。配線30は、既に公知となっているいずれかの方法を用いて形成してもよい。例えば、スパッタリングによって配線30を形成してもよいし、無電解メッキで配線30を形成するアディティブ法を適用してもよい。あるいは、インクジェット方式によって、導電ペーストを塗布することで、配線30を形成してもよい。
【0025】
次に、樹脂層20及び配線30上に、樹脂層40(第2の樹脂層)を、開口42と穴44とを有するように形成する。開口42は、それぞれのランド14の少なくとも一部を露出する。穴44は、それぞれの開口42の周囲に配置される。穴44は、配線30が露出しないように形成する。配線30の全てを覆うように樹脂層を形成し、その後、開口42及び穴44を形成することで、樹脂層40を形成してもよい。開口42及び穴44は、例えばフォトリソグラフィ技術を適用して形成してもよい。すなわち、マスクを介して樹脂層にエネルギーを照射、現像して開口42及び穴44を形成してもよい。このとき、エネルギーを照射する時間などを制御することで、穴44を、樹脂層を貫通するように(あるいは貫通しないように)形成してもよい。また、エネルギーを照射する領域を制御することで、穴44を、配線30とオーバーラップしないように(あるいはオーバーラップするように)形成してもよい。あるいは、穴44を、開口42の周囲に断続的に形成してもよい。なお、開口42及び穴44は同時に形成してもよく、別工程で形成してもよい。
【0026】
そして、ランド32に外部端子50を形成する。外部端子50は、樹脂層40の開口42の内側を通るように形成する。そして、半導体基板10が半導体ウエハである場合、個々の半導体装置に切り出す工程を経て、本実施の形態に係る半導体装置を製造してもよい。なお、その他の内容については、半導体装置の構造の説明で記載した内容を適用してもよい。
【0027】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明を適用した実施の形態にかかる半導体装置を示す図である。
【図3】図3は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図4】図4は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図5】図5は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図6】図6は、本発明を適用した実施の形態の変形例にかかる半導体装置を示す図である。
【図7】図7は、本発明を適用した実施の形態の変形例にかかる半導体装置を示す図である。
【図8】図8は、本発明を適用した実施の形態の変形例にかかる半導体装置を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 電極、 20 第1の樹脂層、 30 配線、 32 ランド、 40 第2の樹脂層、 42 開口、 44 穴、 50 外部端子
Claims (14)
- 集積回路が形成されてなり、内部と電気的に接続された電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に、前記電極を避けて形成された第1の樹脂層と、
前記電極に電気的に接続され、前記第1の樹脂層上に設けられたランドを有する配線と、
前記第1の樹脂層及び前記配線上に形成されてなり、それぞれの前記ランドの少なくとも一部を露出させる開口と前記開口の周囲に形成された穴とを有する第2の樹脂層と、
前記ランドに設けられた外部端子と、
を含む半導体装置。 - 請求項1記載の半導体装置において、
前記穴は、前記配線が露出しないように形成されてなる半導体装置。 - 請求項2記載の半導体装置において、
前記穴は、前記配線とオーバーラップする領域を避けて形成されてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記穴は、前記第2の樹脂層を貫通するように形成されてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記穴は、前記第2の樹脂層を貫通しないように形成されてなる半導体装置。 - 請求項1から請求項5のいずれかに記載の半導体装置において、
前記穴は、前記開口の周囲に断続的に形成されてなる半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項6のいずれかに記載の半導体装置を有する電子機器。
- 集積回路が形成されてなる半導体基板における内部と電気的に接続された電極が形成された面に、前記電極を避けて第1の樹脂層を形成すること、
前記電極に電気的に接続し、前記第1の樹脂層上にランドを有するように配線を形成すること、
前記第1の樹脂層及び前記配線上に、第2の樹脂層を、それぞれの前記ランドの少なくとも一部を露出する開口と前記開口の周囲に配置された穴とを有するように形成すること、及び、
前記ランドに外部端子を形成することを含む半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記穴を、前記配線が露出しないように形成する半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記穴を、前記配線とオーバーラップする領域を避けて形成する半導体装置の製造方法。 - 請求項9から請求項11のいずれかに記載の半導体装置の製造方法において、
前記穴を、前記第2の樹脂層を貫通するように形成する半導体装置の製造方法。 - 請求項9から請求項11のいずれかに記載の半導体装置の製造方法において、
前記穴を、前記第2の樹脂層を貫通しないように形成する半導体装置の製造方法。 - 請求項9から請求項13のいずれかに記載の半導体装置の製造方法において、
前記穴を、前記開口の周囲に断続的に形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003187453A JP2005026299A (ja) | 2003-06-30 | 2003-06-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003187453A JP2005026299A (ja) | 2003-06-30 | 2003-06-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026299A true JP2005026299A (ja) | 2005-01-27 |
Family
ID=34186306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003187453A Pending JP2005026299A (ja) | 2003-06-30 | 2003-06-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026299A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016206085A (ja) * | 2015-04-27 | 2016-12-08 | パナソニックIpマネジメント株式会社 | レーザ出力測定装置及びレーザ加工方法 |
-
2003
- 2003-06-30 JP JP2003187453A patent/JP2005026299A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016206085A (ja) * | 2015-04-27 | 2016-12-08 | パナソニックIpマネジメント株式会社 | レーザ出力測定装置及びレーザ加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2229694B1 (en) | Semiconductor chip under-bump metallization structure and manufacturing method thereof | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
KR20100094943A (ko) | 반도체 장치 | |
JP2004104103A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005026299A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP3943037B2 (ja) | 半導体装置の製造方法 | |
JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3928729B2 (ja) | 半導体装置 | |
JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4038692B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100592783B1 (ko) | 웨이퍼 상태에서의 칩 스케일 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090311 |