JP2015173144A - 配線基板とそれを用いた半導体装置 - Google Patents

配線基板とそれを用いた半導体装置 Download PDF

Info

Publication number
JP2015173144A
JP2015173144A JP2014047543A JP2014047543A JP2015173144A JP 2015173144 A JP2015173144 A JP 2015173144A JP 2014047543 A JP2014047543 A JP 2014047543A JP 2014047543 A JP2014047543 A JP 2014047543A JP 2015173144 A JP2015173144 A JP 2015173144A
Authority
JP
Japan
Prior art keywords
outer peripheral
wiring board
opening
central portion
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014047543A
Other languages
English (en)
Inventor
真之 青山
Masayuki Aoyama
真之 青山
敦 渡部
Atsushi Watabe
敦 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014047543A priority Critical patent/JP2015173144A/ja
Priority to TW103128172A priority patent/TW201536128A/zh
Priority to US14/475,209 priority patent/US20150264809A1/en
Publication of JP2015173144A publication Critical patent/JP2015173144A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Abstract

【課題】配線基板の平面性の低下を抑制しつつ、熱サイクル試験等におけるクラックの発生を抑制することを可能にした配線基板を提供する。
【解決手段】実施形態の配線基板２は、絶縁基材５の第２の面に設けられ、複数の金属ランド７を有する第２の配線層１５と、絶縁基材５の第２の面上に形成され、複数の金属ランド７をそれぞれ露出させる開口部１１を有する絶縁層９とを具備する。金属ランド７は、第１の高さＨ１を有する中央部７ａと、中央部７ａの外周領域の少なくとも一部に設けられ、第１の高さＨ１より低い第２の高さＨ２を有する外周部７ｂとを有する。金属ランド７を露出させる開口部１１は、中央部７ａを露出させ、かつ外周部７ｂの少なくとも一部が絶縁層９で被覆されるように、外周部７ｂ上に設けられた開口端１１ａを有する。
【選択図】図２

Description

本発明の実施形態は、配線基板とそれを用いた半導体装置に関する。
半導体パッケージの代表的な構造としては、配線基板の一方の面に半導体チップを搭載すると共に、他方の面に外部接続端子を設けたパッケージ構造、具体的にはＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が知られている。ＬＧＡやＢＧＡに用いられる配線基板は、例えば絶縁基材と、絶縁基材の一方の面に設けられた金属ランドと、金属ランドを含む配線層を覆うように形成されたソルダレジストとを有している。ソルダレジストには、金属ランドを露出させる開口部が設けられている。ＬＧＡパッケージでは、金属ランドが外部接続端子として用いられる。ＢＧＡパッケージでは、金属ランド上に外部接続端子として半田ボール等が設けられる。
ＬＧＡパッケージに用いられる配線基板には、金属ランドの表面全体を露出させるように、ランド径より大きい直径を有する開口部が一般的に設けられている。このような配線基板を用いたＬＧＡパッケージに熱サイクル試験を施したとき、ソルダレジストの開口端から絶縁基材内に向けてクラックが生じる場合がある。一方、ＢＧＡパッケージに用いられる配線基板では、ランド表面の一部を露出させるように、開口端が金属ランドの端部を被覆するように開口部を設けている。このような開口部を適用した配線基板は、上記したクラックの発生を抑制することができる反面、配線基板の金属ランドを有する面の平面性（コプナリティー等）が損なわれるため、ＬＧＡパッケージには不向きである。
特開２００９−１１１２７９号公報
本発明が解決しようとする課題は、ＬＧＡパッケージに適用される配線基板において、配線基板の平面性の低下を抑制しつつ、熱サイクル試験等におけるクラックの発生を抑制することを可能にした配線基板とそれを用いた半導体装置を提供することにある。
実施形態の配線基板は、第１の面と第２の面とを有する絶縁基材と、絶縁基材の第１の面に設けられた第１の配線層と、絶縁基材の第２の面に設けられ、複数の金属ランドを有する第２の配線層と、絶縁基材の第２の面上に形成され、複数の金属ランドをそれぞれ露出させる開口部を有する絶縁層とを具備する。複数の金属ランドのうち、少なくとも半導体チップが搭載される領域の外周側に設けられた金属ランドは、第１の高さを有する中央部と、中央部の外周領域の少なくとも一部に設けられ、第１の高さより低い第２の高さを有する外周部とを有する。中央部および外周部を有する金属ランドを露出させる開口部は、中央部を露出させ、かつ外周部の少なくとも一部が絶縁層で被覆されるように、少なくとも一部が外周部上に設けられた開口端を有する。
実施形態の半導体装置は、実施形態の配線基板と、配線基板の第１の面上に搭載され、第１の配線層と電気的に接続された半導体チップと、半導体チップを封止するように、配線基板の第１の面上に設けられた封止樹脂層とを具備する。
実施形態の半導体装置を示す図である。 図１に示す半導体装置に用いられる配線基板の第１の例の一部を拡大して示す図である。 図１に示す半導体装置に用いられる配線基板の第２の例の一部を拡大して示す図である。 図１に示す半導体装置に用いられる配線基板の第３の例の一部を拡大して示す図である。 図１に示す配線基板の製造工程を示す図である。
以下、実施形態の配線基板および半導体装置について、図面を参照して説明する。図１は実施形態の半導体装置を示す断面図である。図１に示す半導体装置１は、配線基板２と、配線基板２の第１の面２ａ上に搭載された半導体チップ３と、半導体チップ３を封止する封止樹脂層４とを具備する。なお、以下の説明における上下の方向は、配線基板２の半導体チップ３が搭載された第１の面２ａを上とした場合を基準とする。
配線基板２は、絶縁基材５としてガラス−エポキシ樹脂等からなる絶縁樹脂基材を有している。絶縁基材５の上面（第１の面）には、半導体チップ３との電気的な接続部となる内部接続端子６を有する第１の配線層が設けられている。絶縁基材５の下面（第２の面）には、円形状の金属ランド７を有する第２の配線層が設けられている。金属ランド７は、外部機器等との電気的な接続部、すなわち外部接続端子として機能する。金属ランド７は絶縁基材５の下面に設けられた第２の配線層の少なくとも一部を構成している。
配線基板２の第１の配線層を有する第１の面２ａには、絶縁層としてソルダレジスト層８が形成されている。同様に、配線基板２の第２の配線層を有する第２の面２ｂには、絶縁層としてソルダレジスト層９が形成されている。第１の配線層と第２の配線層とは、絶縁基材５を貫通するように設けられたビア１０を介して電気的に接続されている。絶縁基材５の下面に設けられたソルダレジスト層９は、金属ランド７を露出させる開口部１１を有している。金属ランド７および開口部１１の形状については、後に詳述する。
配線基板２の第１の面２ａには、半導体チップ３が搭載されている。半導体チップ３は接着層１２を介して配線基板２の第１の面２ａに接着されている。半導体チップ３の上面に設けられた電極パッド１３は、Ａｕワイヤ等のボンディングワイヤ１４を介して配線基板２の内部接続端子６と電気的に接続されている。配線基板２の第１の面２ａ上には、半導体チップ３をボンディングワイヤ１４と共に封止する封止樹脂層４が設けられている。このように、図１に示す半導体装置１は金属ランド７を外部接続端子として用いるＬＧＡパッケージを構成するものである。
絶縁基材５の下面に設けられた金属ランド７の形状、および金属ランド７を露出させる開口部１１の形状について、図２ないし図４を参照して説明する。図２ないし図４は配線基板２の第１ないし第３の例の一部を拡大して示す図であって、それぞれ図（ａ）は配線基板２の下面図、図（ｂ）は図（ａ）のＡ−Ａ線に沿った断面図である。図２ないし図４に示すように、絶縁基材５の下面に設けられた第２の配線層１５の少なくとも一部を構成する金属ランド７は、高さＨ１と直径Ｄ１とを有する中央部７ａと、高さＨ２と幅Ｗとを有する外周部７ｂとを備えている。金属ランド７を含む第２の配線層１５は、絶縁基材５の上面に設けられた第１の配線層１６とビア１０を介して電気的に接続されている。
金属ランド７の中央部７ａは、ソルダレジスト層９の開口部１１の中心を含む開口部１１内の大半の位置を占めて実質的に外部接続端子として機能する部分であり、通常のランドと同様な直径、例えば３００〜８００μｍ程度の直径Ｄ１を有している。中央部７ａの高さＨ１は、配線基板２の製造工程で用いられるＣｕ箔の厚さ等に基づくものであり、例えば２５〜５０μｍ程度とされている。金属ランド７の外周部７ｂは、中央部７ａの外周領域に連続して設けられており、中央部７ａの高さＨ１より低い高さＨ２を有している。言い換えると、金属ランド７は外周部分に段差を設けた形状を有しており、外部接続端子として機能する中央部７ａと、中央部７ａの外周領域に連続して設けられた薄肉状の外周部７ｂとから構成されている。中央部７ａおよび外周部７ｂの高さＨ１、Ｈ２は、絶縁基材５の下面からの高さを示している。
図２は中央部７ａの全外周領域に沿って外周部７ｂを設けた金属ランド７を示している。金属ランド７の形状は、これに限られるものではない。例えば図３に示すように、金属ランド７（中央部７ａ）に絶縁基材５の下面に形成された配線層１７が接続されているような場合には、中央部７ａの外周領域のうち配線層１７の接続部分を除いて外周部７ｂが設けられる。このように、外周部７ｂは中央部７ａの全外周領域に沿って設けられていてもよいし、中央部７ａの外周領域の一部に沿って設けられていてもよい。
ソルダレジスト層９の開口部１１は、金属ランド７の中央部７ａの表面全体が露出するように設けられている。開口部１１は、中央部７ａを露出させつつ、外周部７ｂがソルダレジスト層９で被覆されるように、外周部７ｂ上に設けられた開口端１１ａを有している。すなわち、開口部１１は外部接続端子として機能する中央部７ａを露出させると共に、中央部７ａより高さが低い外周部７ｂの少なくとも一部がソルダレジスト層９で覆われるように設けられている。開口部１１は、開口端１１ａが外周部７ｂ上に位置するように設けられている。図３に示したように、外周部７ｂが中央部７ａの外周領域の一部に沿って形成されている場合、開口端１１ａの一部が外周部７ｂ上に位置することになる。
前述したように、単にランド径より大きい直径を有する開口部を適用した場合、機械的強度が低いガラスクロスと絶縁樹脂との複合材等からなる絶縁基材が開口部付近で露出することになるため、例えば−５０℃〜１２５℃×１０００サイクルというような熱サイクル試験を半導体装置に施したときに、絶縁基材の開口端を起点としてクラックが生じ、さらには絶縁基材に生じたクラックが絶縁基材の上面側の配線層に到達することで、電気的特性に不具合が発生するおそれがある。このような点に対して、金属ランド７の外周部７ｂをソルダレジスト層９で覆うことによって、外部接続端子として機能する中央部７ａの表面全体を露出させつつ、開口部１１付近に位置する絶縁基材５の露出を防ぐことができる。従って、熱サイクル試験におけるクラックの発生を抑制することができる。
開口部１１の直径（開口径）は、外部接続端子として機能する中央部７ａの表面全体を露出させ、かつ外周部７ｂがソルダレジスト層９で覆われるように、中央部７ａの直径Ｄ１（実質的なランド径）以上で、かつ外周部７ｂを含む金属ランド７の全体としての直径Ｄ未満であればよい。図２では開口部１１の直径を中央部７ａの直径Ｄ１とほぼ同等とした状態を示したが、それに限られるものではない。例えば、図４に示すような開口端１１ａを有する開口部１１を適用してもよい。
図４は開口端１１ａが外周部７ｂの中央付近に位置するような直径を有する開口部１１を示している。この場合、開口部１１を形成する際の露光・現像工程等で許容範囲の誤差が生じても、開口端１１ａをより確実に外周部７ｂ上に位置させることができる。ただし、開口部１１の直径の設定値を大きくしすぎると、開口端１１ａの少なくとも一部の位置が外周部７ｂ上から外れて絶縁基材５が露出するおそれがある。開口部１１の直径は、そのような点も考慮して設定することが好ましい。また、外周部７ｂの幅Ｗが狭すぎても、開口端１１ａの位置が外周部７ｂ上から外れるおそれがあるため、外周部７ｂの幅Ｗは５０μｍ以上とすることが好ましい。ただし、外周部７ｂの幅Ｗを広くしすぎると、金属ランド７の形成密度が低下し、配線基板２の大型化を招くおそれがあるため、外周部７ｂの幅Ｗは１００μｍ以下とすることが好ましい。
さらに、ソルダレジスト層９による金属ランド７の被覆位置を、中央部７ａの高さＨ１より低い高さＨ２を有する外周部７ｂ上にすることによって、ソルダレジスト層９で金属ランド７を被覆した際の段差を小さくすることができる。従って、配線基板２の金属ランド７を有する第２の面２ｂの平面性（コプナリティー等）が低下することを抑制できる。外周部を有しない金属ランドの端部をソルダレジスト層で覆うと段差が大きくなるため、配線基板のコプナリティー等が大幅に低下する。実施形態の配線基板２は、絶縁基材５が露出することによるクラックの発生を防ぎつつ、配線基板２のコプナリティー等の低下を抑制することを可能にしたものである。
配線基板２の第２の面（下面）２ｂのコプナリティー等の低下を抑制する上で、外周部７ｂの高さＨ２はできるだけ低くすることが好ましい。例えば、半田を介して金属ランド７（中央部７ａ）を外部機器の端子と接続することを考慮すると、外周部７ｂの高さＨ２は中央部７ａの高さＨ１の１／２以下（Ｈ２≦０．５Ｈ１）であることが好ましい。ただし、外周部７ｂの高さＨ２を低くしすぎると、後述する金属ランド７の形成工程におけるエッチング精度等によっては、絶縁基材５の一部が露出するおそれがある。このため、外周部７ｂの高さＨ２は１０μｍ以上とすることが好ましい。
上述した中央部７ａおよび外周部７ｂを有する金属ランド７は、例えば以下のようにして形成される。まず、図５（ａ）に示すように、絶縁基材５上に形成されたＣｕ箔等からなる金属層２１に、露光・現像処理およびエッチング処理を有するパターニング工程を実施することによって、外周部７ｂを含む金属ランド７の全体直径Ｄに相当する直径を有する金属パターン２２を形成する。次いで、図５（ｂ）に示すように、金属パターン２２上に中央部７ａに相当するレジスト（図示せず）を形成し、外周部７ｂに相当する部分を選択的にエッチングする。これによって、中央部７ａと中央部７ａより高さが低い外周部７ｂとを有する金属ランド７を形成する。この際、絶縁基材５の一部が露出することを防ぎつつ、配線基板２の第２の面（下面）２ｂのコプナリティー等の低下を抑制するために、外周部７ｂの高さＨ２は前述したような範囲に設定することが好ましい。
金属ランド７の中央部７ａを露出させる開口部１１は、例えば以下のようにして形成される。まず、図５（ｃ）に示すように、絶縁基材５上に金属ランド７を覆うようにソルダレジスト層９を形成する。次いで、図５（ｄ）に示すように、ソルダレジスト層９に露光・現像工程を実施して開口部１１を形成する。この際、開口端１１ａが外周部７ｂ上に位置するように、開口部１１の直径（開口径）を設定することによって、外周部７ｂの少なくとも一部をソルダレジスト層９で覆いつつ、中央部７ａを露出させる開口部１１を形成することができる。
また、開口部１１の開口端１１ａが中央部７ａにかかることを防ぎつつ、開口端１１ａが外周部７ｂから外れないように、開口部１１の直径と外周部７ｂの幅Ｗを前述したような範囲に設定することが好ましい。開口部１１から露出する金属ランド７の中央部７ａは、その表面全体に亘って実質的に均一な高さＨ１を有するように形成されていることが好ましい。開口部１１から露出する金属ランド７の中央部７ａの表面に凹凸があると、開口部１１を形成する際に金属ランド７の中央部７ａの表面にソルダレジスト層９の残渣が残り、外部との電気的な接続にあたって抵抗上昇を招くおそれがある。
ところで、前述した熱サイクル試験における開口端を起点とした絶縁基材５のクラックは、配線基板２の第２の面２ｂにマトリクス状に配置される金属ランドにおいて、特に半導体チップ３が搭載される領域の外周側に設けられた金属ランドに生じやすい。このため、中央部７ａと外周部７ｂとから構成される金属ランド７は、搭載される半導体チップ３に対応して形成されている複数の金属ランドを含む配線層パターンのうち、チップ搭載領域を中央側としたパターンの外周側に位置する金属ランドのみに適用してもよい。具体的には、図１に示した半導体装置１における配線基板２の第２の面２ｂの最外周に位置する金属ランドや、最外周に位置する金属ランドとそれより一列もしくは二列程度内側の金属ランドに、中央部７ａと外周部７ｂとから構成される金属ランド７を適用してもよい。それ以外の金属ランドは、ランド径より大きい開口径を有する開口部で露出される。
また、図３に示した開口部１１は、中央部７ａに配線層１７が接続された金属ランド７のみに適用することができる。従って、図２や図４に示した金属ランド７および開口部１１の組み合わせと図３に示した開口部１１および金属ランド７の組み合わせとが混在していてもよい。さらに、上記した通常の金属ランドおよび開口径の組み合わせが混在していてもよい。このように、金属ランド７と開口部１１との組み合わせは、金属ランドの形成位置や金属ランドに付随に配線層の形状等に応じて適宜に適用することができ、１つの半導体装置１内に複数の組み合わせを混在させることができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、２…配線基板、３…半導体チップ、４…封止樹脂層、５…絶縁基材、７…金属ランド、７ａ…中央部、７ｂ…外周部、８，９…ソルダレジスト層、１１…開口部、１１ａ…開口端、１５…第２の配線層、１６…第１の配線層。

Claims (5)

  1. 第１の面と第２の面とを有する絶縁基材と、
    前記絶縁基材の前記第１の面に設けられた第１の配線層と、
    前記絶縁基材の前記第２の面に設けられ、複数の金属ランドを有する第２の配線層と、
    前記絶縁基材の前記第２の面上に形成され、前記複数の金属ランドをそれぞれ露出させる開口部を有する絶縁層とを具備し、
    前記複数の金属ランドのうち、少なくとも半導体チップが搭載される領域の外周側に設けられた金属ランドは、第１の高さを有する中央部と、前記中央部の外周領域の少なくとも一部に設けられ、前記第１の高さより低い第２の高さを有する外周部とを有し、
    前記中央部および外周部を有する金属ランドを露出させる前記開口部は、前記中央部を露出させ、かつ前記外周部の少なくとも一部が前記絶縁層で被覆されるように、少なくとも一部が前記外周部上に設けられた開口端を有する配線基板。
  2. 前記外周部は、前記中央部の全外周領域に沿って設けられており、
    前記開口端は、前記中央部を囲うように前記外周部上に設けられている、請求項１に記載の配線基板。
  3. 前記外周部は、前記中央部の高さの１／２以下で、かつ１０μｍ以上の高さを有する、請求項１または請求項２に記載の配線基板。
  4. 前記絶縁層は、ソルダレジスト層である、請求項１ないし請求項３のいずれか１項に記載の配線基板。
  5. 請求項１ないし請求項４のいずれか１項に記載の配線基板と、
    前記第１の配線層を有する前記配線基板の第１の面上に搭載され、前記第１の配線層と電気的に接続された半導体チップと、
    前記半導体チップを封止するように、前記配線基板の前記第１の面上に設けられた封止樹脂層とを具備し、
    前記金属ランドを外部接続端子として用いる半導体装置。
JP2014047543A 2014-03-11 2014-03-11 配線基板とそれを用いた半導体装置 Abandoned JP2015173144A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014047543A JP2015173144A (ja) 2014-03-11 2014-03-11 配線基板とそれを用いた半導体装置
TW103128172A TW201536128A (zh) 2014-03-11 2014-08-15 配線基板及使用其之半導體裝置
US14/475,209 US20150264809A1 (en) 2014-03-11 2014-09-02 Wiring substrate and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047543A JP2015173144A (ja) 2014-03-11 2014-03-11 配線基板とそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2015173144A true JP2015173144A (ja) 2015-10-01

Family

ID=54070599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047543A Abandoned JP2015173144A (ja) 2014-03-11 2014-03-11 配線基板とそれを用いた半導体装置

Country Status (3)

Country Link
US (1) US20150264809A1 (ja)
JP (1) JP2015173144A (ja)
TW (1) TW201536128A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7626257B2 (en) * 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
TW201536128A (zh) 2015-09-16
US20150264809A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
TWI408785B (zh) 半導體封裝結構
KR20070073187A (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP2007095739A (ja) 半導体装置
JP2013149797A (ja) 半導体パッケージ
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP6439046B2 (ja) 半導体装置
JP2017034187A (ja) 半導体装置
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
JP5627097B2 (ja) 配線基板
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
JP2015173144A (ja) 配線基板とそれを用いた半導体装置
JP2016157901A (ja) 電子装置
JP5606243B2 (ja) 半導体装置の製造方法
JP2007294558A (ja) 半導体装置およびその製造方法
US10304767B2 (en) Semiconductor device
TWI658557B (zh) 線路載板及其製造方法
JP2008277595A (ja) 半導体装置およびその製造方法
TW201624660A (zh) 封裝基板及其製造方法
JP2020150172A (ja) 半導体装置
JP5606569B2 (ja) 半導体装置及び積層型半導体装置
JP2017079215A (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2015159160A (ja) 配線基板及び接続構造
JP2014110268A (ja) 配線基板
JP2010192938A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160729