TW201536128A - 配線基板及使用其之半導體裝置 - Google Patents

配線基板及使用其之半導體裝置 Download PDF

Info

Publication number
TW201536128A
TW201536128A TW103128172A TW103128172A TW201536128A TW 201536128 A TW201536128 A TW 201536128A TW 103128172 A TW103128172 A TW 103128172A TW 103128172 A TW103128172 A TW 103128172A TW 201536128 A TW201536128 A TW 201536128A
Authority
TW
Taiwan
Prior art keywords
metal block
metal
insulating layer
insulating
layer
Prior art date
Application number
TW103128172A
Other languages
English (en)
Inventor
Masayuki Aoyama
Atsushi Watanabe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201536128A publication Critical patent/TW201536128A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根據一實施例，一種配線基板包含：一第二配線層，其包含提供於一絕緣基底材料之一第二表面上之複數個金屬區塊；及一絕緣層，其形成於該絕緣基底材料之該第二表面上且包含曝露該複數個金屬區塊之開口。該金屬區塊包含具有一第一高度之一中心部分及具有低於該第一高度之一第二高度之一外周邊部分，該外周邊部分經提供至少圍繞該絕緣基底之周邊。該等開口曝露該等金屬區塊，使得該金屬區塊之該中心部分曝露且該金屬區塊之該外周邊部分之至少一部分覆蓋有該絕緣層。

Description

配線基板及使用其之半導體裝置
本實施例大體上係關於一種配線基板及一種使用其之半導體裝置。
作為半導體封裝之一典型結構，已知其中一半導體晶片安裝於一配線基板之一表面上且一外部連接端子提供於該配線基板之另一表面上之一封裝結構：例如，區塊柵格陣列(LGA)及球柵格陣列(BGA)結構。
使用於LGA及BGA結構中之一配線基板包含(例如)一絕緣基底材料、提供於絕緣基底材料之一表面上之金屬區塊及經形成以覆蓋包含金屬區塊之一配線層之一阻焊層。阻焊層具備延伸穿過其之開口，透過阻焊層中之開口曝露每個金屬區塊。LGA封裝使用一金屬區塊(亦即，一刨床電極或接觸結構)作為裝置之外部連接端子。BGA封裝具備金屬區塊上之焊料球作為裝置之外部連接端子。
於LGA封裝中使用之一配線基板通常具備阻焊層開口，該等阻焊層開口之各者具有大於一區塊直徑之一直徑以便曝露一下層金屬區塊之一表面之整個寬度。當使用此配線基板之LGA封裝經受一熱循環測試時，可出現自鄰近金屬區塊的阻焊層中之開口延伸且朝向一絕緣基底材料之裂縫。另一方面，於BGA封裝中使用之一配線基板具備各阻焊層開口，該阻焊層開口經組態使得開口之邊緣處之光阻可覆蓋金屬 區塊之邊緣以曝露其等之間之區塊表面之一部分。具有此等開口結構之配線基板可抑制上述裂縫之產生；然而，配線基板削弱具有金屬區塊之表面之平面性，亦即，該等金屬區塊延伸於光阻層上方且因此，此結構不適用於LGA封裝。
一般言之，根據一實施例，一種配線基板包含：一絕緣基底材料，其具有一第一表面及一第二表面；一第一配線層，其提供於該絕緣基底材料之該第一表面上；一第二配線層，其提供於該絕緣基底材料之該第二表面上，該第二配線層包含複數個金屬區塊；及一絕緣層，其形成於該絕緣基底材料之該第二表面上，該絕緣層包含曝露該複數個金屬區塊之開口。在該複數個金屬區塊中，經提供圍繞其中一半導體晶片安裝於該絕緣基底上之一區域之周邊之該等金屬區塊之至少各者包含具有一第一高度之一中心部分及具有低於該第一高度之一第二高度之一外周邊部分。絕緣層中開口提供一區域之周邊區域，在該區域中，一半導體晶片安裝於絕緣基板上，且該等開口至少曝露金屬區塊之中心部分，使得絕緣層覆蓋金屬區塊之外周邊部分之至少一部分。
1‧‧‧半導體裝置
2‧‧‧配線基板
2a‧‧‧第一表面
2b‧‧‧第二表面
3‧‧‧半導體晶片
4‧‧‧密封樹脂層
5‧‧‧絕緣基底材料/絕緣基底
6‧‧‧內部連接端子
7‧‧‧金屬區塊
7a‧‧‧中心部分
7b‧‧‧外周邊部分
8‧‧‧阻焊層
9‧‧‧阻焊層/光阻層/光阻
10‧‧‧通孔
11‧‧‧開口/開口部分
11a‧‧‧開口端
12‧‧‧接合層
13‧‧‧電極墊
14‧‧‧接合線
15‧‧‧第二配線層
16‧‧‧第一配線層
17‧‧‧配線層
21‧‧‧金屬層
22‧‧‧金屬圖案
H1‧‧‧高度
H2‧‧‧高度
D‧‧‧外直徑
D1‧‧‧直徑
W‧‧‧寬度
圖1係繪示根據一實施例之一半導體裝置之一視圖。
圖2A及圖2B係繪示於圖1中所繪示之半導體裝置中使用之一配線基板之一第一實例之一部分之放大視圖。
圖3A及圖3B係繪示於圖1中所繪示之半導體裝置中使用之一配線基板之一第二實例之一部分之放大視圖。
圖4A及圖4B係繪示於圖1中所繪示之半導體裝置中使用之一配線基板之一第三實例之一部分之放大視圖。
圖5A、圖5B、圖5C及圖5D係繪示製造圖1中所繪示之配線基板 之一程序之視圖。
一種根據一實施例之半導體裝置包含根據該實施例之配線基板、安裝於該配線基板之第一表面上且電連接至第一配線層之一半導體晶片及提供於該配線基板之該第一表面上用以密封該半導體晶片之一密封樹脂層。
下文將參照圖式描述根據一實施例之一配線基板及一半導體裝置。圖1係繪示根據該實施例之一半導體裝置之一橫截面視圖。圖1中所繪示之一半導體裝置1包含一配線基板2、安裝於該配線基板2之一第一表面2a之一半導體晶片3及用於密封該半導體晶片3之一密封樹脂層4。此處，以下描述中之垂直方向意謂其上安裝半導體晶片3之配線基板2之第一表面2a係定義為相對於圖1之半導體裝置1之一向上方向。
配線基板2包含由玻璃環氧樹脂製成作為一絕緣基底材料5之一絕緣樹脂材料。一第一配線層(包含內部連接端子6(其等係第一配線層之一部分用於電連接至半導體晶片3)提供於絕緣基底材料5之上表面(第一表面)上。一第二配線層(其包含圓形金屬區塊7)提供於絕緣基底材料5之下表面(第二表面)上。金屬區塊7用作用於將半導體裝置1電連接至一外部裝置或一外部連接端子之一連接部分。金屬區塊7形成提供於絕緣基底材料5之下表面上之第二配線層之至少一部分。
一阻焊層8係形成為具有配線基板2之第一配線層之第一表面2a上之一絕緣層。類似地，一阻焊層9係形成為具有配線基板2之第二配線層之一第二表面2b上之一絕緣層。第一配線層及第二配線層透過形成為穿透絕緣基底材料5之一通孔10電連接在一起。提供於絕緣基底材料5之下表面上之阻焊層9包含延伸穿過其之開口11，透過該等開口11曝露下側金屬區塊7。本文中將進一步描述金屬區塊7及開口11之形狀。
再次參照圖1，半導體晶片3安裝於配線基板2之第一表面2a上。半導體晶片3透過一接合層12接合至配線基板2之第一表面2a。提供於半導體晶片3之上表面上之一電極墊13經由一接合線14(諸如Au線)電連接至配線基板2之內部連接端子6。用於密封半導體晶片3及接合線14之密封樹脂層4提供於配線基板2之第一表面2a上。因此，圖1中繪示的半導體裝置1形成具有用作為外部連接端子之金屬區塊7之一LGA封裝。
將參照圖2A及圖2B至圖4A及圖4B描述提供於絕緣基底材料5之下表面上之金屬區塊7之形狀及絕緣層中用於曝露金屬區塊7之開口11之形狀。圖2A及圖2B至圖4A及圖4B係繪示配線基板2之第一至第三實例之一部分之放大視圖；每個圖A係配線基板2之一仰視圖且每個圖B係沿著每個圖A之線A-A取得之一橫截面視圖。如圖2A及圖2B至圖4A及圖4B中所繪示，形成提供於絕緣基底材料5之下表面上之一第二配線層15之至少一部分之金屬區塊7包含具有一高度H1及一直徑D1之一中心部分7a及具有一高度H2、一外直徑D及一寬度W之一外周邊部分7b。第二配線層15(包含金屬區塊7)透過一通孔10電連接至提供於絕緣基底材料5之上表面上之一第一配線層16。
金屬區塊7之中心部分7a在阻焊層9(絕緣層)中開口11之中心中佔據開口11之一大部分且用作外部連接端子；類似於無階狀部之習知金屬區塊之整個直徑，其具有例如大約300μm至800μm之直徑D1。中心部分7a之高度H1取決於配線基板2之製造程序中所使用的Cu膜之厚度；例如，其為大約25μm至50μm。金屬區塊7之外周邊部分7b經連續形成使得中心部分7a之外周邊處之中心部分7a具有低於中心部分7a之高度H1之一高度H2。換言之，金屬區塊7係形成為具有提供於外周邊部分中之一階狀部之一形狀，其中中心部分7a用作外部連接端子且薄外周邊部分7b經連續地提供而圍繞中心部分7a之外周邊部分。中心 部分7a及外周邊部分7b之各自高度H1及H2指示距絕緣基底材料5之下表面之一高度。
圖2A及圖2B繪示具有經提供環繞中心部分7a之整個周邊之外周邊部分7b之金屬區塊7。金屬區塊7之形狀不限於此構造。例如，如圖3A及圖3B中所繪示，當形成於絕緣基底材料5之下表面上之一配線層17連接至金屬區塊7(中心部分7a)時，外周邊部分7b提供於除配線層17之連接部分以外之中心部分7a之外周邊中。因此，外周邊部分7b可經提供圍繞中心部分7a之整個外周邊，或僅圍繞中心部分7a之外周邊之一部分。
阻焊層9中之開口11經提供以露出(亦即，曝露)金屬區塊7之中心部分7a之整個表面。在曝露中心部分7a時，開口11具有提供於外周邊部分7b上之一開口端11a，使得外周邊部分7b可覆蓋有阻焊層9。換言之，開口11經設計以曝露用作外部連接端子之中心部分7a且同時使用阻焊層9覆蓋低於中心部分7a之外周邊部分7b之至少一部分。開口11經提供使得開口11處之光阻層9之圓周凸緣定位於外周邊部分7b上。如圖3A及圖3B中所繪示，當外周邊部分7b沿著中心部分7a之外周邊之一部分形成時，凸緣處之光阻9之一部分定位於外周邊部分7b上(上方)。
如上文所述，當絕緣層(阻焊層9)中的開口僅具有大於區塊直徑之一直徑時，在開口部分附近曝露由複合材料(包含由絕緣樹脂形成具有低機械強度之玻璃布型材料)形成之絕緣基底材料；因此，當半導體裝置經受(例如)-50℃至125℃×1000個循環之一熱循環測試時，可能出現開始於絕緣基底材料之開口端之裂縫且產生於絕緣基底材料中之該裂縫可能到達絕緣基底材料之上側上之配線層，此可引起配線基板之電故障。鑒於此，藉由使用阻焊層9覆蓋金屬區塊7之外周邊部分7b，可防止定位於開口11附近之絕緣基底材料5曝露，同時曝露用 作外部連接端子之金屬區塊7之中心部分7a之整個表面。因此，可在一熱循環測試中抑制裂縫出現在絕緣基底材料中。
開口11之直徑(開口直徑)應不小於金屬區塊之中心部分7a之直徑D1(實際區塊直徑)且小於包含外周邊部分7b之整個金屬區塊7之一直徑D，使得用作外部連接端子之中心部分7a之整個表面可透過開口11曝露，而外周邊部分7b可覆蓋有阻焊層9。圖2繪示其中開口11之直徑實質上等於中心部分7a之直徑D1之組態；然而，與中心部分7a之直徑相比，開口直徑不限於此。例如，可使用對應於經組態以如圖4A及圖4B中所繪示般懸垂之凸緣之開口11。
圖4A及圖4B繪示具有使得光阻層9之凸緣可經定位以在金屬區塊7之內部延伸至大約金屬區塊7之外周邊部分7b之中間之一直徑之開口11。在此情況中，即使當在阻焊層9中形成開口11之曝露及顯影程序之容限內出現一錯誤時，凸緣可確實經定位以上覆於外周邊部分7b之至少一部分。然而，當開口11之直徑被製成過大時，開口端11a之至少一部分變得偏離外周邊部分7b且可曝露鄰近絕緣基底材料5。鑒於此，可選取開口11之直徑。或者，當外周邊部分7b之寬度W過窄時，因為開口端11a之位置可不同於外周邊部分7b之位置，所以外周邊部分7b之寬度W較佳設定為50μm及更大。然而，當外周邊部分7b之寬度W經設定而過寬時，配線基板2上之金屬區塊7之密度降低，此可增加容納金屬區塊所需之配線基板2之大小；因此，外周邊部分7b之寬度W較佳係100μm及更小。
此外，覆蓋有阻焊層9之金屬區塊7之位置係設定於外周邊部分7b處以使自絕緣基底5延伸之高度H2低於自絕緣基底5延伸之中心部分7a之高度H1且因此，阻焊層9覆蓋金屬區塊7之程度可比先前裝置中小。當使用一阻焊層覆蓋不具有外周邊部分7b之一金屬區塊7之端部分時，阻焊層之外表面延伸於半導體裝置1之外部，且因此配線基 板之光阻層9之外表面之平面性受損。因此，根據該實施例之配線基板2經組態以防止由絕緣基底材料5之曝露引起之一裂縫之產生且降低配線基板2之阻焊層9之下表面2b之平面性之劣化。
考慮到最小化配線基板2之第二表面(下表面)2b之平面性之中斷，較佳的是，外周邊部分7b之高度H2經設定而儘可能低。例如，考慮到透過焊料將金屬區塊7(中心部分7a)連接至一外部裝置之一端子，較佳的是，外周邊部分7b之高度H2經設定不大於中心部分7a之高度H1之1/2(H20.5H1)。然而，當外周邊部分7b之高度H2太小時，可取決於本文中隨後描述之形成金屬區塊7之程序中的蝕刻精度而曝露絕緣基底材料5之一部分。因此，外周邊部分7b之高度H2較佳為10μm或更大。
例如，如下般製造包含上文描述的中心部分7a及外周邊部分7b之金屬區塊7。首先，如圖5A中所繪示，使由Cu膜製成之一金屬層21(其形成於絕緣基底材料5上)經受圖案化程序(包含一光阻層之曝露及顯影以及透過光阻中的開口曝露之銅之蝕刻)，因此形成具有對應於包含外周邊部分7b之金屬區塊7之整個直徑D之一直徑之一金屬圖案22。接著，如圖5B中所繪示，於金屬圖案22上形成對應於中心部分7a之一光阻(未繪示)且選擇性地蝕刻對應於外周邊部分7b之一部分，同時藉由光阻保護中心部分不受蝕刻劑影響。因此，形成包含中心部分7a及低於中心部分7a之外周邊部分7b之金屬區塊7。此處，外周邊部分7b之高度H2較佳設定於上文所述之範圍中，以便防止絕緣基底材料5之一部分之曝露且限制配線基板2之第二表面(下表面)2b之平面性之劣化。
例如，如下般形成用於曝露金屬區塊7之中心部分7a之開口11。首先，如圖5C中所繪示，形成阻焊層9以覆蓋絕緣基底材料5上之金屬區塊7。接著，如圖5D中所繪示，使阻焊層9經受曝露及顯影程 序，因此形成開口11。此處，藉由設定開口11之直徑(開口直徑)使得開口端11可定位於外周邊部分7b上，可形成其中開口11曝露中心部分7a同時使用阻焊層9覆蓋外周邊部分7b之至少一部分之一結構。
此外，較佳的是，開口11之直徑及外周邊部分7b之寬度W相對於彼此設定於上文所述之範圍中，以便防止開口11之凸緣處於中心部分7a上方且防止開口端11a偏離外周邊部分7b之徑向跨度，亦即，徑向或周向延伸於該徑向跨度之外部。透過開口11曝露之金屬區塊7之中心部分7a較佳經形成以跨其之整個表面具有一均勻高度H1。在先前技術系統中，當曝露於開口11中之金屬區塊7之中心部分7a在開口11中具有一凹入部分時，在形成開口11時，在金屬區塊7之中心部分7a之表面上留有來自阻焊層9之殘餘物，此(若剩餘)將引起至外部之電連接之電阻增加。
在熱循環測試期間出現之開始於開口11之絕緣基底材料5中之裂縫容易出現在以矩陣形狀配置於配線基板2之第二表面2b上之金屬區塊中，尤其容易出現在沿著半導體晶片3所安裝之區域之周邊而提供之金屬區塊中。因此，包含中心部分7a及外周邊部分7b之金屬區塊7可能需要用於定位於配線層圖案之晶片安裝區域之周邊上之金屬區塊，包含經形成對應於其上待安裝半導體晶片3之位置之複數個金屬區塊。特定言之，具有中心部分7a及外周邊部分7b之金屬區塊7可用於定位於圖1中所繪示的半導體裝置1中之配線基板2之第二表面2b上絕緣基底材料5之最外部分中(亦即，沿著絕緣基底材料5之周邊)之金屬區塊或定位於最外列區塊7之最外部分中及自該最外列區塊向內定位之一或兩列區塊中之該等金屬區塊。透過開口曝露之剩餘金屬區塊可具有大於區塊直徑之一開口直徑。
圖3A及圖3B中所繪示的開口部分11可僅應用於具有連接至區塊7之中心部分7a之配線層17之金屬區塊7。因此，圖2A及圖2B以及圖4A 及圖4B中所繪示的金屬區塊7及開口11之組合與圖3A及圖3B中所繪示的開口11及金屬區塊7之組合可組合於一單個半導體裝置1上。此外，在阻焊層9中具有大於金屬區塊直徑之一直徑之一開口中無階狀部之金屬區塊之先前所使用的組態之一組合亦可結合圖2至圖4中所展示的開口11及區塊7組態之一或多者而使用，其中絕緣基底5上之此等區塊之位置在熱循環測試期間未導致半導體裝置1之部分之破裂。如上文所述，可取決於一金屬區塊之形成位置及附接至金屬區塊之一配線層之形狀而適當地應用金屬區塊7及開口11之一組合，且其複數個組合可使用於一半導體裝置1中。
雖然已描述某些實施例，但此等實施例已僅藉由實例呈現且不旨在限制本發明之範疇。實際上，本文中描述的新穎實施例可以多種其他形式體現；此外，在不脫離本發明之精神之情況下，可作出本文中描述之實施例之形式之多種省略、替代及改變。隨附申請專利範圍及其等效物旨在涵蓋如將落於本發明之範疇及精神內之此等形式或修改。
1‧‧‧半導體裝置
2‧‧‧配線基板
2a‧‧‧第一表面
2b‧‧‧第二表面
3‧‧‧半導體晶片
4‧‧‧密封樹脂層
5‧‧‧絕緣基底材料/絕緣基底
6‧‧‧內部連接端子
7‧‧‧金屬區塊
8‧‧‧阻焊層
9‧‧‧阻焊層/光阻層/光阻
10‧‧‧通孔
11‧‧‧開口/開口部分
12‧‧‧接合層
13‧‧‧電極墊
14‧‧‧接合線

Claims (20)

  1. 一種配線基板，其包括：一絕緣基底材料，其具有一第一表面及一第二表面；一第一配線層，其提供於該絕緣基底材料之該第一表面；一第二配線層，其提供於該絕緣基底材料之該第二表面且包含複數個金屬區塊；及一絕緣層，其形成於該絕緣基底材料之該第二表面上，在該絕緣層中包含曝露複數個金屬區塊之開口，其中在該複數個金屬區塊中，經提供圍繞其中一半導體晶片待安裝於該絕緣基底上之一區域之周邊之該等金屬區塊之至少各者，包含具有一第一高度之一中心部分及具有低於該第一高度之一第二高度之一外周邊部分，且在該絕緣層中經提供圍繞其中一半導體晶片待安裝於該絕緣基底上之一區域之該周邊之該等開口曝露其中之該等金屬區塊之至少該中心部分，使得該等金屬區塊之該外周邊部分之至少一部分覆蓋有該絕緣層。
  2. 如請求項1之配線基板，其中覆蓋該金屬區塊之該外周邊部分之該絕緣層之部分圍繞該金屬區塊之該中心部分之一整個外周邊延伸。
  3. 如請求項1之配線基板，其中該金屬區塊之該外周邊部分之一高度等於該金屬區塊之該中心部分之一高度之一半或更小，且係至少10μm厚。
  4. 如請求項1之配線基板，其中該絕緣層係一阻焊層。
  5. 如請求項1之配線基板，其中該絕緣層延伸於該金屬區塊之該外 周邊部分上方，但與該金屬區塊之該中心部分隔開。
  6. 如請求項5之配線基板，其中該複數個金屬區塊進一步包含至少一金屬區塊，其中該絕緣層延伸於該金屬區塊之該外周邊部分上方且亦接觸該金屬區塊之該中心部分。
  7. 如請求項1之配線基板，其中該絕緣層延伸於該金屬區塊之該外周邊部分上方且亦接觸該金屬區塊之該中心部分。
  8. 如請求項1之配線基板，其中該複數個金屬區塊進一步包含至少一金屬區塊，該至少一金屬區塊定位於其中一半導體晶片待安裝於該絕緣基底上之一區域之該周邊內部且定位於該絕緣層中之一開口內，其中在該金屬區塊之外部分之周邊與該絕緣層之鄰近表面之間維持一間隙。
  9. 一種半導體裝置，其包括：一絕緣基底材料，其具有一第一表面及一第二表面；一第一配線層，其提供於該絕緣基底材料之該第一表面上；一第二配線層，其提供於該絕緣基底材料之該第二表面上且包含複數個金屬區塊；及一絕緣層，其形成於該絕緣基底材料之該第二表面上，在該絕緣層中包含開口，在該等開口內曝露該複數個金屬區塊之各者之至少一部分，其中在該複數個金屬區塊中，經提供圍繞該絕緣基底之周邊之該等金屬區塊之至少各者，包含具有一第一高度之一中心部分及具有低於該第一高度之一第二高度之一外周邊部分，及在該絕緣層中經提供圍繞該絕緣基底之該周邊之該等開口曝露其中之該等金屬區塊之至少該中心部分，使得該金屬區塊之該外周邊部分之至少一部分覆蓋有該絕緣層，一半導體晶片，其安裝於包含該第一配線層之該絕緣基底材 料之該第一表面上且電連接至該第一配線層；及一密封樹脂層，其提供於該絕緣基底材料之該第一表面上用以密封該半導體晶片，其中該複數個金屬區塊用作為該半導體裝置之外部連接端子。
  10. 如請求項9之半導體裝置，其中上覆於該金屬區塊之該外周邊部分之該絕緣層之部分圍繞該金屬區塊之該中心部分之整個外周邊延伸。
  11. 如請求項9之半導體裝置，其中該金屬區塊之該外周邊部分之一高度等於該金屬區塊之該中心部分之該高度之一半或更小，且係至少10μm厚。
  12. 如請求項9之半導體裝置，其中該絕緣層係一阻焊層。
  13. 如請求項9之半導體裝置，其中該絕緣層延伸於該金屬區塊之該外周邊部分上方，但與該金屬區塊之該中心部分隔開。
  14. 如請求項13之半導體裝置，其中該複數個金屬區塊進一步包含至少一金屬區塊，其中該絕緣層延伸於該金屬區塊之該外周邊部分上方且亦接觸該金屬區塊之該中心部分。
  15. 如請求項9之半導體裝置，其中該絕緣層延伸於該金屬區塊之該外周邊部分上方且亦接觸該金屬區塊之該中心部分。
  16. 如請求項9之半導體裝置，其中該複數個金屬區塊進一步包含至少一金屬區塊，該至少一金屬區塊定位於該絕緣基底之周邊之內部且定位於該絕緣層中之一開口內，其中在該金屬區塊之外部分之周邊與該絕緣層之鄰近表面之間維持一間隙。
  17. 一種在一絕緣基板上形成一金屬區塊接觸件之方法，其包括：於該絕緣基板上提供一金屬層；於該金屬層之選定部分上提供一抗蝕刻層，同時使其之其他 部分保持曝露；蝕除該曝露金屬層，使一金屬區塊接觸件之一預成形件保持在該基板上之適當位置中；在該金屬區塊接觸件之一中心部分上方形成一抗蝕刻層，同時使該金屬區塊接觸件之周邊保持曝露；蝕刻該金屬區塊接觸件之該曝露周邊以使其之一凹入部分鄰近其之該中心部分；使用一絕緣層覆蓋具有鄰近其之該中心部分之其之該凹入部分之該金屬區塊接觸件及該絕緣基板之鄰近表面；選擇性地曝露上覆於該金屬區塊之該中心部分之該絕緣層之部分；及移除上覆於該金屬區塊之該中心部分之該絕緣層之該曝露部分且使上覆於該金屬區塊之該凹入部分之至少一部分之該絕緣層之至少一部分保持在適當位置中。
  18. 如請求項17之方法，其中：對定位於其上待安裝一半導體裝置之該絕緣基板之部分之周邊之外部之該金屬區塊執行以下各者：在該金屬區塊接觸件之一中心部分上方形成一抗蝕刻層，同時使該金屬區塊接觸件之該周邊保持曝露；蝕刻該金屬區塊接觸件之該曝露周邊以使其之一凹入部分鄰近其之該中心部分；使用一絕緣層覆蓋具有鄰近其之該中心部分之其之該凹入部分之該金屬區塊接觸件及該絕緣基板之該等鄰近表面；選擇性地曝露上覆於該金屬區塊之該中心部分之該絕緣層之該部分；及移除上覆於該金屬區塊之該中心部分之該絕緣層之該曝露部 分且使上覆於該金屬區塊之該凹入部分之至少一部分之該絕緣層之至少一部分保持在適當位置中。
  19. 如請求項18之方法，其中，在定位於其上待安裝一半導體裝置之該絕緣基板之該部分之該周邊之內部之區域中執行以下各者：使用該抗蝕刻層覆蓋該金屬區塊接觸件及該絕緣基板之該等鄰近表面；曝露上覆於該金屬區塊及該絕緣基板之該等鄰近表面之該絕緣層之部分；及移除上覆於該金屬區塊之該絕緣層之該曝露部分。
  20. 如請求項19之方法，其中在移除上覆於該金屬區塊之該絕緣層之該曝露部分期間，該絕緣基板之鄰近部分變成曝露。
TW103128172A 2014-03-11 2014-08-15 配線基板及使用其之半導體裝置 TW201536128A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047543A JP2015173144A (ja) 2014-03-11 2014-03-11 配線基板とそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
TW201536128A true TW201536128A (zh) 2015-09-16

Family

ID=54070599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128172A TW201536128A (zh) 2014-03-11 2014-08-15 配線基板及使用其之半導體裝置

Country Status (3)

Country Link
US (1) US20150264809A1 (zh)
JP (1) JP2015173144A (zh)
TW (1) TW201536128A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7626257B2 (en) * 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP2015173144A (ja) 2015-10-01
US20150264809A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
TWI499021B (zh) 半導體元件及其製造方法
JP5232185B2 (ja) 半導体装置の製造方法
JP2015115446A (ja) 半導体装置の製造方法
JP5801989B2 (ja) 半導体装置および半導体装置の製造方法
JP2008091852A (ja) 積層パッケージおよびその製造方法
KR101028051B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP2007194591A (ja) ウェハレベルパッケージングキャップ及びその製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2013247139A (ja) 半導体装置及びその製造方法
JP5361264B2 (ja) 半導体装置
JP2006253481A (ja) 半導体装置
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
TW201536128A (zh) 配線基板及使用其之半導體裝置
US20090166848A1 (en) Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
TW201415591A (zh) 半導體裝置及其製造方法
TWI607681B (zh) 線路基板的製作方法
JP2008027929A (ja) 半導体装置、その製造方法および検査方法
JP2015002234A (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP6305375B2 (ja) 半導体装置および半導体装置の製造方法
TWI577248B (zh) 線路載板及其製作方法
JP4322903B2 (ja) 半導体装置、および半導体装置の製造方法
JP2008205292A (ja) 半導体装置及びその製造方法