JP2007194591A - ウェハレベルパッケージングキャップ及びその製造方法 - Google Patents

ウェハレベルパッケージングキャップ及びその製造方法 Download PDF

Info

Publication number
JP2007194591A
JP2007194591A JP2006309304A JP2006309304A JP2007194591A JP 2007194591 A JP2007194591 A JP 2007194591A JP 2006309304 A JP2006309304 A JP 2006309304A JP 2006309304 A JP2006309304 A JP 2006309304A JP 2007194591 A JP2007194591 A JP 2007194591A
Authority
JP
Japan
Prior art keywords
wafer
cap
level packaging
cavity
wafer level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006309304A
Other languages
English (en)
Other versions
JP4586009B2 (ja
Inventor
Yong-Sung Kim
容 誠 金
Woon-Bae Kim
金 雲 培
Kyu-Dong Jung
丁 奎 東
Chang-Seung Lee
昌 承 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007194591A publication Critical patent/JP2007194591A/ja
Application granted granted Critical
Publication of JP4586009B2 publication Critical patent/JP4586009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24HEATING; RANGES; VENTILATING
    • F24CDOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00Stoves or ranges for gaseous fuels
    • F24C3/12Arrangement or mounting of control or safety devices
    • F24C3/126Arrangement or mounting of control or safety devices on ranges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24HEATING; RANGES; VENTILATING
    • F24CDOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00Stoves or ranges for gaseous fuels
    • F24C3/14Stoves or ranges for gaseous fuels with special adaptation for travelling, e.g. collapsible
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/095Feed-through, via through the lid
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造工程が単純で、かつ構造が簡単なウェハレベルパッケージングキャップおよびその製造方法を提供する。
【解決手段】上面に素子が備えられた素子ウェハを覆うウェハレベルパッケージングキャップの製造方法において、ウェハ20上に絶縁層22を形成し、絶縁層の所定部分を取除いてウェハ上面を露出させ、絶縁層の上部とウェハの露出面にわたってキャップパッド24を形成し、キャップパッドに対応されるウェハの下部に空洞部を形成し、空洞部の底面をエッチングしてウェハに連結されたキャップパッドを、空洞部を介して露出させるステップと、空洞部を介して露出したキャップパッドと電気的に接続されるようにウェハの下面と空洞部にわたってメタルライン26を形成することを特徴とするウェハレベルパッケージングキャップの製造方法及びそれを用いて製造されたウェハレベルパッケージングキャップ。
【選択図】図2A

Description

本発明はウェハレベルパッケージング方法に関し、詳細には、パッケージング方法に使われるウェハレベルパッケージングキャップ及びその製造方法に関する。
一般にチップ単位で製造されるRFフィルタ、通信用RFスイッチ、RFMEMSなどの微細構造及びアクチュエーターなどのような特定機能を行なう素子は、水気、その他のパーティクル(particle)、及び高温に弱いことからパッケージングが必要とされる。
このようなパッケージングは、特定機能を行なう素子の形成された素子ウェハの上面を、素子が収容されることのできる空間を提供する所定の空洞部が形成されたキャップで覆って密封することにより形成される。
ウェハレベルパッケージングは、複数の素子が形成されたウェハをチップ単位で切断する前にウェハ単位で形成されたパッケージングキャップで密封しパッケージングすることを言う。
前記素子ウェハは、素子基板、その素子基板の上面に形成された特定機能を行なう素子、前記素子と電気的に接続された複数の素子パッドからなり、一般の半導体製造工程に基づいて製造される。
前記パッケージングキャップは、素子が収容される空間を提供する所定の容積の空洞部がその底面に形成され、前記素子ウェハと一体結合されるキャップ基板、前記素子に電気的に接続される複数の素子パッドと対応しキャップ基板の底面に形成された複数の第1メタルラインと、該第1メタルラインのそれぞれに対応してキャップ基板の底面から空洞部内面に形成された複数の第2メタルラインと、該第2メタルラインそれぞれに対応しキャップ基板上で貫通する複数の連結穴と、該複数の連結穴それぞれの内側に形成し、その下部が第2メタルラインに電気的に接続される複数の接続部と、キャップ基板の上面に形成して複数の接続部の上部と電気的に接続される複数のキャップパッドと、からなる。
上述した素子ウェハとパッケージングキャップはそれぞれ形成されたシーリングライン(sealing line)を利用しボンディングすることによりパッケージングが完了される。
以下、パッケージングキャップの製造方法につき添付の図1Aないし図1Eを参照して説明する。
まず、図1Aに図示されたように、パッケージングキャップのキャップ基板になるウェハ10を用意する。用意したウェハ10下部に所定工程を介して空洞部を形成してから、その空洞部の表面とウェハ10の下部を覆うようシードメタル(seed metal)を蒸着してシード層11を形成する
次に、図1Bに図示されたように、ウェハ10の上部面、すなわちウェハ10にシード層11が形成された面の向かい面にマスクパターンを形成した後、ICP−RIE(誘導結合プラズマ反応性イオンエッチング)装置を用いてウェハ10が完全に貫通されるまで乾式エッチングを行い、連結穴10aを加工する。
それから、アッシュ(Ashing)工程を介して連結穴10aのパターン(図示せず)を形成したマスクを取除いて連結穴10aに、図1Cに図示されたように、接続部12を成すため連結穴10aの底のシード層11からメッキを行なって金属を積層する。このとき、メッキによって形成された複数の接続部12の高さは一致しないので、ラッピング(Lapping)及びCMP(chemical mechanical planarization:化学機械平坦化)工程を介して均一した高さで製造しクリーニングする。
次に、ウェハ10の上面にメタルを蒸着した後、写真工程を介してパターニングし、図1Dに図示されたように、接続部12に電気的に接続されるキャップパッド13を形成する。
続いて、ウェハ10の底面のシード層11を写真工程に基づいて第1メタルライン(図1Dにおける11’)を形成する。その後、ウェハ10の底面に第1メタルライン11’と接続される第2メタルライン14とシーリングライン15をそれぞれ形成する。シーリングライン15は、以後パッケージング工程で素子基板とパッケージングを行なう際に使用されるものである。
その後、図1Eに図示されたように、完成されたパッケージングキャップ1を素子ウェハ2の上部にパッケージングし結合させる。
ところで、かかる工程を介して製造されたパッケージングキャップは次の問題点を有している。
前記パッケージングキャップの場合、加工時においてウェハの損傷や破損を防止するためにウェハの厚さが厚くなければならないので、パッケージの大きさが増加する問題がある。
また、ウェハの連結穴を形成することにおいて、ウェハを貫通すべく加工しなければならないので、加工するにあたって長時間を要してしまう。すなわち、キャップ基板で使われる通常のシリコーン(Si)ウェハを使用するが、このとき、シリコーンウェハの加工限界によってキャップ基板の厚さを300μm以下にできない問題がある。従って単価を低くすることができない問題点を有する。
さらに、前述したようにそのウェハを貫通するよう連結穴を形成したので、深さの深い連結穴に金属物質をメッキするためには多くの時間が必要となり、全体的なコストが増加する問題点がある。
さらに、前記キャップ基板に形成された連結穴に金属物質を直接メッキすることによって、金属物質が安定的に連結穴と結合できず、電気的な安全性が落ちる問題を抱えている。
本発明は前述した問題点を勘案して案出されたもので、その目的は、製造工程が単純で、かつ、構造の簡単なウェハレベルパッケージングキャップ及びその製造方法を提供することにある。
前述した目的を達成するための本発明のウェハレベルパッケージングキャップは、上面に素子が備えられた素子ウェハを覆うウェハレベルパッケージングキャップにおいて、前記素子が収容される空間を提供する所定の空洞部が下部に形成され、前記空洞部が備えられた地点に上下貫通された第1通過ホールを有し、前記素子ウェハと一体結合されるキャップ基板と、前記キャップ基板の上面に備えられ、前記第1通過ホールに対応する第2通過ホールを有する絶縁層と、前記絶縁層の上部に備えられるキャップパッドと、前記素子に電気的に接続される複数の素子パッドに対応するように前記キャップ基板の底面に形成されるメタルラインと、を含み、前記メタルラインおよび前記キャップパッドは前記第1通過ホール及び前記第2通過ホールにて相互電気的に接続されたことを特徴とする。
ここで、前記メタルラインが、前記キャップ基板の下面、前記空洞部の底面、前記キャップ基板の下面と前記空洞部の底面とを連結する傾斜面にかけて形成されること好ましい。
また、前記キャップパッド及び前記メタルラインが金属物質をスプレーコーティング工程によって形成されることが好ましい。
なお、前記第1通過ホールが10μmないし20μmの範囲内の深さを有することが好ましい。
また、前記キャップパッドおよび前記メタルラインが、前記第1通過ホール及び前記第2通過ホールの境界で形成されたことが好ましい。
さらに、前記キャップ基板が、前記素子ウェハのシーリングラインに対応するキャップシーリングラインを更に含むことが好ましい。
前述した目的を達成するための本発明のウェハレベルパッケージングキャップの製造方法は、上面に素子が備えられた素子ウェハを覆うウェハレベルパッケージングキャップの製造方法において、(a)ウェハ上に絶縁層を形成するステップと、(b)前記絶縁層の所定部分を取除いて前記ウェハ上面を露出させるステップと、(c)前記絶縁層の上部および前記ウェハの露出面にわたってキャップパッドを形成するステップと、(d)前記キャップパッドに対応する前記ウェハの下部に空洞部を形成するステップと、(e)前記空洞部の底面をエッチングして前記ウェハに連結されたキャップパッドを前記空洞部を介して露出させるステップと、(f)前記空洞部を介して露出したキャップパッドと電気的に接続されるように前記ウェハの下面と前記空洞部にわたってメタルラインを形成するステップと、を含むことを特徴とする。
ここで、前記(b)ステップが、前記絶縁層上にマスクをパターニングするステップと、前記マスクパターンにより露出した前記絶縁層を上面から所定の深さにエッチングして前記ウェハを露出させる通過ホールを加工するステップと、前記マスクパターンを取除くステップと、を含むことが好ましい。
さらに、前記(c)ステップが、前記絶縁層上にマスクをパターニングするステップと、前記マスクパターンにより露出した絶縁層と前記ウェハの露出面に金属物質を塗布するステップと、前記マスクパターンを取除くステップと、を含むことが好ましい。
なお、前記マスクパターンを取除くステップにおいて、リフトオフ(lift−off)工程により前記マスクパターンを取除くことが好ましい。
また、前記(d)ステップが、前記ウェハの下部を湿式エッチング工程により加工されることが好ましい。
ここで、前記空洞部の加工時、前記空洞部の底面と前記ウェハの上面との間の厚さが10μmないし20μmの範囲内にあるよう前記ウェハの下面を加工することが好ましい。
また、前記(e)ステップが、乾式エッチング工程により行なわれることが好ましい。
また、前記(f)ステップにおいて、(f1)前記空洞部を介して前記キャップパッドが露出され、前記ウェハの下部の所定部分が露出するように前記ウェハの下面に所定の厚さの絶縁膜をパターニングするステップと、(f2)前記空洞部を介して露出されたキャップパッドと電気的に接続され、前記絶縁膜を覆うようにメタルラインをパターニングするステップと、を含むことが好ましい。
ここで、前記絶縁膜が、スプレーコーティング工程によりパターン形成されることが好ましく、前記絶縁膜が、ポリマー材質からなることが好ましい。
また、前記(f2)ステップが、前記絶縁膜を通過して露出したウェハの下部面を覆うようレジストを形成するステップと、前記絶縁膜と前記レジスト及び前記空洞部を介して露出したキャップパッドを覆うようメタルを塗布するステップと、前記レジストを取除くステップと、を含むことを特徴とする。
さらに、前記レジストを取除いて前記メタルラインに電気的に隔離され、前記素子ウェハにボンディング結合されるシーリングラインを形成することが好ましい。
なお、前記レジストの除去ステップが、リフトオフ(lift−off)工程により行なわれることがよい。
さらに、前記(f2)ステップにおいて、前記ウェハ下部の所定部分と前記空洞部を介して露出されたキャップパッドを覆うようウェハの下部に第1レジストをパターニングするステップと、前記第1レジストと前記ウェハの下部を覆うよう絶縁膜を形成するステップと、前記第1レジストを取除いて前記キャップパッドとウェハの下部を一部露出させるステップと、前記露出されたウェハの下部を覆うよう第2レジストをパターニングするステップと、前記第2レジストと前記絶縁膜、及び前記空洞部を介して露出されたキャップパッドを覆うよう金属物質を塗布するステップと、前記第2レジストを取除いてメタルラインを形成するステップと、を含むことが好ましい。
ここで、前記第2レジストを取除く際にして、前記メタルラインと隔離され、前記素子ウェハとボンディング結合されるシーリングラインが同時に形成されることがよい。
前記絶縁膜が、絶縁物質を蒸着し形成されることが好ましく、また、前記絶縁物質が、SiO、SiN、TiOのいずれか1つの物質からなることが好ましい。
また、前記第1レジストがリフトオフ工程により行なわれ、前記第2レジストがリフトオフ工程により行なわれることが好ましい。
本発明に係るウェハレベルパッケージングキャップ及びその製造方法によると、空洞部の上面と下面それぞれに金属物質でスプレーコーティングを行なった後、リフトオフ工程に基づいてパターニングを行なうことにより、深い空洞部内でパターニングを行なうことが可能になる。よって、空洞部を深く加工できることから、低い深さでビアホール(第1通過ホール)が形成可能になり、したがってビアホールを深く加工するときに生じる高いコストが節減される。
また、ビアホール(第1通過ホール)の深さが深くないので、ビアホールを金属物質で充填するメッキ工程を排除し、キャップパッドとメタルラインを直接連結することができることから、工程の信頼性が高められると同時に、メッキによるコストの節減が図れる利点がある。
また、空洞部の深さを深く設計できることから、素子パッケージング時による空洞部の工程設計の自由度が増加される利点がある。
更に、キャップパッドとメタルラインのパターン形成時、リフトオフ工程を介して加工するので、エッチング工程などが排除され得る。よって、パターニング工程前後の工程を簡単に合わせることで全体的な工程が単純になる効果を持つ。
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
図2A及び図2Bを参照すれば、本発明の実施形態に係るウェハレベルパッケージングキャップ3は、上面に素子50が備えられた素子ウェハ4の上部を覆うためのものである。このようなパッケージングキャップ3は、下部に空洞部(cavity)20aを有するキャップ基板20と、キャップ基板20の上部に備えられる絶縁層22と、絶縁層22上に備えられるキャップパッド24と、キャップ基板20の下部に備えられるメタルライン26と、を備える。
キャップ基板20はシリコーンウェハであって、以下ではウェハと総称し説明する。
空洞部20aは素子50を収容するため備えられた空間であって、ウェハ20の下面から所定の深さでエッチングされ形成される。この空洞部20aは平たい底面と傾斜面からなる。
そしてウェハ20は、空洞部20aを介して貫通形成される第1通過ホール20bを有する。第1通過ホール20bは、空洞部20aの底面からキャップ基板20の上面を貫通するよう形成されている。後述するが、第1通過ホール20bを介してキャップパッド24とメタルライン26とが電気的に接続される。空洞部20aは空洞部20aの底面とキャップ基板20の上面との間の厚さがおよそ10μmないし20μmの範囲内にあるように形成される。従って、第1通過ホール20bの深さは10μmないし20μmの間の値になる。
絶縁層22は、ウェハ20の上面を覆うよう所定の厚さで形成される。この絶縁層22は空洞部20aに対応される部分が部分除去されることにより、ウェハ20の上面を露出させる第2通過ホール22aを有する。
キャップパッド24は、絶縁層22の上部に部分的に備えられているが、第2通過ホール22aを介して露出したウェハ20の露出部分を覆うよう備えられる。キャップパッド24は、銅などの金属物質をスプレーコーティング工程した後リフトオフ(lift−off)工程に基づきパターニングし形成させることができる。キャップパッド24は、パッケージングキャップ3で覆われた素子50を外部の装置と電気的に接続させ、素子50に備えられた素子パッド46の個数に応じて複数形成される。
メタルライン26は、ウェハ20の下面に備えられるが、ウェハ20の下面から空洞部20aの傾斜面と底面にかけて所定パターンで形成される。このメタルライン26は第1通過ホール20bを介して露出するキャップパッド24に直接接続されるべく形成されている。このようなメタルライン26はウェハ20の下面に金属物質をスプレーコーティングさせた後、リフトオフ(lift−off)工程を用いてパターニングされる。
また、ウェハ20の下面には絶縁膜28が所定の厚さで形成される。この絶縁膜28は、メタルライン26とウェハ20を絶縁するためのものであって、スプレーコーティング工程によりパターニングされる。スプレー工程で絶縁膜28を形成する場合、絶縁物質としてはBCB(B−staged bisbenzocyclobutene)などを含むポリマー材質が使用され得る。
また、絶縁膜28は、低温の状態で蒸着工程により形成される。前記蒸着工程により形成された絶縁膜28を形成する場合、絶縁物質としてSiO、SiN、TiOが使われる。
また、ウェハ20の下面の縁部には、シーリングライン(キャップシーリングライン)27が形成される。このシーリングライン27も絶縁膜28によってウェハ20と絶縁される。シーリングライン27はメタルライン26を形成するとき、同時にパターニングして形成されることができる。このようなシーリングライン27は、素子ウェハ4のウェハ胴体40のパッケージング面に形成されたシーリングライン42と接合させるためのものである。
図2Aで示す図面符号44はウェハ胴体40のパッケージング面に形成された絶縁層である。絶縁層44上に素子50、素子パッド46、及びシーリングライン42が形成されている。
前記構成によれば、チップは上述したパッケージングキャップ3を、特定機能を行なう素子50が上面に備えられた素子ウェハ4にソルダー(solder)、すなわちシーリングライン27,42をボンディングすることによりパッケージングは完了する。
以上で説明したように、本発明の実施形態の場合、キャップパッド24とメタルライン26とをメッキせず、スプレー工程に基づいて直接形成して連結することにより、電気的な接続特性が良好になり、メッキ工程などといった複雑な工程が排除されるので製造工程の単純化が図れる。
以下、前述した構成を有するウェハレベルパッケージングキャップ3を製造する方法について説明する。
まず、図3Aで示されたように、後にキャップ基板になる所定の厚さのウェハ20の上部に絶縁層22を蒸着する。
それから、図3Bに示されたように、絶縁層22の所定部分をパターニングして取除く。すなわち、絶縁層22を、マスクを利用したエッチング工程に基づいて部分的に取除き、ウェハ20の上面を露出させる第2通過ホール22aを形成する。さらに詳述すれば、絶縁層22上にマスクをパターニングし、マスクパターンにより露出した絶縁層22を上面から所定の深さにエッチングしてウェハ20を露出させる第2通過ホール22aを加工し、マスクパターンを取除くものである。
次に、図3Cに示されたように、絶縁層22の上部にキャップパッド24を所定パターンで形成する。キャップパッド24を形成するためには、まず、絶縁層22の上部に所定パターンのフォトレジストを形成する。それから、金属物質をスプレーコーティング方式によって絶縁層22とフォトレジストとを覆うよう塗布する。次に、フォトレジストをリフトオフ(lift−off)方式によって取除けば、所定パターンのキャップパッド24が形成される。すなわち、絶縁層22上にマスクをパターニングし、マスクパターンにより露出した絶縁層22とウェハ20の露出面に金属物質を塗布し、マスクパターンをリフトオフ工程により取除くものである。このようなキャップパッド24はメッキ方式では形成されないので、図3Dに示されたように、絶縁層22、第2通過ホール22a、及び露出したウェハ20の上面に所定の厚さで形成される。従って、第2通過ホール22aの深さよりもっと高く金属物質が突出するなどの問題が発生しないことから、平坦化工程が不必要になり、また、メタルライン26に対してキャップパッド24を一回の工程によって連結させることができるようになる。従って、パッケージングキャップを製造する工程数を減らすことができる。
次に、図3Eに示されたように、ウェハ20の下面に空洞部20aを形成する。空洞部20aは湿式エッチング工程により形成され得る。そして空洞部20aを加工するとき、空洞部20aの底とウェハ20の上面との間の厚さが10μmないし20μmの範囲内で加工することが好ましい。空洞部20aの広さは素子50の大きさを考慮して適切に決めることができる。
次に、図3Fに示されたように、空洞部20aの底面からウェハ20をエッチングして第1通過ホール20bを形成する。第1通過ホール20bは空洞部20aを介してキャップパッド24が露出すべく加工する。
第1通過ホール20bは乾式エッチング工程により行なうことが好ましい。乾式エッチングはICP―RIE(Induced Coupled Plasma Ion Etching)装置を利用した方法が用いられる。
次に、図3Gに示されたように、ウェハ20の下面にメタルライン26とシーリングライン27とを形成する。
メタルライン26は、ウェハ20の下面で空洞部20aの傾斜面を経て底面(平たい底面)に至るよう所定のパターンで形成される。メタルライン26は図2Bに図示されたように、第1通過ホール20bを介して露出したキャップパッド24と直接連結される。このメタルライン26もメッキ方式で行なわず、スプレーコーティング工程後、リフトオフ方式によってパターン形成される。かかるメタルライン26の加工方法に対しては後述する。
シーリングライン27はメタルライン26を形成するとき、一緒にパターニングされて形成される。このメタルライン26は素子ウェハ4のウェハ胴体40の上面に備えられたシーリングライン44に対応される位置に備えられる。このシーリングライン27とメタルライン26は、銅(Cu)、金(Au)、ニッケル(Ni)などの金属物質で形成され得る。
次に、メタルライン26をウェハ20の下部に所定パターンで形成してキャップパッド24と連結すればよい。
以下、メタルライン26を形成する方法について詳説する。
メタルライン26を形成するための一番目のステップとして、図4Aに示されたように、ウェハ20の下面に所定の厚さで絶縁膜31をパターン形成する。絶縁膜31はBCB(B−staged bisbenzocyclobutene)などを含むポリマー材質を含んでいる。かかる絶縁物質を利用してスプレーコーティングによりパターニングして絶縁膜31を形成する。絶縁膜31を介して空洞部20aにてキャップパッド24が露出され、ウェハ20下面の一部が露出される。
次に、図4Bに図示されたように、ウェハ20の露出した下面を覆うようレジスト33をスプレーコーティングによりパターニングする。ここで、レジスト33はリフトオフレジスト(LOR:Lift−Off Resist)と、LORより薄いフォトレジスト(PR:Photo Resist)を含むことができる。
それから、図4Cに示されたように、レジスト33とウェハ20の下面と空洞部20aを介して露出したキャップパッド24とを覆うよう金属物質を塗布した後、パターニングしてメタルライン26を形成する。すなわち、金属物質をスプレーコーティング工程に基づいてウェハ20を塗布してから、リフトオフ(lift−off)工程によりレジスト33を取除くことでメタルライン26が所定パターンで形成される。また、メタルライン26を形成するとき、塗布された金属物質によってシーリングライン27も同時に形成されることができる。
このように、金属物質をリフトオフ工程に基づいてパターニングすることによりメッキ工程を行なうことなく、キャップパッド24とメタルライン26とを電気的に接続されるべく直接連結することができる。従って、製造工程が短縮され、製造時間も短縮されることができることから、生産性の向上はもちろん、製造単価を減らし得る利点がある。
さらに、前述したような方法以外にも次のような第2番目の方法に基づいてメタルライン26を形成することもできる。
すなわち、図5Aに示されたように、ウェハ20の下面の所定部分にレジスト41,42をスプレーコーティング方法に基づいて所定パターンで形成する。レジスト41はウェハ20の下面に空洞部20aの周辺に形成し、他のレジスト42は空洞部20aを介して露出したキャップパッド24を一定の部分覆うよう形成する。
前記状態で、図5Bに示されたように、ウェハ20の下面全体、具体的には第1レジスト41,42を含むウェハ20の下面を覆うよう絶縁膜43を形成する。絶縁膜43は低温で絶縁物質を蒸着して形成することが可能であり、絶縁物質としては、SiO、SiN、TiOが挙げられる。
次に、図5Cに示されたように、第1レジスト41,42をリフトオフ工程によって取除き、ウェハ20の下面の一部分とキャップパッド24を、空洞部20aを介して露出させる。すなわち、ウェハ20の下面は空洞部20aの周りを所定パターンで露出させる。
それから、図5Dに示されたように、ウェハ20の空洞部20aの周りの露出した部分43aに第2レジスト45をスプレーコーティングによってパターニングを行なう。第2レジスト45は、リフトオフレジスト(LOR:Lift−Off Resist)と、LORより薄いフォトレジスト(PR:Photo Resist)を含むことができる。
次に、第2レジスト45を含んでウェハ20の下面を全体的に覆うように金属物質を塗布してから、第2レジスト45をリフトオフ工程に基づいて取り除けば、図5Eに図示されたように、ウェハ20の下面にメタルライン26とシーリングライン27とが同時に形成される。ここで、メタルライン26は金属物質をスプレーコーティングして塗布した後、パターニングを行なうことで形成され、別のメッキ工程を行なわずに空洞部20aを介して露出したキャップパッド24と直接連結される。
従って、前述した第1番目の実施形態と同様に、製造工程及び時間を短縮させ、低価のパッケージングキャップを製造することが可能になる。
最後に、前述の通りに完成されたパッケージングキャップ3が、図2Aに図示されたように素子ウェハ4のパッケージング面に接合されることによりパッケージングが完了される。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
従来技術に係るウェハレベルパッケージングキャップの製造方法を示した工程図である。 従来技術に係るウェハレベルパッケージングキャップの製造方法を示した工程図である。 従来技術に係るウェハレベルパッケージングキャップの製造方法を示した工程図である。 従来技術に係るウェハレベルパッケージングキャップの製造方法を示した工程図である。 従来技術に係るウェハレベルパッケージングキャップの製造方法を示した工程図である。 本発明に係るウェハレベルパッケージングキャップでパッケージングされたチップをチップ単位で示した図面である。 図2Aの腰部を抜粹し示した部分断面図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 本発明に実施形態に係るウェハレベルパッケージングキャップを製造する過程を示した工程図である。 図3Gに図示されたメタルラインを形成する過程を示した断面図である。 図3Gに図示されたメタルラインを形成する過程を示した断面図である。 図3Gに図示されたメタルラインを形成する過程を示した断面図である。 図3Gに示されたメタルラインを形成する他の例を示した工程図である。 図3Gに示されたメタルラインを形成する他の例を示した工程図である。 図3Gに示されたメタルラインを形成する他の例を示した工程図である。 図3Gに示されたメタルラインを形成する他の例を示した工程図である。 図3Gに示されたメタルラインを形成する他の例を示した工程図である。
符号の説明
3 ウェハレベルパッケージングキャップ、
4 素子ウェハ、
20 キャップ基板、
22,44 絶縁層、
24 キャップパッド、
26 メタルライン、
27,42 シーリングライン、
28 絶縁膜、
40 ウェハ胴体、
46 素子パッド、
50 素子。

Claims (25)

  1. 上面に素子が備えられた素子ウェハを覆うウェハレベルパッケージングキャップであって、
    前記素子が収容される空間を提供する所定の空洞部が下部に形成され、前記空洞部が備えられた地点に上下貫通された第1通過ホールを有し、前記素子ウェハと一体に結合されるキャップ基板と、
    前記キャップ基板の上面に備えられ、前記第1通過ホールに対応する第2通過ホールを有する絶縁層と、
    前記絶縁層の上部に備えられるキャップパッドと、
    前記素子に電気的に接続される複数の素子パッドに対応するように前記キャップ基板の底面に形成されるメタルラインと、を含み、
    前記メタルラインおよび前記キャップパッドは前記第1通過ホール及び前記第2通過ホールにて相互電気的に接続されたことを特徴とするウェハレベルパッケージングキャップ。
  2. 前記メタルラインが、前記キャップ基板の下面、前記空洞部の底面、前記キャップ基板の下面と前記空洞部の底面とを連結する傾斜面にかけて形成されたことを特徴とする請求項1に記載のウェハレベルパッケージングキャップ。
  3. 前記キャップパッド及び前記メタルラインが金属物質をスプレーコーティング工程によって形成されたことを特徴とする請求項1に記載のウェハレベルパッケージングキャップ。
  4. 前記第1通過ホールが10μmないし20μmの範囲内の深さを有することを特徴とする請求項1に記載のウェハレベルパッケージングキャップ
  5. 前記キャップパッドおよび前記メタルラインが、前記第1通過ホール及び前記第2通過ホールの境界で形成されたことを特徴とする請求項1に記載のウェハレベルパッケージングキャップ。
  6. 前記キャップ基板が、前記素子ウェハのシーリングラインに対応するキャップシーリングラインを更に含むことを特徴とする請求項1ないし4のいずれかに記載のウェハレベルパッケージングキャップ。
  7. 上面に素子が備えられた素子ウェハを覆うウェハレベルパッケージングキャップの製造方法であって、
    (a)ウェハ上に絶縁層を形成するステップと、
    (b)前記絶縁層の所定部分を取除いて前記ウェハ上面を露出させるステップと、
    (c)前記絶縁層の上部および前記ウェハの露出面にわたってキャップパッドを形成するステップと、
    (d)前記キャップパッドに対応する前記ウェハの下部に空洞部を形成するステップと、
    (e)前記空洞部の底面をエッチングして前記ウェハに連結されたキャップパッドを前記空洞部を介して露出させるステップと、
    (f)前記空洞部を介して露出したキャップパッドと電気的に接続されるように前記ウェハの下面と前記空洞部にわたってメタルラインを形成するステップと、
    を含むことを特徴とするウェハレベルパッケージングキャップの製造方法。
  8. 前記(b)ステップが、
    前記絶縁層上にマスクをパターニングするステップと、
    前記マスクパターンにより露出した前記絶縁層を上面から所定の深さにエッチングして前記ウェハを露出させる通過ホールを加工するステップと、
    前記マスクパターンを取除くステップと、
    を含むことを特徴とする請求項7に記載のウェハレベルパッケージングキャップの製造方法。
  9. 前記(c)ステップが、
    前記絶縁層上にマスクをパターニングするステップと、
    前記マスクパターンにより露出した絶縁層と前記ウェハの露出面に金属物質を塗布するステップと、
    前記マスクパターンを取除くステップと、
    を含むことを特徴とする請求項7に記載のウェハレベルパッケージングキャップの製造方法。
  10. 前記マスクパターンを取除くステップにおいて、リフトオフ工程により前記マスクパターンを取除くことを特徴とする請求項9に記載のウェハレベルパッケージングキャップの製造方法。
  11. 前記(d)ステップが、前記ウェハの下部を湿式エッチング工程により加工されることを特徴とする請求項7に記載のウェハレベルパッケージングキャップの製造方法。
  12. 前記空洞部の加工時、前記空洞部の底面と前記ウェハの上面との間の厚さが10μmないし20μmの範囲内にあるよう前記ウェハの下面を加工することを特徴とする請求項8に記載のウェハレベルケキジングキャップ製造方法。
  13. 前記(e)ステップが、乾式エッチング工程により行なわれることを特徴とする請求項7に記載のウェハレベルパッケージングキャップの製造方法。
  14. 前記(f)ステップにおいて、
    (f1)前記空洞部を介して前記キャップパッドが露出され、前記ウェハの下部の所定部分が露出するように前記ウェハの下面に所定の厚さの絶縁膜をパターニングするステップと、
    (f2)前記空洞部を介して露出されたキャップパッドと電気的に接続され、前記絶縁膜を覆うようにメタルラインをパターニングするステップと、
    を含むことを特徴とする請求項7に記載のウェハレベルパッケージングキャップの製造方法。
  15. 前記絶縁膜が、スプレーコーティング工程によりパターン形成されることを特徴とする請求項14に記載のウェハレベルパッケージングキャップの製造方法。
  16. 前記絶縁膜が、ポリマー材質からなることを特徴とする請求項14に記載のウェハレベルパッケージングキャップの製造方法。
  17. 前記(f2)ステップが、
    前記絶縁膜を通過して露出したウェハの下部面を覆うようレジストを形成するステップと、
    前記絶縁膜と前記レジスト及び前記空洞部を介して露出したキャップパッドを覆うようメタルを塗布するステップと、
    前記レジストを取除くステップと、
    を含むことを特徴とする請求項14に記載のウェハレベルパッケージングキャップの製造方法。
  18. 前記レジストを取除いて前記メタルラインに電気的に隔離され、前記素子ウェハにボンディング結合されるシーリングラインを形成することを特徴とする請求項17に記載のウェハレベルパッケージングキャップの製造方法。
  19. 前記レジストの除去ステップが、リフトオフ工程により行なわれることを特徴とする請求項17に記載のウェハレベルパッケージングキャップの製造方法。
  20. 前記(f2)ステップにおいて、
    前記ウェハ下部の所定部分と前記空洞部を介して露出されたキャップパッドを覆うようウェハの下部に第1レジストをパターニングするステップと、
    前記第1レジストと前記ウェハの下部を覆うよう絶縁膜を形成するステップと、
    前記第1レジストを取除いて前記キャップパッドとウェハの下部を一部露出させるステップと、
    前記露出されたウェハの下部を覆うよう第2レジストをパターニングするステップと、
    前記第2レジストと前記絶縁膜、及び前記空洞部を介して露出されたキャップパッドを覆うよう金属物質を塗布するステップと、
    前記第2レジストを取除いてメタルラインを形成するステップと、
    を含むことを特徴とする請求項14に記載のウェハレベルパッケージングキャップの製造方法。
  21. 前記第2レジストを取除く際にして、前記メタルラインと隔離され、前記素子ウェハとボンディング結合されるシーリングラインが同時に形成されることを特徴とする請求項20に記載のウェハレベルパッケージングキャップの製造方法。
  22. 前記絶縁膜が、絶縁物質を蒸着し形成されることを特徴とする請求項20に記載のウェハレベルパッケージングキャップの製造方法。
  23. 前記絶縁物質が、SiO、SiN、TiOのいずれか1つの物質を含むことを特徴とする請求項21に記載のウェハレベルパッケージングキャップの製造方法。
  24. 前記第1レジストがリフトオフ工程により行なわれることを特徴とする請求項20に記載のウェハレベルパッケージングキャップの製造方法。
  25. 前記第2レジストがリフトオフ工程により行なわれることを特徴とする請求項20に記載のウェハレベルパッケージングキャップの製造方法。
JP2006309304A 2006-01-16 2006-11-15 ウェハレベルパッケージングキャップ及びその製造方法 Active JP4586009B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004560A KR101177885B1 (ko) 2006-01-16 2006-01-16 웨이퍼 레벨 패키징 캡 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007194591A true JP2007194591A (ja) 2007-08-02
JP4586009B2 JP4586009B2 (ja) 2010-11-24

Family

ID=37964326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309304A Active JP4586009B2 (ja) 2006-01-16 2006-11-15 ウェハレベルパッケージングキャップ及びその製造方法

Country Status (4)

Country Link
US (1) US7528481B2 (ja)
EP (1) EP1808891A1 (ja)
JP (1) JP4586009B2 (ja)
KR (1) KR101177885B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
JP2010188468A (ja) * 2009-02-18 2010-09-02 Panasonic Electric Works Co Ltd Mems構造体
JP2012515446A (ja) * 2009-01-14 2012-07-05 台湾積體電路製造股▲ふん▼有限公司 サブマウント及びサブマウントの形成方法
JP2016025182A (ja) * 2014-07-18 2016-02-08 大日本印刷株式会社 貫通電極基板、配線基板および半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831405B1 (ko) * 2006-10-02 2008-05-21 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
JP2009032843A (ja) * 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
US20100087024A1 (en) * 2008-06-19 2010-04-08 Noureddine Hawat Device cavity organic package structures and methods of manufacturing same
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
US9406577B2 (en) * 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
CN105084293B (zh) * 2015-06-04 2017-12-01 美新半导体(无锡)有限公司 一种圆片级芯片尺寸封装的微电子机械系统及其制造方法
CN105174195A (zh) * 2015-10-12 2015-12-23 美新半导体(无锡)有限公司 一种腔体mems器件的晶圆级封装结构及封装方法
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
CN113526454B (zh) * 2021-07-16 2024-04-19 芯知微(上海)电子科技有限公司 一种mems封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179751A (ja) * 2002-11-25 2004-06-24 Murata Mfg Co Ltd 弾性表面波装置
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ 1つ又は複数のスルーホールを備えた半導体構造
JP2005217222A (ja) * 2004-01-30 2005-08-11 Sony Corp 集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
FR2791811B1 (fr) 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6630725B1 (en) 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6830725B2 (en) * 2003-04-01 2004-12-14 Texaco Ovonic Battery Systems, Llc Hydrogen storage alloys having a high porosity surface layer
KR100476306B1 (ko) * 2003-07-22 2005-03-15 대원강업주식회사 자동조심형 환봉 가이드 장치
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US20050054133A1 (en) 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
JP4556454B2 (ja) 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
KR100594952B1 (ko) 2005-02-04 2006-06-30 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ 1つ又は複数のスルーホールを備えた半導体構造
JP2004179751A (ja) * 2002-11-25 2004-06-24 Murata Mfg Co Ltd 弾性表面波装置
JP2005217222A (ja) * 2004-01-30 2005-08-11 Sony Corp 集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
JP2012515446A (ja) * 2009-01-14 2012-07-05 台湾積體電路製造股▲ふん▼有限公司 サブマウント及びサブマウントの形成方法
JP2010188468A (ja) * 2009-02-18 2010-09-02 Panasonic Electric Works Co Ltd Mems構造体
JP2016025182A (ja) * 2014-07-18 2016-02-08 大日本印刷株式会社 貫通電極基板、配線基板および半導体装置

Also Published As

Publication number Publication date
EP1808891A1 (en) 2007-07-18
JP4586009B2 (ja) 2010-11-24
KR20070075857A (ko) 2007-07-24
KR101177885B1 (ko) 2012-08-28
US7528481B2 (en) 2009-05-05
US20070164410A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4586009B2 (ja) ウェハレベルパッケージングキャップ及びその製造方法
KR100692520B1 (ko) 웨이퍼 레벨 패키징 캡 및 그 제조방법
US6518092B2 (en) Semiconductor device and method for manufacturing
KR101191492B1 (ko) 반도체 장치 및 그 제조 방법
US9362139B2 (en) Method of making a semiconductor device having a functional capping
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
TWI447850B (zh) 直通基材穿孔結構及其製造方法
EP1659092B1 (en) Method for fabricating an electrode in a packaging substrate
US8178977B2 (en) Semiconductor device and method of manufacturing the same
KR100714566B1 (ko) Fbar 소자의 제조 방법
JP2007036060A (ja) 半導体装置及びその製造方法
TW201535551A (zh) 晶片封裝體及其製造方法
JP4828182B2 (ja) 半導体装置の製造方法
TWI581325B (zh) 晶片封裝體及其製造方法
JP2021064782A (ja) チップのパッケージング方法及びパッケージング構成
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
TWI582918B (zh) 晶片封裝體及其製造方法
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
TWI603407B (zh) 晶片封裝體及其製造方法
TWI420610B (zh) 半導體裝置及其製造方法
CN105900247A (zh) 用于光学应用的半导体器件和制造这样半导体器件的方法
TWI603447B (zh) 晶片封裝體及其製造方法
CN111180422B (zh) 芯片封装结构及其制造方法
US20040149808A1 (en) Method for the adhesion of two elements, in particular of an integrated circuit, for example an encapsulation of a resonator, and corresponding integrated circuit
KR20100059055A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Ref document number: 4586009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250