CN113526454B - 一种mems封装结构及其制作方法 - Google Patents
一种mems封装结构及其制作方法 Download PDFInfo
- Publication number
- CN113526454B CN113526454B CN202110808952.6A CN202110808952A CN113526454B CN 113526454 B CN113526454 B CN 113526454B CN 202110808952 A CN202110808952 A CN 202110808952A CN 113526454 B CN113526454 B CN 113526454B
- Authority
- CN
- China
- Prior art keywords
- device wafer
- mems
- mems chip
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000003466 welding Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 26
- -1 si4N3 Chemical compound 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000013016 damping Methods 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims 2
- 229910052906 cristobalite Inorganic materials 0.000 claims 2
- 229910052682 stishovite Inorganic materials 0.000 claims 2
- 229910052905 tridymite Inorganic materials 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 18
- 238000012858 packaging process Methods 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- HOWHQWFXSLOJEF-MGZLOUMQSA-N systemin Chemical compound NCCCC[C@H](N)C(=O)N[C@@H](CCSC)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CC(O)=O)C(=O)OC(=O)[C@@H]1CCCN1C(=O)[C@H]1N(C(=O)[C@H](CC(O)=O)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@H](CO)NC(=O)[C@H]2N(CCC2)C(=O)[C@H]2N(CCC2)C(=O)[C@H](CCCCN)NC(=O)[C@H](CO)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H](NC(=O)[C@H](C)N)C(C)C)CCC1 HOWHQWFXSLOJEF-MGZLOUMQSA-N 0.000 description 1
- 108010050014 systemin Proteins 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种MEMS封装结构及其制作方法，包括：器件晶圆，其设置有控制单元以及与控制单元电连接的互连结构，器件晶圆的第一表面上形成有凹槽；第一焊垫，位于器件晶圆的第一表面，至少部分所述第一焊垫位于凹槽的下方并与互连结构电连接；绝缘层，形成于器件晶圆的第一表面及凹槽内；MEMS芯片，将所述MEMS芯片嵌入凹槽并与器件晶圆键合连接，MEMS芯片的的第一面具有多个裸露第二焊垫并与第一焊垫电连接。本发明通过键合工艺将MEMS芯片嵌入凹槽中，实现MEMS芯片与器件晶圆的连接，降低器件集成的高度，提高器件的集成度，另外，在器件晶圆的凹槽沉积一层具有压应力的绝缘层，平衡了后续产生的拉应力，减少封装制程中的晶圆的翘曲，提高产品的可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种MEMS封装结构及其制作方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
在传感器类MEMS封装结构的市场上，微机电系统(MEMS)芯片在诸如智能手机、健身手环、打印机、汽车、无人机以及VR/AR头戴式设备等产品领域得到了广泛的应用。常用的MEMS芯片有压力传感器、加速度计、陀螺仪、MEMS麦克风、光传感器、催化传感器等等。MEMS芯片与其他芯片通常是利用系统级封装(systemin package，SIP)进行集成以形成微机电装置。目前封装结构因为多芯片高密度集成，在封装过程中会产生较大的翘曲，这不仅带入制程异常，产品良率低，而且对设备覆盖(cover)翘曲能力要求更苛刻，增加了量产化的难度。现有技术降翘曲的方法，通常是通过治具在退火过程中给产品一个作用力，但是治具的可操作性不高，作用产品受力的均匀性差，且不同的产品需要定制不同的设备，成本比较高。现有集成MEMS芯片的方法和所得到的MEMS封装结构仍不能满足实际应用中对尺寸和功能集成能力的要求。
因此，期待一种新的MEMS封装结构及其制造方法，可以解决封装制程中的翘曲、集成度低以及成本高等技术问题。
发明内容
本发明的目的在于提供一种MEMS封装结构及其制造方法，至少能够解决封装制程中的翘曲、集成度低以及成本高等技术问题。
为了实现上述目的，一方面，本发明提供一种MEMS封装结构，包括：
器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件
晶圆中设置有控制单元以及与所述控制单元电连接的互连结构，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽；
第一焊垫，位于所述器件晶圆的第一表面，至少部分所述第一焊垫位于所述凹槽的下方，所述第一焊垫与所述互连结构电连接；
绝缘层，所述器件晶圆的第一表面及所述凹槽内铺设有一层具有压应力的绝缘层，所述绝缘层至少裸露出部分所述第一焊垫；
MEMS芯片，将所述MEMS芯片嵌入所述凹槽并与所述器件晶圆键合连接，MEMS芯片包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片的的第一面具有多个裸露第二焊垫，所述第二焊垫与所述第一焊垫电连接。
另一方面，本发明还提供一种MEMS封装结构的制作方法，包括：
提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中形成有控制单元以及与所述控制单元电连接的互连结构，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽；
提供第一焊垫，形成于所述器件晶圆的第一表面，至少部分所述第一焊垫位于所述凹槽的下方，所述第一焊垫与所述互连结构电连接；
提供绝缘层，形成于所述器件晶圆的第一表面及所述凹槽内，所述绝缘层至少裸露出部分所述第一焊垫；
提供MEMS芯片，将所述MEMS芯片嵌入所述凹槽并与所述器件晶圆键合连接，MEMS芯片包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片的的第一面形成有多个裸露第二焊垫，所述第二焊垫与所述第一焊垫电连接。
本发明的有益效果在于：
本发明通过键合工艺将MEMS芯片嵌入凹槽中，实现MEMS芯片与器件晶圆的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度，另外，在器件晶圆的第一表面的凹槽沉积一层具有压应力的绝缘层，使器件晶圆在最初表现为反翘曲，该反翘曲平衡掉了制作钝化层以及等后续增加制程产生的拉应力，从而减少了封装制程中的晶圆的翘曲，同时也减少了封装后的单颗芯片本身的翘曲，提高了产品的可靠性且制作成本低。
进一步的，在所述器件晶圆的第一表面、所述MEMS芯片的第二面及所述MEMS芯片侧面与所述凹槽的侧壁之间的间隙内铺设有钝化层，能够起到密封和防潮的作用，以保护所述MEMS芯片和器件晶圆，从而降低所述MEMS芯片和器件晶圆受损、被污染或被氧化的概率，进而有利于优化所获得MEMS芯片封装结构的性能。
进一步的，MEMS芯片与器件晶圆之间通过可光刻键合材料实现物理连接，覆盖面积大于芯片面积的10％，直接增强了整个结构的机械强度。
进一步的，通过在器件晶圆的凹槽中键合MEMS芯片，提高了空间利用率并提高器件的多功能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1所提供的MEMS封装结构的结构示意图；
图2至图7为本发明实施例2所提供的MEMS封装结构的制作方法中不同步骤对应的结构示意图。
附图标记：100、器件晶圆；101、承载衬底；102、隔离结构；103、第一介质层；104、第二介质层；105、第一焊垫；106、互连结构；110、凹槽；120、绝缘层；130、接合层；140、导电凸块；150、通孔；160、牺牲层；170、空气通道；180、钝化层。200、MEMS芯片；201、衬底；202、微腔；203、第二焊垫。
具体实施方式
以下结合附图和具体实施例对本发明的MEMS封装结构及其制作方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
参考图1，本实施例提供了一种MEMS封装结构，图1示出了实施例1的一种MEMS封装结构的结构示意图，请参考图1，所述MEMS封装结构包括：
器件晶圆100，所述器件晶圆100包括相对的第一表面和第二表面，所述器件晶圆100中设置有控制单元以及与所述控制单元电连接的互连结构106，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽110；
第一焊垫105，位于所述器件晶圆100的第一表面，至少部分所述第一焊垫105位于所述凹槽110的下方，所述第一焊垫105与所述互连结构106电连接；
绝缘层120，所述器件晶圆100的第一表面及所述凹槽110内铺设有一层具有压应力的绝缘层120，所述绝缘层120至少裸露出部分所述第一焊垫105；
MEMS芯片200，将所述MEMS芯片200嵌入所述凹槽110并与所述器件晶圆100键合连接，MEMS芯片200包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片200的的第一面具有多个裸露第二焊垫203，所述第二焊垫203与所述第一焊垫105电连接。
所述器件晶圆100包括承载衬底101、位于所述承载衬底101上的第一介质层103以及位于所述第一介质层103上的第二介质层104，所述凹槽110形成于所述第二介质层104上。
所述凹槽110的形成方法包括以下几种情况：
第一种形成方法：
提供器件晶圆100；在所述器件晶圆100上刻蚀形成所述凹槽110。
第二种形成方法：
提供器件晶圆100；所述器件晶圆100包括介质层，刻蚀所述介质层形成所述凹槽110；
第三种形成方法：
形成器件晶圆100时形成牺牲快，形成器件晶圆100后去掉所述牺牲快形成所述凹槽110。
形成凹槽110的方法有很多种，本技术方案不做任何限定，
在本实施例中凹槽110的形成方法采用第2种形成方法，具体为，提供承载衬底101，在所述承载衬底101上形成第一介质层103，在第一介质层103上形成第二介质层104，刻蚀所述第二介质层104形成所述凹槽110。
凹槽110的表面应该保持高度清洁和极小的表面粗糙度，以满足键合要求。
本发明通过将凹槽110形成于第二介质层104上，在进行刻蚀工艺时能够保护承载衬底101内的器件及互连结构的完整，降低了工艺难度。
本发明通过键合工艺将MEMS芯片200嵌入凹槽110中，实现MEMS芯片200与器件晶圆100的连接，降低了器件集成的高度，提高空间利用率，提高了器件的集成度。
MEMS封装结构可包括多个所述MEMS芯片200,器件晶圆100用于控制上述多个MEMS芯片200,其中设置了多个对应控制多个MEMS芯片200的控制单元，以分别驱动接合在其第一表面的多个MEMS芯片200工作。器件晶圆100可以利用通用的半导体工艺形成，例如，可以在一承载衬底101(例如是硅衬底)上制作上述多个控制单元以形成器件晶圆100。所述承载衬底101例如是硅衬底或绝缘体上硅(SOI)衬底等，所述承载衬底101的材什还可以包括绪、绪化硅、碳化硅、神化镕、镕化铝或其他III、V族化合物。所述承载衬底101优选是易于进行半导体工艺处理或集成的衬底。上述多个控制单元可基于承载衬底101形成。
每个所述控制单元可包括一个或多个MOS晶体管，相邻的MOS晶体管可通过在器件晶圆100(或承载村底)中设置的隔离结构102以及在承载衬底101上覆盖的绝缘材料隔离，所述隔离结构102例如是浅沟槽隔离结构102(STI)和/或深沟槽隔离结构102(DTI)作为示例，控制单元通过其中一个MOS晶体管的一个源/漏极将控制电信号输出，以控制对应的MEMS芯片200。
本实施例中，器件晶圆100包括承载衬底101，形成于所述承载衬底101上的第一介质层103,在第一介质层103上形成第二介质层104，所述凹槽110形成于所述第二介质层104上。控制单元用于输出控制电信号的MOS晶体管的一个源/漏极(作为电连接端)设置于第一介质层103中。
第一介质层103和第二介质层104的材料可包括氧化硅、氪化硅、碳化硅和氪氧化硅等绝缘材什中的至少一种。本实施例中，可将第二介质层104远离承载衬底101的表面作为器件晶圆100的第一表面。
第一焊垫105，形成于所述器件晶圆100的表面，至少部分所述第一焊垫105位于所述凹槽110的下方，所述第一焊垫105与所述互连结构106电连接。
具体的，第一焊垫105形成于器件晶圆100的表面，一部分位于凹槽110下方的器件晶圆100的表面上，用于将MEMS芯片200嵌入凹槽110中与MEMS芯片200形成电连接，第一焊垫105的材料含有钻、铝、铜等元素的金属或合金。
为了将MEMS芯片200与器件晶圆100中的控制单元形成电气互连，本实施例中，在器件晶圆100中设置了互连结构106,互连结构106与第一表面上的第一焊垫105和器件晶圆100中的控制单元均电连接；具体的，所述互连结构106可包括导电插塞,所述导电插塞至少贯穿部分厚度的器件晶圆100并于对应的控制单元电连接，第一表面的第一焊垫105与相应的所述导电插塞电连接。导电插塞的材料含有钻、铝、铜等元素的金属或合金，还可以选择金属硅化物(如硅化钦、硅化铬、硅化钻等)、金属氪化物(如氪化钦)或者掺杂多晶硅等等。
具体的，在所述器件晶圆100的第一表面和所述凹槽110内形成绝缘层120。
通过在第一表面的凹槽110内先沉积一层具有压应力的绝缘层120，使器件晶圆100在最初表现为反翘曲，该反翘曲能够平衡掉后续增加制程产生的拉应力，从而减少了封装制程中晶圆的翘曲，同时也减少了封装后的单颗芯片本身的翘曲，提高了产品的可靠性。
在本实施例中，采用PECVD的方式沉积一层均匀的绝缘层120，PECVD可选的沉积气体成分较多，且沉积的参数可调节性高，如沉积速度、气体成分、厚度等，可使绝缘层120较为均匀，且实现不同大小的压应力，以达到不同产品的降翘曲的需求。沉积绝缘层120可选：SiO2、Si4N3、TiN等。绝缘层120的厚度优选为1-5μm。
在本实施例中，MEMS芯片200包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片200的的第一面形成有多个裸露第二焊垫203。
MEMS芯片200的数量为多个，多个MEMS芯片200可以选自具有相同或不同的功能、用途及结构的MEMS芯片200，可以分别利用本领域公知的MEMS芯片200的制造工艺在不同的衬底201(例如硅晶圆)上制作诸如陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器(例如微型马达、微型谐振器、微继电器、微型光1RF开关、光投影显示器、灵巧蒙皮、微型泵/阀)等MEMS器件，然后分割出独立的芯片。
本实施例中，每个MEMS芯片可以是一独立的芯片(或晶粒)，并具有作为传感部件的封闭的微腔202以及用于接入外部电信号(以控制使MEMS芯片200工作)的第二焊垫203。第二焊垫203可位于对应的MEMS芯片200的第一面上，例如靠近所述第一面的边缘，以方便后续接合层130在多个MEMS芯片200之间的区域形成开口将第二焊垫203暴露出来，但不限于此，根据MEMS芯片200的线路情况，第二焊垫203也可形成在MEMS芯片200表面的其它区域，只要能够实现与第一焊垫105电连接即可，此处不做限定。
MEMS芯片200的微腔202内可以是高真空或低真空的环境，或者也可填充有阻尼气体(damping gas)。MEMS芯片200可利用本领域公开的方法制作，此处不做赘述。
在本实施例中，所述MEMS芯片200具有微腔202以及与外部连通的通孔150。所述通孔150与所述微腔202连通，通孔150与外部大气连通，用于后续将微腔202与外部大气连通。
将所述MEMS芯片200嵌入所述凹槽110并与所述器件晶圆100键合连接，所述第二焊垫203与所述第一焊垫105电连接。
第二焊垫203与第一焊垫105通过导电凸块140电连接，导电凸块140可以通过电镀工艺形成，也可以通过植球等工艺形成，此处不再限定。
通过所述接合层130将所述器件晶圆100嵌入所述凹槽110中并与所述器件晶圆100键合。
在本实施例中，MEMS芯片200与器件晶圆100之间通过可光刻键合材料实现物理连接，所述可光刻键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述MEMS芯片200的第一面面积的10％。覆盖面积大于芯片面积的10％，直接增强了整个结构的机械强度。
在其它实施例中，还可以采用键合方式诸如熔融键合、真空键合的方法使器件晶圆100与所述多个MEMS芯片200键合在一起，此处所述接合层130的材料为键合材料(例如氧化硅)；在另一种实施方式中，可以采用接合且光(或热)固化的方式使器件晶圆100与所述多个MEMS芯片粘接在一起，此处所述接合层130可包括胶黏材料，具体可选用粘片膜或干膜。多个MEMS芯片可以逐个进行接合，也可以通过部分或全部先贴合在一载板上，再分批或同时与器件晶圆100接合。
在一实施例中，接合层130为可光刻键合材料，所述接合层130具有开口，MEMS芯片200的部分表面位于所述开口中。
在本实施例中，所述器件晶圆100的第一表面、所述MEMS芯片200的第二面及所述MEMS芯片200侧面与所述凹槽110的侧壁之间的间隙内铺设有钝化层180。
在所述器件晶圆100的第一表面、所述MEMS芯片200的第二面及所述MEMS芯片200侧面与所述凹槽110的侧壁之间的间隙内铺设有钝化层180，能够起到密封和防潮的作用，以保护所述MEMS芯片200和器件晶圆100，从而降低所述MEMS芯片200和器件晶圆100受损、被污染或被氧化的概率，进而有利于优化所获得MEMS芯片200封装结构的性能。
所述钝化层180的形成方法包括：
第1种方式：
采用真空压膜的方式形成所述钝化层180，所述钝化层180将所述MEMS芯片200与所述凹槽110之间的间隙填实并铺在所述器件晶圆100的第一表面及所述MEMS芯片200的第二面上。
第2种方式：
通过涂布工艺，在所述MEMS芯片200与所述凹槽110之间的间隙内填充聚合物胶，并在所述MEMS芯片200的第二面上及所述器件晶圆100的第一表面上涂布聚合物胶，聚合物胶固化后形成所述钝化层180。
本发明通过键合工艺将MEMS芯片200嵌入凹槽110中，实现MEMS芯片200与器件晶圆100的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度。另外，在器件晶圆100的第一表面的凹槽110沉积一层具有压应力的绝缘层120，使器件晶圆100在最初表现为反翘曲，该反翘曲平衡掉了制作钝化层180以及等后续增加制程产生的拉应力，从而减少了封装制程中的晶圆的翘曲，同时也减少了封装后的单颗芯片本身的翘曲，提高了产品的可靠性。
实施例2
本实施例2提供了一种MEMS封装结构的制作方法，包括以下步骤：
S01：提供器件晶圆100，所述器件晶圆100包括相对的第一表面和第二表面，所述器件晶圆100中形成有控制单元以及与所述控制单元电连接的互连结构106，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽110；
S02：提供第一焊垫105，形成于所述器件晶圆100的第一表面，至少部分所述第一焊垫105位于所述凹槽110的下方，所述第一焊垫105与所述互连结构106电连接；
S03：提供绝缘层120，形成于所述器件晶圆100的第一表面及所述凹槽110内，所述绝缘层120至少裸露出部分所述第一焊垫105；
S04：提供MEMS芯片200，将所述MEMS芯片200嵌入所述凹槽110并与所述器件晶圆100键合连接，MEMS芯片200包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片200的的第一面形成有多个裸露第二焊垫203，所述第二焊垫203与所述第一焊垫105电连接。
需要说明的是，步骤S0N不代表先后顺序。
图2至图7是本实施例MEMS封装结构的制作方法各步骤对应的结构示意图。下面请参考图2至图7对MEMS封装结构的制作方法的进行阐述。
参考图2，执行步骤S01，提供器件晶圆100，所述器件晶圆100包括相对的第一表面和第二表面，所述器件晶圆100中形成有控制单元以及与所述控制单元电连接的互连结构106，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽110。
MEMS封装结构可包括多个所述MEMS芯片200,器件晶圆100用于控制上述多个MEMS芯片200,其中设置了多个对应控制多个MEMS芯片200的控制单元，以分别驱动接合在其第一表面的多个MEMS芯片200工作。器件晶圆100可以利用通用的半导体工艺形成，例如，可以在一承载衬底101(例如是硅衬底)上制作上述多个控制单元以形成器件晶圆100。所述承载衬底101例如是硅衬底或绝缘体上硅(SOI)衬底等，所述承载衬底101的材什还可以包括绪、绪化硅、碳化硅、神化镕、镕化铝或其他III、V族化合物。所述承载衬底101优选是易于进行半导体工艺处理或集成的衬底。上述多个控制单元可基于承载衬底101形成。
每个所述控制单元可包括一个或多个MOS晶体管，相邻的MOS晶体管可通过在器件晶圆100(或承载村底)中设置的隔离结构102以及在承载衬底101上覆盖的绝缘材料隔离，所述隔离结构102例如是浅沟槽隔离结构102(STI)和/或深沟槽隔离结构102(DTI)作为示例，控制单元通过其中一个MOS晶体管的一个源/漏极将控制电信号输出，以控制对应的MEMS芯片200。
本实施例中，器件晶圆100包括承载衬底101，形成于所述承载衬底101上的第一介质层103,在第一介质层103上形成第二介质层104，所述凹槽110形成于所述第二介质层104上。控制单元用于输出控制电信号的MOS晶体管的一个源/漏极(作为电连接端)设置于第一介质层103中。
所述凹槽110的形成方法包括：
第一种形成方法：
提供器件晶圆100；
在所述器件晶圆100上刻蚀形成所述凹槽110。
第二种形成方法：
提供器件晶圆100；
所述器件晶圆100包括介质层，刻蚀所述介质层形成所述凹槽110；
第三种形成方法：
形成器件晶圆100时形成牺牲快，形成器件晶圆100后去掉所述牺牲快形成所述凹槽110。
形成凹槽110的方法有很多种，本技术方案不做任何限定，
在本实施例中凹槽110的形成方法采用第2种形成方法，具体为，提供承载衬底101，在所述承载衬底101上形成第一介质层103，在第一介质层103上形成第二介质层104，刻蚀所述第二介质层104形成所述凹槽110。
所述凹槽110侧面与底面垂直或接近垂直。
第一介质层103和第二介质层104的材料可包括氧化硅、氪化硅、碳化硅和氪氧化硅等绝缘材什中的至少一种。本实施例中，可将第二介质层104远离承载衬底101的表面作为器件晶圆100的第一表面。
继续参考图2，执行步骤S02，提供第一焊垫105，形成于所述器件晶圆100的表面，至少部分所述第一焊垫105位于所述凹槽110的下方，所述第一焊垫105与所述互连结构106电连接。
具体的，第一焊垫105形成于器件晶圆100的表面，一部分位于凹槽110下方的器件晶圆100的表面上，用于后续将MEMS芯片200嵌入凹槽110中与MEMS芯片200形成电连接，第一焊垫105的材料含有钻、铝、铜等元素的金属或合金。
为了将MEMS芯片200与器件晶圆100中的控制单元形成电气互连，本实施例中，在器件晶圆100中设置了互连结构106,互连结构106与第一表面上的第一焊垫105和器件晶圆100中的控制单元均电连接具体的，所述互连结构106可包括导电插塞,所述导电插塞至少贯穿部分厚度的器件晶圆100并于对应的控制单元电连接，第一表面的第一焊垫105与相应的所述导电插塞电连接。导电插塞的材料含有钻、铝、铜等元素的金属或合金，还可以选择金属硅化物(如硅化钦、硅化铬、硅化钻等)、金属氪化物(如氪化钦)或者掺杂多晶硅等等。
参考图3，提供绝缘层120，形成于所述器件晶圆100的第一表面及所述凹槽110内，所述绝缘层120至少裸露出部分所述第一焊垫105。
绝缘层120的形成方法包括：
在所述器件晶圆100的第一表面和所述凹槽110内形成绝缘材料层，刻蚀部分绝缘材料层以裸露出部分第一焊垫105，形成绝缘层120。
通过在第一表面的凹槽110内先沉积一层具有压应力的绝缘层120，使器件晶圆100在最初表现为反翘曲，该反翘曲能够平衡掉后续增加制程产生的拉应力，从而减少了封装制程中晶圆的翘曲，同时也减少了封装后的单颗芯片本身的翘曲，提高了产品的可靠性。
在本实施例中，采用PECVD的方式沉积一层均匀的绝缘层120，PECVD可选的沉积气体成分较多，且沉积的参数可调节性高，如沉积速度、气体成分、厚度等，可使绝缘层120较为均匀，且实现不同大小的压应力，以达到不同产品的降翘曲的需求。沉积绝缘层120可选：SiO2、Si4N3、TiN等。绝缘层120的厚度优选为1-5μm。
需要说明的是，绝缘层120至少裸露出部分所述第一焊垫105，为了后续将第一焊垫105与MEMS芯片200实现电连接。
参考图4-图7，执行步骤S04，提供MEMS芯片200，将所述MEMS芯片200嵌入所述凹槽110并与所述器件晶圆100键合连接，MEMS芯片200包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片200的的第一面形成有多个裸露第二焊垫203，所述第二焊垫203与所述第一焊垫105电连接。
本发明通过键合工艺将MEMS芯片200嵌入凹槽110中，实现MEMS芯片200与器件晶圆100的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度。
参考图4，提供MEMS芯片200，MEMS芯片200包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片200的的第一面形成有多个裸露第二焊垫203。
MEMS芯片200的数量为多个，多个MEMS芯片200可以选自具有相同或不同的功能、用途及结构的MEMS芯片200，可以分别利用本领域公知的MEMS芯片200的制造工艺在不同的衬底201(例如硅晶圆)上制作诸如陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器(例如微型马达、微型谐振器、微继电器、微型光1RF开关、光投影显示器、灵巧蒙皮、微型泵/阀)等MEMS器件，然后分割出独立的芯片。
本实施例中，每个MEMS芯片200可以是一独立的芯片(或晶粒)，并具有作为传感部件的封闭的微腔202以及用于接入外部电信号(以控制使MEMS芯片200工作)的第二焊垫203。第二焊垫203可位于对应的MEMS芯片200的第一面上，例如靠近所述第一面的边缘，以方便后续接合层130在多个MEMS芯片200之间的区域形成开口将第二焊垫203暴露出来，但不限于此，根据MEMS芯片200的线路情况，第二焊垫203也可形成在MEMS芯片200表面的其它区域，只要能够实现与第一焊垫105电连接即可，此处不做限定。
MEMS芯片200的微腔202内可以是高真空或低真空的环境，或者也可填充有阻尼气体(damping gas)。MEMS芯片200可利用本领域公开的方法制作，此处不做赘述。
在本实施例中，所述MEMS芯片200具有微腔202以及与外部连通的通孔150。所述通孔150与所述微腔202连通，通孔150与外部大气连通，用于后续将微腔202与外部大气连通。
参考图5，将所述MEMS芯片200嵌入所述凹槽110并与所述器件晶圆100键合连接，所述第二焊垫203与所述第一焊垫105电连接。
第二焊垫203与第一焊垫105通过导电凸块140电连接，导电凸块140可以通过电镀工艺形成，也可以通过植球等工艺形成，此处不再限定。
在本实施例中，所述MEMS芯片200与所述器件晶圆100键合之前，在所述器件晶圆100的第一表面形成接合材料层，图形化所述接合材料层形成接合层130。
在另一实施例中，所述MEMS芯片200与所述器件晶圆100键合之前，在所述MEMS芯片200的第一表面形成接合材料层，图形化所述接合材料层形成结合层。
通过所述接合层130将所述器件晶圆100嵌入所述凹槽110中并与所述器件晶圆100键合。
在本实施例中，MEMS芯片200与器件晶圆100之间通过可光刻键合材料实现物理连接，所述可光刻键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述MEMS芯片200的第一面面积的10％。覆盖面积大于芯片面积的10％，直接增强了整个结构的机械强度。
在其它实施例中，还可以采用键合方式诸如熔融键合、真空键合的方法使器件晶圆100与所述多个MEMS芯片200键合在一起，此处所述接合层130的材料为键合材料(例如氧化硅)；在另一种实施方式中，可以采用接合且光(或热)固化的方式使器件晶圆100与所述多个MEMS芯片200粘接在一起，此处所述接合层130可包括胶黏材料，具体可选用粘片膜或干膜。多个MEMS芯片200可以逐个进行接合，也可以通过部分或全部先贴合在一载板上，再分批或同时与器件晶圆100接合。
在一实施例中，接合层130为可光刻键合材料，所述接合层130具有开口，MEMS芯片200的部分表面位于所述开口中。
本发明通过键合工艺将MEMS芯片200嵌入凹槽110中，实现MEMS芯片200与器件晶圆100的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度。
参考图6，将所述MEMS芯片200与所述承载晶圆键合后，还包括形成牺牲层160，所述牺牲层160覆盖所述通孔150。
需要说明的是，所述MEMS芯片200与所述承载晶圆键合后，在MEMS芯片200上形成牺牲层的目的是为了防止后续形成钝化层180之后将所述通孔150填充，防止后续微腔202不能用外部大气连通。
参考图7，在形成所述牺牲层160之后，在所述器件晶圆100的第一表面形成钝化层180，所述钝化层180覆盖所述器件晶圆100的第一表面、所述MEMS芯片200和所述牺牲层160；
去除部分钝化层180以及释放所述牺牲层160形成空气通道170，以暴露出所述通孔150。
在所述器件晶圆100的第一表面、所述MEMS芯片200的第二面及所述MEMS芯片200侧面与所述凹槽110的侧壁之间的间隙内铺设有钝化层180，能够起到密封和防潮的作用，以保护所述MEMS芯片200和器件晶圆100，从而降低所述MEMS芯片200和器件晶圆100受损、被污染或被氧化的概率，进而有利于优化所获得MEMS芯片200封装结构的性能。
所述钝化层180的形成方法包括：
第1种方式：
采用真空压膜的方式形成所述钝化层180，所述钝化层180将所述MEMS芯片200与所述凹槽110之间的间隙填实并铺在所述器件晶圆100的第一表面及所述MEMS芯片200的第二面上。
第2种方式：
通过涂布工艺，在所述MEMS芯片200与所述凹槽110之间的间隙内填充聚合物胶，并在所述MEMS芯片200的第二面上及所述器件晶圆100的第一表面上涂布聚合物胶，聚合物胶固化后形成所述钝化层180。
本发明通过键合工艺将MEMS芯片嵌入凹槽110中，实现MEMS芯片200与器件晶圆100的连接，降低了器件集成的高度，提高空间利用率，提高器件的集成度，另外，在器件晶圆100的第一表面的凹槽110沉积一层具有压应力的绝缘层120，使器件晶圆100在最初表现为反翘曲，该反翘曲平衡掉了制作钝化层180以及等后续增加制程产生的拉应力，从而减少了封装制程中的晶圆的翘曲，同时也减少了封装后的单颗芯片本身的翘曲，提高了产品的可靠性。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (21)
1.一种MEMS封装结构，其特征在于，包括：
器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件
晶圆中设置有控制单元以及与所述控制单元电连接的互连结构，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽；
第一焊垫，位于所述器件晶圆的第一表面，至少部分所述第一焊垫位于所述凹槽的下方，所述第一焊垫与所述互连结构电连接；
绝缘层，所述器件晶圆的第一表面及所述凹槽内铺设有一层具有压应力的绝缘层，所述绝缘层至少裸露出部分所述第一焊垫；
MEMS芯片，将所述MEMS芯片嵌入所述凹槽并与所述器件晶圆键合连接，MEMS芯片包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片的第一面具有多个裸露第二焊垫，所述第二焊垫与所述第一焊垫电连接；
所述器件晶圆包括承载衬底、位于所述承载衬底上的第一介质层以及位于所述第一介质层上的第二介质层，所述凹槽形成于所述第二介质层上；
所述凹槽形成于所述第二介质层上包括：
刻蚀所述第二介质层形成所述凹槽或通过去除预设的在所述第二介质层的牺牲块形成所述凹槽。
2.根据权利要求1所述的MEMS封装结构，其特征在于，所述绝缘层的厚度为1-5μm。
3.根据权利要求1所述的MEMS封装结构，其特征在于，还包括，
接合层，位于所述器件晶圆的第一表面和所述MEMS芯片的第一面之间以接合所述器件晶圆和所述MEMS芯片。
4.根据权利要求3所述的MEMS封装结构，其特征在于，所述接合层具有开口。
5.根据权利要求1所述的MEMS封装结构，其特征在于，所述器件晶圆的第一表面、所述MEMS芯片的第二面及所述MEMS芯片侧面与所述凹槽的侧壁之间的间隙内铺设有钝化层。
6.根据权利要求5所述的MEMS封装结构，其特征在于，采用真空压膜的方式形成所述钝化层，所述钝化层将所述MEMS芯片与所述凹槽之间的间隙填实并铺在所述器件晶圆的第一表面及所述MEMS芯片的第一面上。
7.根据权利要求5所述的MEMS封装结构，其特征在于，通过涂布工艺，在所述MEMS芯片与所述凹槽之间的间隙内填充聚合物胶，并在所述MEMS芯片的第二面上及所述器件晶圆的第一表面上涂布聚合物胶，聚合物胶固化后形成所述钝化层。
8.根据权利要求1所述的MEMS封装结构，其特征在于，所述MEMS芯片具有微腔以及与外部连通的通孔，或者至少一个所述MEMS芯片具有封闭的所述微腔。
9.根据权利要求8所述的MEMS封装结构，其特征在于，所述通孔朝向远离所述器件晶圆的方向。
10.根据权利要求8所述的MEMS封装结构，其特征在于，所述微腔内填充有阻尼气体或者为真空。
11.根据权利要求1所述的MEMS封装结构，其特征在于，所述控制单元包括一个或多个MOS晶体管。
12.根据权利要求3所述的MEMS封装结构，其特征在于，所述接合层为可光刻键合材料。
13.根据权利要求12所述的MEMS封装结构，其特征在于，所述可光刻键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述MEMS芯片的第一面面积的10%。
14.根据权利要求1所述的MEMS封装结构，其特征在于，所述绝缘层的材料为Si02或Si3N4。
15.一种MEMS封装结构的制作方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中形成有控制单元以及与所述控制单元电连接的互连结构，所述第一表面上形成有至少一个向所述第二表面上延伸的凹槽；
提供第一焊垫，形成于所述器件晶圆的第一表面，至少部分所述第一焊垫位于所述凹槽的下方，所述第一焊垫与所述互连结构电连接；
提供绝缘层，形成于所述器件晶圆的第一表面及所述凹槽内，所述绝缘层至少裸露出部分所述第一焊垫；
提供MEMS芯片，将所述MEMS芯片嵌入所述凹槽并与所述器件晶圆键合连接，MEMS芯片包括相对的第一面和第二面，与所述第一表面相对的为第一面，所述MEMS芯片的的第一面形成有多个裸露第二焊垫，所述第二焊垫与所述第一焊垫电连接；
所述凹槽的形成方法包括：
提供器件晶圆；
在所述器件晶圆上刻蚀形成所述凹槽；或者：
提供器件晶圆；
所述器件晶圆包括介质层，刻蚀所述介质层形成所述凹槽；或者，
形成器件晶圆时形成牺牲块，形成器件晶圆后去掉所述牺牲块形成所述凹槽。
16.根据权利要求15所述的MEMS封装结构的制作方法，其特征在于，在形成所述凹槽之后且键合MEMS芯片之前，在所述器件晶圆的第一表面及所述凹槽内形成绝缘层，所述绝缘层的形成方法包括：
在所述器件晶圆的第一表面和所述凹槽内形成绝缘材料层，刻蚀部分绝缘材料层以裸露出部分第一焊垫，形成绝缘层。
17.根据权利要求15所述的MEMS封装结构的制作方法，其特征在于，所述绝缘层的厚度为1-5μm。
18.根据权利要求15所述的MEMS封装结构的制作方法，其特征在于，所述MEMS芯片具有微腔以及与外部连通的通孔，或者至少一个所述MEMS芯片具有封闭的所述微腔。
19.根据权利要求18所述的MEMS封装结构的制作方法，其特征在于，将所述MEMS芯片与所述器件晶圆键合后，还包括形成牺牲层，所述牺牲层覆盖所述通孔。
20.根据权利要求19所述的MEMS封装结构的制作方法，其特征在于，在形成所述牺牲层之后，还包括：
在所述器件晶圆的第一表面形成钝化层，所述钝化层覆盖所述器件晶圆的第一表面、所述MEMS芯片和所述牺牲层；
去除部分钝化层以及释放所述牺牲层，以暴露出所述通孔。
21.根据权利要求15所述的MEMS封装结构的制作方法，其特征在于，所述绝缘层的材料为SiO2、Si4N3、TiN等的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110808952.6A CN113526454B (zh) | 2021-07-16 | 2021-07-16 | 一种mems封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110808952.6A CN113526454B (zh) | 2021-07-16 | 2021-07-16 | 一种mems封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113526454A CN113526454A (zh) | 2021-10-22 |
| CN113526454B true CN113526454B (zh) | 2024-04-19 |
Family
ID=78099959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110808952.6A Active CN113526454B (zh) | 2021-07-16 | 2021-07-16 | 一种mems封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113526454B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244403A (ja) * | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| CN103000648A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 大芯片尺寸封装及其制造方法 |
| US8659167B1 (en) * | 2012-08-29 | 2014-02-25 | Freescale Semiconductor, Inc. | Sensor packaging method and sensor packages |
| CN104340952A (zh) * | 2013-08-09 | 2015-02-11 | 比亚迪股份有限公司 | Mems圆片级真空封装方法及结构 |
| CN104649218A (zh) * | 2015-02-12 | 2015-05-27 | 上海集成电路研发中心有限公司 | 一种晶圆级真空封装方法 |
| JP2015102592A (ja) * | 2013-11-21 | 2015-06-04 | スタンレー電気株式会社 | 光偏向器及びその製造方法 |
| CN105347289A (zh) * | 2015-10-09 | 2016-02-24 | 锐迪科微电子（上海）有限公司 | 适用于芯片级封装的密闭结构及其制造方法 |
| CN106185786A (zh) * | 2015-05-29 | 2016-12-07 | 台湾积体电路制造股份有限公司 | Mems封装件及其制造方法 |
| CN208655611U (zh) * | 2018-06-26 | 2019-03-26 | 华天科技（昆山）电子有限公司 | 改善翘曲的扇出型晶圆级芯片封装结构 |
| JP2020017717A (ja) * | 2018-07-11 | 2020-01-30 | 三菱電機株式会社 | パッケージ素子の製造方法およびパッケージ素子 |
| CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101177885B1 (ko) * | 2006-01-16 | 2012-08-28 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 제조방법 |
-
2021
- 2021-07-16 CN CN202110808952.6A patent/CN113526454B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244403A (ja) * | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US8659167B1 (en) * | 2012-08-29 | 2014-02-25 | Freescale Semiconductor, Inc. | Sensor packaging method and sensor packages |
| CN103000648A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 大芯片尺寸封装及其制造方法 |
| CN104340952A (zh) * | 2013-08-09 | 2015-02-11 | 比亚迪股份有限公司 | Mems圆片级真空封装方法及结构 |
| JP2015102592A (ja) * | 2013-11-21 | 2015-06-04 | スタンレー電気株式会社 | 光偏向器及びその製造方法 |
| CN104649218A (zh) * | 2015-02-12 | 2015-05-27 | 上海集成电路研发中心有限公司 | 一种晶圆级真空封装方法 |
| CN106185786A (zh) * | 2015-05-29 | 2016-12-07 | 台湾积体电路制造股份有限公司 | Mems封装件及其制造方法 |
| CN105347289A (zh) * | 2015-10-09 | 2016-02-24 | 锐迪科微电子（上海）有限公司 | 适用于芯片级封装的密闭结构及其制造方法 |
| CN208655611U (zh) * | 2018-06-26 | 2019-03-26 | 华天科技（昆山）电子有限公司 | 改善翘曲的扇出型晶圆级芯片封装结构 |
| JP2020017717A (ja) * | 2018-07-11 | 2020-01-30 | 三菱電機株式会社 | パッケージ素子の製造方法およびパッケージ素子 |
| CN111377395A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113526454A (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9221676B2 (en) | Internal electrical contact for enclosed MEMS devices | |
| KR101718194B1 (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
| CN111377393B (zh) | Mems封装结构及其制作方法 | |
| US9359194B2 (en) | MEMS devices, packaged MEMS devices, and methods of manufacture thereof | |
| CN111377395B (zh) | Mems封装结构及其制作方法 | |
| US20050104204A1 (en) | Wafer-level package and its manufacturing method | |
| US20040219764A1 (en) | Vacuum package fabrication of integrated circuit components | |
| KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
| JP2003530233A (ja) | マイクロメカニカル構成素子及び相応する製造法 | |
| TW201415608A (zh) | 半導體裝置及其製造方法 | |
| US20150232329A1 (en) | Method for eutectic bonding of two carrier devices | |
| US20220106186A1 (en) | Mems package structure and manufacturing method therefor | |
| CN114388366B (zh) | 封装壳体的制备方法及封装芯片的制备方法 | |
| TW200849509A (en) | Microelectromechanical system package and the method for manufacturing the same | |
| CN111377390B (zh) | Mems封装结构及其制作方法 | |
| US7436076B2 (en) | Micromechanical component having an anodically bonded cap and a manufacturing method | |
| CN110713165A (zh) | 一种具有tsv结构的mems芯片及其圆片级气密性封装方法 | |
| CN107697882B (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
| CN113526454B (zh) | 一种mems封装结构及其制作方法 | |
| US11667518B2 (en) | MEMS packaging structure and manufacturing method therefor | |
| CN211004545U (zh) | 一种具有tsv结构的mems芯片 | |
| CN112118526B (zh) | 微机电系统麦克风封装结构与封装方法 | |
| EP1906441A1 (en) | Wafer with semiconductor devices and method of manufacturing the same | |
| CN113490636A (zh) | 微机械传感器设备和相应的制造方法 | |
| CN113526453A (zh) | 一种mems封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |