JP2020017717A - パッケージ素子の製造方法およびパッケージ素子 - Google Patents
パッケージ素子の製造方法およびパッケージ素子 Download PDFInfo
- Publication number
- JP2020017717A JP2020017717A JP2019056500A JP2019056500A JP2020017717A JP 2020017717 A JP2020017717 A JP 2020017717A JP 2019056500 A JP2019056500 A JP 2019056500A JP 2019056500 A JP2019056500 A JP 2019056500A JP 2020017717 A JP2020017717 A JP 2020017717A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- lid
- sealing ring
- region
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
Description
対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成されたデバイス領域と、前記第1シーリングリングの外側に形成されたボンディングパッドとを含むデバイスが、前記表面側に複数配置されたデバイスウエハを準備する工程と、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングと、前記第2シーリングリングの内側に形成された第1窪みとを含むリッドが、前記表面側に複数配置されたリッドウエハを準備する工程と、
前記デバイスウエハの前記表面と前記リッドウエハの前記表面とを対向させて、前記第1シーリングリングと前記第2シーリングリングとをシール層を挟んで重ねる工程と、
真空雰囲気内で前記シール層を加熱し、前記第1シーリングリングと前記第2シーリングリングとを前記シール層で接合する工程と、
前記デバイスウエハと前記リッドウエハとを切断して、前記デバイスと前記リッドとの間に前記デバイス領域が真空状態で封止されたパッケージ素子とする工程と、を含み、
前記デバイスウエハは、複数の前記デバイスからなるデバイス群の繰り返しを含み、前記リッドウエハは、複数の前記リッドからなるリッド群の繰り返しを含むことを特徴とするパッケージ素子の製造方法である。
対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成され、複数のデバイスが設けられたデバイス領域とを含む第1ウエハと、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングを含む第2ウエハとを含み、
前記第1ウエハの前記表面と前記第2ウエハの前記表面とを対向させた状態で、前記第1シーリングリングと前記第2シーリングリングとがシール層で接続されて、前記第1ウエハと前記第2ウエハとの間に前記デバイス領域を封止する中空部が形成されたパッケージ素子であって、
前記デバイスは、有効画素と、出力レベル参照画素と、前記有効画素および前記出力レベル参照画素からの電気信号を用いて信号処理を行う読出回路とを含み、
前記第2ウエハの前記表面に遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光が、前記出力レベル参照画素に入射するのを阻止したことを特徴とするパッケージ素子である。
図1は、全体が100で表される、本発明の実施の形態1にかかる真空パッケージセンサの平面図であり、図2は、図1の真空パッケージセンサをII−II方向に見た場合の断面図である。図2に示すように、真空パッケージセンサ100は、デバイス10とリッド20とが、シール30により接合され、内部に中空部40を備えた構造を有する。中空部40は真空に維持される。
図13〜図17を参照しながら、全体が200で表される本発明の実施の形態2にかかる真空パッケージセンサの製造方法について説明する。本発明の実施の形態2にかかる製造方法は、実施の形態1の製造方法と、リッドウエハ31の製造工程が異なっている。具体的には、実施の形態1では、工程(e)において、リッドウエハ31の裏面に反り調整用の窪み38を形成するが、本発明の実施の形態2にかかる製造方法では、窪み38を形成する代わりに、リッドウエハ31を切断する。
図18、19を参照しながら、リッドウエハ31に形成されたリッド群9と窪み38を構成するパラメータについて説明する。図18は、リッドウエハ31の一部の平面図であり、図19は、図18のリッドウエハ31の、XIX−XIX方向に見た場合の断面図である。
図20は、全体が300で表される、本発明の実施の形態3にかかる真空パッケージセンサの断面図である。図20は、図1のII−IIと同じ方向に見た場合の断面図であり、図20中、図1、2と同一符合は、同一または相当箇所を示す。
図24は、全体が400で表される、本発明の実施の形態4にかかる真空パッケージセンサの断面図である。図24は、図1のII−IIと同じ方向に見た場合の断面図であり、図24中、図1、2と同一符合は、同一または相当箇所を示す。
図25は、全体が500で表される、本発明の実施の形態5にかかる真空パッケージセンサの断面図である。図25は、図1のII−IIと同じ方向に見た場合の断面図であり、図25中、図1、2と同一符合は、同一または相当箇所を示す。
図26は、全体が600で表される、本発明の実施の形態6にかかる真空パッケージセンサの断面図である。図26は、図1のII−IIと同じ方向に見た場合の断面図であり、図26中、図1、2と同一符合は、同一または相当箇所を示す。
図27は、全体が700で表される、本発明の実施の形態7にかかる真空パッケージセンサの断面図である。図27は、図1のII−IIと同じ方向に見た場合の断面図であり、図27中、図1、2と同一符合は、同一または相当箇所を示す。
Claims (14)
- ウエハレベルパッケージングを用いたパッケージ素子の製造方法であって、
対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成されたデバイス領域と、前記第1シーリングリングの外側に形成されたボンディングパッドとを含むデバイスが、前記表面側に複数配置されたデバイスウエハを準備する工程と、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングと、前記第2シーリングリングの内側に形成された第1窪みとを含むリッドが、前記表面側に複数配置されたリッドウエハを準備する工程と、
前記デバイスウエハの前記表面と前記リッドウエハの前記表面とを対向させて、前記第1シーリングリングと前記第2シーリングリングとをシール層を挟んで重ねる工程と、
真空雰囲気内で前記シール層を加熱し、前記第1シーリングリングと前記第2シーリングリングとを前記シール層で接合する工程と、
前記デバイスウエハと前記リッドウエハとを切断して、前記デバイスと前記リッドとの間に前記デバイス領域が真空状態で封止されたパッケージ素子とする工程と、を含み、
前記デバイスウエハは、複数の前記デバイスからなるデバイス群の繰り返しを含み、前記リッドウエハは、複数の前記リッドからなるリッド群の繰り返しを含むことを特徴とするパッケージ素子の製造方法。 - 前記デバイス群および前記リッド群は、前記表面内において直交する2辺において、一辺の長さが、他片の長さの1倍より大きく、3倍以下であることを特徴とする請求項1に記載の製造方法。
- 前記リッドウエハは、前記リッドウエハの裏面側に、前記リッドウエハの前記表面に垂直な方向から見た場合に、複数の前記リッド群の間に設けられた第2窪みまたは切断部を有することを特徴とする請求項1に記載の製造方法。
- 前記第2窪みは、前記リッドウエハの裏面内において直交する2方向において、互いに幅が異なることを特徴とする請求項3に記載の製造方法。
- 前記第2窪みは、前記リッドウエハの裏面内において直交する2方向において、互いに深さが異なることを特徴とする請求項3に記載の製造方法。
- 対向する表面と裏面とを有し、第1シーリングリングと、前記第1シーリングリングの内側に形成され、複数のデバイスが設けられたデバイス領域とを含む第1ウエハと、
対向する表面と裏面とを有し、前記第1シーリングリングに対応するように設けられた第2シーリングリングを含む第2ウエハとを含み、
前記第1ウエハの前記表面と前記第2ウエハの前記表面とを対向させた状態で、前記第1シーリングリングと前記第2シーリングリングとがシール層で接続されて、前記第1ウエハと前記第2ウエハとの間に前記デバイス領域を封止する中空部が形成されたパッケージ素子であって、
前記デバイスは、有効画素と、出力レベル参照画素と、前記有効画素および前記出力レベル参照画素からの電気信号を用いて信号処理を行う読出回路とを含み、
前記第2ウエハの前記表面に遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光が、前記出力レベル参照画素に入射するのを阻止したことを特徴とするパッケージ素子。 - 前記第2ウエハの前記表面に、前記第2シーリングリングの内側に形成された窪み領域を含み、前記遮光膜は、前記窪み領域内に設けられたことを特徴とする請求項6に記載のパッケージ素子。
- 前記遮光膜は、前記シール層と同じ材料からなることを特徴とする請求項7に記載のパッケージ素子。
- 前記窪み領域は、前記出力レベル参照画素に対向する領域に凸部を有し、前記凸部の上に前記遮光膜が設けられたことを特徴とする請求項7に記載のパッケージ素子。
- 前記窪み領域は、前記有効画素と前記出力レベル参照画素とで挟まれる分離領域に対向する領域に凸部を有し、前記凸部の上に延在するように前記遮光膜が設けられたことを特徴とする請求項7に記載のパッケージ素子。
- 前記窪み領域は、さらに、複数の前記有効画素で挟まれる分離領域に対向する領域に凸部を有し、前記凸部の上にも前記遮光膜が設けられ、前記第2ウエハの前記裏面から入射する赤外線光の、前記有効画素への入射角度を制限することを特徴とする請求項10に記載のパッケージ素子。
- 前記窪み領域は、さらに、前記有効画素に対向する領域が粗面化された粗面化領域であることを特徴とする請求項7に記載のパッケージ素子。
- 上記粗面化領域は、前記窪み領域の表面に形成された複数の凸部からなることを特徴とする請求項12に記載のパッケージ素子。
- 前記凸部は、前記第2ウエハの一部からなることを特徴とする請求項9〜11および13のいずれかに記載のパッケージ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023070264A JP7507924B2 (ja) | 2018-07-11 | 2023-04-21 | パッケージ素子の製造方法およびパッケージ素子 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018131532 | 2018-07-11 | ||
JP2018131532 | 2018-07-11 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023070264A Division JP7507924B2 (ja) | 2018-07-11 | 2023-04-21 | パッケージ素子の製造方法およびパッケージ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017717A true JP2020017717A (ja) | 2020-01-30 |
JP7292077B2 JP7292077B2 (ja) | 2023-06-16 |
Family
ID=69579656
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019056500A Active JP7292077B2 (ja) | 2018-07-11 | 2019-03-25 | パッケージ素子の製造方法およびパッケージ素子 |
JP2023070264A Active JP7507924B2 (ja) | 2018-07-11 | 2023-04-21 | パッケージ素子の製造方法およびパッケージ素子 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023070264A Active JP7507924B2 (ja) | 2018-07-11 | 2023-04-21 | パッケージ素子の製造方法およびパッケージ素子 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7292077B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021157701A1 (ja) | 2020-02-05 | 2021-08-12 | 三井化学株式会社 | チオウレタン樹脂原料の製造方法及びその応用、ポリチオール組成物の製造方法及びその応用、並びに、ポリチオール組成物 |
CN113526454A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
WO2022239153A1 (ja) * | 2021-05-12 | 2022-11-17 | 三菱電機株式会社 | 気密パッケージ素子および素子モジュール |
WO2023058103A1 (ja) * | 2021-10-05 | 2023-04-13 | 三菱電機株式会社 | 気密パッケージ素子および素子モジュール |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09506712A (ja) * | 1993-12-13 | 1997-06-30 | ハネウエル・インコーポレーテッド | 赤外線デバイス用集積シリコン真空マイクロパッケージ |
JP2003531475A (ja) * | 2000-02-02 | 2003-10-21 | レイセオン・カンパニー | 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 |
JP2006282480A (ja) * | 2005-04-04 | 2006-10-19 | Sharp Corp | 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 |
JP2008528987A (ja) * | 2005-01-26 | 2008-07-31 | アナログ・デバイシズ・インコーポレーテッド | センサ |
JP2009289838A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Electric Works Co Ltd | センサ装置の製造方法 |
JP2013543268A (ja) * | 2010-10-21 | 2013-11-28 | レイセオン カンパニー | 入射放射線検出器パッケージング |
JP2015012474A (ja) * | 2013-06-28 | 2015-01-19 | 京セラ株式会社 | 撮像装置用蓋体およびそれを備えた撮像装置 |
JP2015173172A (ja) * | 2014-03-11 | 2015-10-01 | セイコーインスツル株式会社 | 光センサ |
US20150321905A1 (en) * | 2014-05-06 | 2015-11-12 | Raytheon Company | Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235440A (ja) | 2003-01-30 | 2004-08-19 | Mitsubishi Electric Corp | マイクロパッケージとその製造方法 |
JP2005310936A (ja) | 2004-04-20 | 2005-11-04 | Sanyo Electric Co Ltd | 素子形成基板及びその製造方法 |
TWI513668B (zh) | 2009-02-23 | 2015-12-21 | Seiko Instr Inc | 玻璃密封型封裝的製造方法及玻璃基板 |
JP2012186532A (ja) | 2011-03-03 | 2012-09-27 | Seiko Instruments Inc | ウエハ、パッケージの製造方法、及び圧電振動子 |
US9427776B2 (en) | 2012-08-23 | 2016-08-30 | Raytheon Company | Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays |
-
2019
- 2019-03-25 JP JP2019056500A patent/JP7292077B2/ja active Active
-
2023
- 2023-04-21 JP JP2023070264A patent/JP7507924B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09506712A (ja) * | 1993-12-13 | 1997-06-30 | ハネウエル・インコーポレーテッド | 赤外線デバイス用集積シリコン真空マイクロパッケージ |
JP2003531475A (ja) * | 2000-02-02 | 2003-10-21 | レイセオン・カンパニー | 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 |
JP2008528987A (ja) * | 2005-01-26 | 2008-07-31 | アナログ・デバイシズ・インコーポレーテッド | センサ |
JP2006282480A (ja) * | 2005-04-04 | 2006-10-19 | Sharp Corp | 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 |
JP2009289838A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Electric Works Co Ltd | センサ装置の製造方法 |
JP2013543268A (ja) * | 2010-10-21 | 2013-11-28 | レイセオン カンパニー | 入射放射線検出器パッケージング |
JP2015012474A (ja) * | 2013-06-28 | 2015-01-19 | 京セラ株式会社 | 撮像装置用蓋体およびそれを備えた撮像装置 |
JP2015173172A (ja) * | 2014-03-11 | 2015-10-01 | セイコーインスツル株式会社 | 光センサ |
US20150321905A1 (en) * | 2014-05-06 | 2015-11-12 | Raytheon Company | Wafer level packaged infrared (ir) focal plane array (fpa) with evanescent wave coupling |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021157701A1 (ja) | 2020-02-05 | 2021-08-12 | 三井化学株式会社 | チオウレタン樹脂原料の製造方法及びその応用、ポリチオール組成物の製造方法及びその応用、並びに、ポリチオール組成物 |
WO2021157702A1 (ja) | 2020-02-05 | 2021-08-12 | 三井化学株式会社 | ポリアミン化合物の製造方法及びその応用 |
WO2022239153A1 (ja) * | 2021-05-12 | 2022-11-17 | 三菱電機株式会社 | 気密パッケージ素子および素子モジュール |
JP7542738B2 (ja) | 2021-05-12 | 2024-08-30 | 三菱電機株式会社 | 気密パッケージ素子および素子モジュール |
CN113526454A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
CN113526454B (zh) * | 2021-07-16 | 2024-04-19 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
WO2023058103A1 (ja) * | 2021-10-05 | 2023-04-13 | 三菱電機株式会社 | 気密パッケージ素子および素子モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP7292077B2 (ja) | 2023-06-16 |
JP7507924B2 (ja) | 2024-06-28 |
JP2023083507A (ja) | 2023-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7292077B2 (ja) | パッケージ素子の製造方法およびパッケージ素子 | |
JP5873094B2 (ja) | 入射放射線検出器パッケージング | |
JP6083573B2 (ja) | 赤外線センサ | |
TWI467747B (zh) | 固態攝影裝置及其製造方法 | |
KR20110066913A (ko) | 마이크로캡슐을 갖는 전자기 방사 검출기 및 이러한 검출기를 사용한 전자기 방사 검출 장치 | |
CN108982973B (zh) | 通过薄层转移封装的电磁辐射探测器 | |
TW201305639A (zh) | 相機模組及其製造方法 | |
CN104078479A (zh) | 图像传感器的晶圆级封装方法和图像传感器封装结构 | |
JP2003106895A (ja) | 熱型赤外線検出素子及びその製造方法 | |
JP2007522648A (ja) | 一体型上側真空パッケージ | |
TW201630171A (zh) | 晶圓級封裝式半導體裝置及其製造方法 | |
JP7449920B2 (ja) | 半導体装置 | |
US10816406B2 (en) | Infrared detector pixel structure and manufactureing method thereof | |
JP2017143211A (ja) | 固体撮像素子及びその製造方法 | |
CN203941902U (zh) | 图像传感器封装结构 | |
US8664602B2 (en) | Wafer-level intrapixel getter reflector whole die encapsulation device and method | |
JP2010204112A (ja) | センサ及びその製造方法 | |
JP7359933B2 (ja) | 真空充填式ウェハレベル筐体により高分解能の熱赤外線センサーアレーを製作する方法 | |
JP2007228347A (ja) | 真空パッケージおよびその製造方法 | |
TWI825876B (zh) | 晶圓 | |
JP4282504B2 (ja) | 真空パッケージセンサ素子 | |
JP2013219237A (ja) | 真空パッケージおよびその製造方法 | |
JP2013231738A (ja) | 検出装置 | |
US20240194707A1 (en) | Enhanced area getter architecture for wafer-level vacuum packaged uncooled focal plane array | |
US11444220B2 (en) | Light detection device and method for manufacturing light detection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220921 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7292077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |