JP2013219237A - 真空パッケージおよびその製造方法 - Google Patents
真空パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2013219237A JP2013219237A JP2012089400A JP2012089400A JP2013219237A JP 2013219237 A JP2013219237 A JP 2013219237A JP 2012089400 A JP2012089400 A JP 2012089400A JP 2012089400 A JP2012089400 A JP 2012089400A JP 2013219237 A JP2013219237 A JP 2013219237A
- Authority
- JP
- Japan
- Prior art keywords
- metallization
- lid
- thin film
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
【解決手段】半導体素子2が設けられた底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージ1と、薄膜ゲッター12が設けられた蓋部8とを含み、セラミックパッケージの側壁部に設けられたメタライズ13aと、蓋部に設けられたメタライズ13bとの間がはんだにより接合されて、半導体素子を内部に封止する真空パッケージにおいて、薄膜ゲッターは、蓋部にはんだで接合された基板10上に設けられる。
【選択図】図1
Description
図1は、全体が100で表される本発明の実施の形態1にかかる真空パッケージの上面図であり、図2は、図1のA−A’における紙面に平行な方向に見た場合の断面図である。図1においては、内部の構造が理解しやすいように蓋8は省略されている。
図5は、全体が200で表される、本発明の実施の形態2にかかる真空パッケージの断面図である。図1と同様に、図1のA−A’に該当する部分での断面図であり、図5中、図1、2と同一符号は、同一または相当箇所を示す。
Claims (9)
- 半導体素子が設けられた底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージと、薄膜ゲッターが設けられた蓋部とを含み、
該セラミックパッケージの側壁部に設けられたメタライズと、該蓋部に設けられたメタライズとの間がはんだにより接合されて、該半導体素子を内部に封止する真空パッケージであって、
該薄膜ゲッターは、該蓋部にはんだで接合された基板上に設けられたことを特徴とする真空パッケージ。 - 上記基板の表面が複数の凹部を有し、その上に上記薄膜ゲッターが設けられたことを特徴とする請求項1に記載の真空パッケージ。
- 上記基板と上記蓋部とは、該基板に設けられたメタライズと、該蓋部に設けられたメタライズとの間が上記はんだにより接合されたことを特徴とする請求項1または2に記載の真空パッケージ。
- 上記基板は、シリコンまたはガラスからなることを特徴とする請求項1〜3のいずれかに記載の真空パッケージ。
- 上記メタライズは、Cr、Ni、AuまたはTi、Ni、Auからなる積層膜であることを特徴とする請求項1〜4のいずれかに記載の真空パッケージ。
- 上記半導体素子は、非冷却型の赤外線センサであることを特徴とする請求項1〜5のいずれかに記載の真空パッケージ。
- 半導体素子を内部に封止した真空パッケージの製造方法であって、
半導体素子が設けられた底部と、該底部の周囲を囲む側壁部とを有し、該側壁部に第1メタライズを備えたセラミックパッケージを準備する工程と、
第2メタライズと第3メタライズとを備えた蓋部を準備する工程と、
一方の面に薄膜ゲッターを有し、他方の面に第4メタライズを有する基板を準備する工程と、
該蓋の該第2メタライズ上に第1はんだを載置すると共に、該第3メタライズの上に該第4メタライズが第2はんだを挟んで重なるように該基板を載置する工程と、
加熱することにより、該第1はんだと該第2はんだとを溶融させる溶融工程と、
該セラミックパッケージの該第1メタライズと、該蓋の第1はんだとを接触させる接触工程と、
冷却することにより、該第1メタライズと該第2メタライズとの間を該第1はんだにより接合して、該セラミックパッケージと該蓋の内部に該半導体素子を封止するとともに、該薄膜ゲッターを有する該基板を該蓋部に接合する工程と、を含むことを特徴とする真空パッケージの製造方法。 - 上記溶融工程後に上記接触工程を行うこと、または上記接触工程後に上記溶融工程を行うことを特徴とする請求項7に記載の製造方法。
- 更に、上記薄膜ゲッターを所定の温度に保持して活性化させる工程を含むことを特徴とする請求項7または8に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012089400A JP2013219237A (ja) | 2012-04-10 | 2012-04-10 | 真空パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012089400A JP2013219237A (ja) | 2012-04-10 | 2012-04-10 | 真空パッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013219237A true JP2013219237A (ja) | 2013-10-24 |
Family
ID=49591002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012089400A Pending JP2013219237A (ja) | 2012-04-10 | 2012-04-10 | 真空パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013219237A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5692453B1 (ja) * | 2014-01-14 | 2015-04-01 | Cross大阪株式会社 | 封止装置及び封止方法 |
JP2019201173A (ja) * | 2018-05-18 | 2019-11-21 | 日本電気硝子株式会社 | 光学部材、基板の製造方法、及び光学部材の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330607A (ja) * | 1995-05-29 | 1996-12-13 | Matsushita Electric Works Ltd | 小型半導体デバイス及び小型赤外線センサ |
JP2000091690A (ja) * | 1998-07-14 | 2000-03-31 | Furukawa Electric Co Ltd:The | Ldモジュ―ル用パッケ―ジ及びゲッタ―・アセンブリ |
JP2005223209A (ja) * | 2004-02-06 | 2005-08-18 | Mitsubishi Electric Corp | 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法 |
JP2006520698A (ja) * | 2003-03-20 | 2006-09-14 | ハネウェル・インターナショナル・インコーポレーテッド | ゲッタをmemsデバイスハウジング内部に取り付けるための方法および装置 |
JP2008085108A (ja) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | 接合構造体および電子装置 |
JP2010197335A (ja) * | 2009-02-27 | 2010-09-09 | Ritsumeikan | 赤外線センサ及びその製造方法 |
JP2011220938A (ja) * | 2010-04-13 | 2011-11-04 | Panasonic Electric Works Co Ltd | 赤外線センサの製造方法 |
-
2012
- 2012-04-10 JP JP2012089400A patent/JP2013219237A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330607A (ja) * | 1995-05-29 | 1996-12-13 | Matsushita Electric Works Ltd | 小型半導体デバイス及び小型赤外線センサ |
JP2000091690A (ja) * | 1998-07-14 | 2000-03-31 | Furukawa Electric Co Ltd:The | Ldモジュ―ル用パッケ―ジ及びゲッタ―・アセンブリ |
JP2006520698A (ja) * | 2003-03-20 | 2006-09-14 | ハネウェル・インターナショナル・インコーポレーテッド | ゲッタをmemsデバイスハウジング内部に取り付けるための方法および装置 |
JP2005223209A (ja) * | 2004-02-06 | 2005-08-18 | Mitsubishi Electric Corp | 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法 |
JP2008085108A (ja) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | 接合構造体および電子装置 |
JP2010197335A (ja) * | 2009-02-27 | 2010-09-09 | Ritsumeikan | 赤外線センサ及びその製造方法 |
JP2011220938A (ja) * | 2010-04-13 | 2011-11-04 | Panasonic Electric Works Co Ltd | 赤外線センサの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5692453B1 (ja) * | 2014-01-14 | 2015-04-01 | Cross大阪株式会社 | 封止装置及び封止方法 |
CN104779184A (zh) * | 2014-01-14 | 2015-07-15 | 交叉大阪股份有限公司 | 封装设备以及封装方法 |
JP2015156468A (ja) * | 2014-01-14 | 2015-08-27 | Cross大阪株式会社 | 封止装置及び封止方法 |
TWI570852B (zh) * | 2014-01-14 | 2017-02-11 | Cross Osaka Co Ltd | Packaging equipment and packaging methods |
JP2019201173A (ja) * | 2018-05-18 | 2019-11-21 | 日本電気硝子株式会社 | 光学部材、基板の製造方法、及び光学部材の製造方法 |
JP7124437B2 (ja) | 2018-05-18 | 2022-08-24 | 日本電気硝子株式会社 | 封止用の光学部材、及び封止用の光学部材の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2019131439A1 (ja) | 光学部材、発光装置及び光学部材の製造方法 | |
JP2010187054A (ja) | 圧電デバイス | |
JP2018157159A (ja) | パッケージ及びパッケージの製造方法 | |
JP2019067809A (ja) | 光源装置 | |
JP2020017717A (ja) | パッケージ素子の製造方法およびパッケージ素子 | |
JP2005236159A (ja) | 気密封止パッケージ、ウエハレベル気密封止パッケージ、気密封止パッケージの製造方法、およびウエハレベル気密封止パッケージの製造方法 | |
JP5251224B2 (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
JP2013219237A (ja) | 真空パッケージおよびその製造方法 | |
JP6208447B2 (ja) | 電子素子収納用パッケージおよび電子装置 | |
JP2014035817A (ja) | 赤外光源 | |
JP2012033718A (ja) | 半導体装置及びその製造方法 | |
JP2010243365A (ja) | 赤外線センサ装置の製造方法 | |
JP6330241B2 (ja) | 真空封止型モジュール及びその製造方法 | |
JP2018085421A (ja) | 半導体装置 | |
JP5276458B2 (ja) | 赤外線センサ | |
JP2010114582A (ja) | 電子部品の製造方法 | |
JP5102805B2 (ja) | 実装方法 | |
JP2007228347A (ja) | 真空パッケージおよびその製造方法 | |
TWI830740B (zh) | 蓋構件 | |
JP2010261806A (ja) | 赤外線センサおよびその製造方法 | |
JP2006010405A (ja) | 赤外線センサ用真空パッケージ | |
JP6333591B2 (ja) | 光センサ | |
JP4285399B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
JP2005223209A (ja) | 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法 | |
TWI784291B (zh) | 發光裝置的蓋件、蓋件的製造方法及發光裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |