JP2013219237A - 真空パッケージおよびその製造方法 - Google Patents

真空パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2013219237A
JP2013219237A JP2012089400A JP2012089400A JP2013219237A JP 2013219237 A JP2013219237 A JP 2013219237A JP 2012089400 A JP2012089400 A JP 2012089400A JP 2012089400 A JP2012089400 A JP 2012089400A JP 2013219237 A JP2013219237 A JP 2013219237A
Authority
JP
Japan
Prior art keywords
metallization
lid
thin film
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012089400A
Other languages
English (en)
Inventor
Hisatoshi Hata
久敏 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012089400A priority Critical patent/JP2013219237A/ja
Publication of JP2013219237A publication Critical patent/JP2013219237A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

【課題】製造コストを抑えた真空パッケージおよびその製造方法を提供する。
【解決手段】半導体素子2が設けられた底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージ1と、薄膜ゲッター12が設けられた蓋部8とを含み、セラミックパッケージの側壁部に設けられたメタライズ13aと、蓋部に設けられたメタライズ13bとの間がはんだにより接合されて、半導体素子を内部に封止する真空パッケージにおいて、薄膜ゲッターは、蓋部にはんだで接合された基板10上に設けられる。
【選択図】図1

Description

本発明は真空パッケージおよびその製造方法に関し、特に、非冷却赤外線イメージセンサが実装され、薄膜ゲッターを内蔵する、真空封止された真空パッケージおよびその製造方法に関する。
真空パッケージ内の真空度を維持するために、パッケージ内部に気体を吸着するゲッターが設置される。近年の小型セラミックパッケージでは、従来の厚膜ゲッターに代わり薄膜ゲッターが用いられる(例えば、特許文献1参照)。具体的には、蓋をパッケージに固定するためのメタライズと薄膜ゲッターとがウエハ上に形成され、これをウエハから切り出すことで、複数の、薄膜ゲッターを備えた蓋が形成される。続いてメタライズを用いて蓋とパッケージとを接合して内部を真空封止することで、真空パッケージが得られる。
特表2007−537040号公報
真空封止を行うためにメタライズはウエハとの高い密着力が要求されるが、ウエハ表面の汚染等で密着力が低い場合やメタライズ上の傷やメタライズ自体の欠け等により真空封止に適しない蓋が発生する。蓋が真空封止に適しているか否かは、実際に蓋をパッケージに接合するまで判断が難しい。このため、蓋にメタライズとともに薄膜ゲッターを形成したにもかかわらず使用できない蓋が発生する。特にメタライズの歩留りが悪い場合は、使用されない薄膜ゲッターも多くなり、製造コストが高くなるという問題があった。
そこで、本発明は、使用に適したメタライズを有する蓋にのみ薄膜ゲッターを形成することにより製造コストを抑えた真空パッケージおよびその製造方法を提供することを目的とする。
本発明は、半導体素子が設けられた底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージと、薄膜ゲッターが設けられた蓋部とを含み、セラミックパッケージの側壁部に設けられたメタライズと、蓋部に設けられたメタライズとの間がはんだにより接合されて、半導体素子を内部に封止する真空パッケージにおいて、薄膜ゲッターは、蓋部に設けられたメタライズにはんだで接合された基板上に設けられる。
また、本発明は、半導体素子を内部に封止した真空パッケージの製造方法であって、半導体素子が設けられた底部と、底部の周囲を囲む側壁部とを有し、側壁部に第1メタライズを備えたセラミックパッケージを準備する工程と、第2メタライズと第3メタライズとを備えた蓋部を準備する工程と、一方の面に薄膜ゲッターを有し、他方の面に第4メタライズを有する基板を準備する工程と、蓋の第2メタライズの上に第1はんだを載置すると共に、第3メタライズの上に第4メタライズが第2はんだを挟んで重なるように基板を載置する工程と、加熱することにより、第1はんだと第2はんだとを溶融させる溶融工程と、セラミックパッケージの第1メタライズと、蓋の第1はんだとを接触させる接触工程と、冷却することにより、第1メタライズと第2メタライズとの間を第1はんだにより接合して、セラミックパッケージと蓋の内部に半導体素子を封止するとともに、薄膜ゲッターを有する基板を蓋部に接合する工程と、を含むことを特徴とする真空パッケージの製造方法でもある。
以上のように、本発明にかかる真空パッケージでは、使用に適した蓋にのみ薄膜ゲッターを形成することにより、真空パッケージの製造コストを下げることができる。
また、蓋とセラミックパッケージの接合と同時に、薄膜ゲッターを有する基板を蓋にはんだで接合するため、簡単な工程で、しかも蓋のわれを防止でき、信頼性の高い真空パッケージの提供が可能となる。
本発明の実施の形態1にかかる真空パッケージの平面図である。 本発明の実施の形態1にかかる真空パッケージの断面図である。 本発明の実施の形態1にかかる複数の蓋が形成された基板の平面図である。 本発明の実施の形態1にかかる真空パッケージの封止工程の概略図である。 本発明の実施の形態2にかかる真空パッケージの断面図である。 本発明の実施の形態2にかかる薄膜ゲッターの製造工程の断面図である。 本発明の実施の形態2にかかる薄膜ゲッターの平面図である。
実施の形態1.
図1は、全体が100で表される本発明の実施の形態1にかかる真空パッケージの上面図であり、図2は、図1のA−A’における紙面に平行な方向に見た場合の断面図である。図1においては、内部の構造が理解しやすいように蓋8は省略されている。
図1、2に示すように、真空パッケージ100は、底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージ1を含む。セラミックパッケージ1の上には、例えば非冷却型の赤外線センサのような半導体素子2がダイボンド剤3により固定されている。半導体素子2の上のパッド4と、セラミックパッケージ1の上のパッド5とは、例えばアルミニウムからなるワイヤ6により接続されている。セラミックパッケージ1にはパッド5と電気的に接続された外部ピン7が形成されている。セラミックパッケージ1の周囲には封止用のメタライズ13aが設けられている。
なお、図1に示す2aは、半導体素子2が赤外線センサである場合の、受光領域を示し、2bは、蓋8に形成される薄膜ゲッター12の位置を示す。このように、半導体素子2が赤外線センサである場合は、受光領域2aと薄膜ゲッター12の位置2bとをずらすことにより、薄膜ゲッター12が半導体素子2に入射する光を遮らないようにしている。半導体素子2が加速度センサのような他の素子の場合は、2aと2bが重なってもかまわない。
蓋8の両面には赤外線の透過率を向上させるための反射防止膜9a、9bが形成されている。半導体素子2が赤外線センサ等で無い場合は、反射防止膜9a、9bを形成しなくても良い。
蓋8には、セラミックパッケージ1のメタライズ13aに対応する領域にメタライズ13bが設けられるとともに、薄膜ゲッター12が設けられた基板10を取り付けるためのメタライズ11が設けられている。メタライズ13bとメタライズ11は、同一の工程で、同一材料から形成されることが好ましい。メタライズ13a、13b、11は、例えば下層からCr、Ni、Au、またはTi、Ni、Auの積層膜からなる。
セラミックパッケージ1のメタライズ13aと、蓋8のメタライズ13bとは、はんだ(図示せず)により接合される。同じく、蓋8のメタライズ11と、基板10に設けられたメタライズ14とは、はんだ(図示せず)により接合される。基板10の上には薄膜ゲッター12が設けられている。薄膜ゲッター12は、例えばジルコニウム、チタニウム、ホウ素、コバルト、カルシウム、ストロンチウム、トリウム等からなる。また基板10は、シリコンやガラスからなる。
図3は、複数の蓋8が形成された基板10の平面図である。基板10は、例えばシリコンからなる。各蓋8の領域には、メタライズ11、13bが形成されている。メタライズ11、13bは、例えば基板10上にフォトレジストのマスクを形成した後、蒸着法やスパッタ法を用いて選択的に形成される。基板10の上にメタライズ11、13bが形成された後に、ダイシングにより分割されて、蓋8が得られる。なお、上述のように、基板10の両面には、必要に応じて反射防止膜9a、9bが形成される。
1枚の基板10から切り出した蓋8からいくつかを選択し、メタライズ13bの上にはんだを乗せて真空中でリフローを行う。その後に、メタライズの剥離の有無やはんだの濡れ状態を検査することで、その基板10から切り出された蓋8が封止に適しているか否かを判断する。
この検査により封止に適していないと判断した場合は、その基板10から切り出された蓋8は封止工程には使用しない。一方、封止に適していると判断した場合は、以下の封止工程を行う。
図4を用いて、本発明の実施の形態1にかかる真空パッケージ100の封止工程について説明する。図4中、図1、2と同一符号は、同一または相当箇所を示す。
図4(a)に示すように、下部ヒーター30と上部ヒーター31を準備し、その中に、セラミックパッケージ1と蓋8がセットされる。セラミックパッケージ1の内側には半導体素子2が設けられ、周囲にはメタライズ13aが設けられている。一方、蓋8の上には、メタライズ11、13bが設けられている。メタライズ13bの上にははんだ33が載置される。また、メタライズ11の上にははんだ32が載置され、その上に基板10が載置される。なお、基板10の裏面上のメタライズ12と表面上の薄膜ゲッター12は省略してある。
次に、セラミックパッケージ1と蓋8をセットした下部および上部ヒーター30、31を、真空チャンバ内に入れて排気して真空状態にした後、下部および上部ヒーター30、31を加熱する。
下部および上部ヒーター30、31は、まず薄膜ゲッター12の活性化温度、例えば350℃まで加熱し、10分間保持して活性化を行う。
続いて、はんだ32、33の融点より50°程度高い温度まで、下部および上部ヒーター30、31を加熱し、その温度に保持する。これにより、はんだ32、33は溶融状態となる。
この状態で、図4(b)に示すように、下方より荷重ピン34を上方に移動させて、蓋8を押し上げ、メタライズ13b上のはんだ33と、メタライズ13aとを接触させて保持した後、下部および上部ヒーター30、31の温度を下げる。これにより、メタライズ13bとメタライズ13aとがはんだ33を介して接合させる。また、基板10とメタライズ11も、はんだ32を介して接合される。なお、メタライズ13b上のはんだ33と、メタライズ13aとを接触させた状態で、はんだ33を溶融させてもかまわない。
なお、半導体素子2と蓋8との距離は、薄膜ゲッター12が形成された基板10の厚さより大きく、薄膜ゲッター12が半導体素子2と接触しないようにしている。
かかる方法では、薄膜ゲッター12が形成された基板10をはんだ32を介して蓋8の上に固定するため、蓋8にかかる応力が小さくなり、板厚の薄い蓋8を用いることも可能である。即ち、従来の厚膜ゲッターでは、金属プレート上に焼結法で厚膜ゲッターが形成され、厚膜ゲッターを蓋に固定するために溶接法が用いられていた。このため、溶接工程で蓋が割れるおそれがあり、板厚の大きな蓋を用いざるをえなかった。これに対して、この方法では、基板10と蓋8ははんだ32により接合されるため、蓋8の板厚を小さくできるとともに、製造歩留りも向上する。
このように、本発明の実施の形態1にかかる真空パッケージでは、メタライズが良好に形成された蓋にのみ薄膜ゲッターを形成するため、ジルコニウム等からなる薄膜ゲッターを無駄にすることがなくなり、製造コストの低減が可能となる。
また、基板上に形成された薄膜ゲッターを、はんだを用いて蓋に接合するため、蓋にかかる応力を低減でき、蓋の板厚を薄くできる。
実施の形態2.
図5は、全体が200で表される、本発明の実施の形態2にかかる真空パッケージの断面図である。図1と同様に、図1のA−A’に該当する部分での断面図であり、図5中、図1、2と同一符号は、同一または相当箇所を示す。
本発明の実施の形態2にかかる真空パッケージ200では、基板10の表面に複数の凹部21が形成され、その上に薄膜ゲッター12が形成されている。これにより、基板10の表面が平坦な場合に比較して薄膜ゲッター12の表面積が大きくなり、真空パッケージ中での気体の吸着量を増やすことができ、真空パッケージ中の真空度を高く維持できる。特に、真空パッケージの中に受光素子を設ける場合には、受光素子への入射光を妨げないために薄膜ゲッターの大きさは制限されるため、薄膜ゲッターの表面積を大きくすることが有効である。
次に、図6を用いて、真空パッケージ200の薄膜ゲッターの製造工程について説明する。まず、(a)に示すように、例えば(100)面を有する単結晶シリコンウエハからなる基板10を準備し、(b)に示すように、一方の面に、蒸着等を用いて、例えばCr、Ni、Auの積層膜からなるメタライズ11を形成する。
次に、(c)に示すように、他方の面にフォトレジストを形成して写真製版を行い、レジストマスク20を形成する。
次に、(d)に示すように、レジストマスク20をエッチングマスクに用いて、KOHまたはTMAHにより基板10をウエットエッチングし、凹部21を形成する。凹部21はシリコンの異方性エッチングによりテーパー角は55°となる。なお、例えばXeFガスを用いたドライエッチングを用いてもかまわない。
次に、(e)に示すように、レジストマスク20をアセトン等により除去する。
最後に、(f)に示すように、例えばジルコニウムからなる薄膜ゲッター12をスパッタ法で形成する。上述のように凹部21のテーパー角が55°であるため、凹部21の内部まで薄膜ゲッター12が形成できる。
図7は、図6(f)の薄膜ゲッター12の平面図である。碁盤の目のように凹部21が形成されている。薄膜ゲッター12の面積を大きくする手段として、他の手段、例えば基板10の表面にラインアンドスペース構造を形成する、基板10の断面を鋸状にするなどの手段を用いても良い。
かかる製造方法では、シリコンプロセスで用いられる一般的なエッチング工程で基板10の表面に凹部21が形成できるとともに、例えばパッケージの内壁に凹部を設ける場合のような機械的加工を必要としないため、歩留り良く凹部21を形成できる。
以上のように、本発明の実施の形態にかかる真空パッケージでは、蓋8と、薄膜ゲッター12が設けられた基板10とを別個に製造するため、蓋8のメタライズが不良と判断された場合には蓋8には薄膜ゲッター12を作製しない。このため、例えばジルコニウムからなる薄膜ゲッター12を無駄にすることがなく、製造コストの低減が可能となる。
また、基板10の表面に凹部21を形成することにより、薄膜ゲッター12の表面積を大きくして気体の吸着量を増やせるため、安価で信頼性の高い真空パッケージを製造できる。
なお、薄膜ゲッター12が形成された基板10は、真空パッケージの封止工程で同時に蓋8の上に固定されるため、製造工程が複雑になることはない。特に、従来の焼結体ゲッターを蓋上に固定する方法では溶接工程が必要であり、蓋が割れる恐れがあったが、本実施の形態にかかる方法でははんだで固定するため、蓋が割れることは無く、信頼性の高い真空パッケージを提供できる。
1 セラミックパッケージ、2 半導体素子、3 ダイボンド剤、4、5 パッド、6 ワイヤ、7 外部ピン、8 蓋、9a、9b 反射防止膜、10 基板、11 メタライズ、12 薄膜ゲッター、13a、13b、14 メタライズ、20 レジストマスク、21 凹部、30 下部ヒーター、31 上部ヒーター、32、33 はんだ、34 荷重ピン、100、200 真空パッケージ。

Claims (9)

  1. 半導体素子が設けられた底部と、底部の周囲を囲む側壁部とを有するセラミックパッケージと、薄膜ゲッターが設けられた蓋部とを含み、
    該セラミックパッケージの側壁部に設けられたメタライズと、該蓋部に設けられたメタライズとの間がはんだにより接合されて、該半導体素子を内部に封止する真空パッケージであって、
    該薄膜ゲッターは、該蓋部にはんだで接合された基板上に設けられたことを特徴とする真空パッケージ。
  2. 上記基板の表面が複数の凹部を有し、その上に上記薄膜ゲッターが設けられたことを特徴とする請求項1に記載の真空パッケージ。
  3. 上記基板と上記蓋部とは、該基板に設けられたメタライズと、該蓋部に設けられたメタライズとの間が上記はんだにより接合されたことを特徴とする請求項1または2に記載の真空パッケージ。
  4. 上記基板は、シリコンまたはガラスからなることを特徴とする請求項1〜3のいずれかに記載の真空パッケージ。
  5. 上記メタライズは、Cr、Ni、AuまたはTi、Ni、Auからなる積層膜であることを特徴とする請求項1〜4のいずれかに記載の真空パッケージ。
  6. 上記半導体素子は、非冷却型の赤外線センサであることを特徴とする請求項1〜5のいずれかに記載の真空パッケージ。
  7. 半導体素子を内部に封止した真空パッケージの製造方法であって、
    半導体素子が設けられた底部と、該底部の周囲を囲む側壁部とを有し、該側壁部に第1メタライズを備えたセラミックパッケージを準備する工程と、
    第2メタライズと第3メタライズとを備えた蓋部を準備する工程と、
    一方の面に薄膜ゲッターを有し、他方の面に第4メタライズを有する基板を準備する工程と、
    該蓋の該第2メタライズ上に第1はんだを載置すると共に、該第3メタライズの上に該第4メタライズが第2はんだを挟んで重なるように該基板を載置する工程と、
    加熱することにより、該第1はんだと該第2はんだとを溶融させる溶融工程と、
    該セラミックパッケージの該第1メタライズと、該蓋の第1はんだとを接触させる接触工程と、
    冷却することにより、該第1メタライズと該第2メタライズとの間を該第1はんだにより接合して、該セラミックパッケージと該蓋の内部に該半導体素子を封止するとともに、該薄膜ゲッターを有する該基板を該蓋部に接合する工程と、を含むことを特徴とする真空パッケージの製造方法。
  8. 上記溶融工程後に上記接触工程を行うこと、または上記接触工程後に上記溶融工程を行うことを特徴とする請求項7に記載の製造方法。
  9. 更に、上記薄膜ゲッターを所定の温度に保持して活性化させる工程を含むことを特徴とする請求項7または8に記載の製造方法。
JP2012089400A 2012-04-10 2012-04-10 真空パッケージおよびその製造方法 Pending JP2013219237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012089400A JP2013219237A (ja) 2012-04-10 2012-04-10 真空パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012089400A JP2013219237A (ja) 2012-04-10 2012-04-10 真空パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2013219237A true JP2013219237A (ja) 2013-10-24

Family

ID=49591002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089400A Pending JP2013219237A (ja) 2012-04-10 2012-04-10 真空パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2013219237A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692453B1 (ja) * 2014-01-14 2015-04-01 Cross大阪株式会社 封止装置及び封止方法
JP2019201173A (ja) * 2018-05-18 2019-11-21 日本電気硝子株式会社 光学部材、基板の製造方法、及び光学部材の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330607A (ja) * 1995-05-29 1996-12-13 Matsushita Electric Works Ltd 小型半導体デバイス及び小型赤外線センサ
JP2000091690A (ja) * 1998-07-14 2000-03-31 Furukawa Electric Co Ltd:The Ldモジュ―ル用パッケ―ジ及びゲッタ―・アセンブリ
JP2005223209A (ja) * 2004-02-06 2005-08-18 Mitsubishi Electric Corp 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法
JP2006520698A (ja) * 2003-03-20 2006-09-14 ハネウェル・インターナショナル・インコーポレーテッド ゲッタをmemsデバイスハウジング内部に取り付けるための方法および装置
JP2008085108A (ja) * 2006-09-28 2008-04-10 Kyocera Corp 接合構造体および電子装置
JP2010197335A (ja) * 2009-02-27 2010-09-09 Ritsumeikan 赤外線センサ及びその製造方法
JP2011220938A (ja) * 2010-04-13 2011-11-04 Panasonic Electric Works Co Ltd 赤外線センサの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330607A (ja) * 1995-05-29 1996-12-13 Matsushita Electric Works Ltd 小型半導体デバイス及び小型赤外線センサ
JP2000091690A (ja) * 1998-07-14 2000-03-31 Furukawa Electric Co Ltd:The Ldモジュ―ル用パッケ―ジ及びゲッタ―・アセンブリ
JP2006520698A (ja) * 2003-03-20 2006-09-14 ハネウェル・インターナショナル・インコーポレーテッド ゲッタをmemsデバイスハウジング内部に取り付けるための方法および装置
JP2005223209A (ja) * 2004-02-06 2005-08-18 Mitsubishi Electric Corp 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法
JP2008085108A (ja) * 2006-09-28 2008-04-10 Kyocera Corp 接合構造体および電子装置
JP2010197335A (ja) * 2009-02-27 2010-09-09 Ritsumeikan 赤外線センサ及びその製造方法
JP2011220938A (ja) * 2010-04-13 2011-11-04 Panasonic Electric Works Co Ltd 赤外線センサの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692453B1 (ja) * 2014-01-14 2015-04-01 Cross大阪株式会社 封止装置及び封止方法
CN104779184A (zh) * 2014-01-14 2015-07-15 交叉大阪股份有限公司 封装设备以及封装方法
JP2015156468A (ja) * 2014-01-14 2015-08-27 Cross大阪株式会社 封止装置及び封止方法
TWI570852B (zh) * 2014-01-14 2017-02-11 Cross Osaka Co Ltd Packaging equipment and packaging methods
JP2019201173A (ja) * 2018-05-18 2019-11-21 日本電気硝子株式会社 光学部材、基板の製造方法、及び光学部材の製造方法
JP7124437B2 (ja) 2018-05-18 2022-08-24 日本電気硝子株式会社 封止用の光学部材、及び封止用の光学部材の製造方法

Similar Documents

Publication Publication Date Title
JPWO2019131439A1 (ja) 光学部材、発光装置及び光学部材の製造方法
JP2010187054A (ja) 圧電デバイス
JP2018157159A (ja) パッケージ及びパッケージの製造方法
JP2019067809A (ja) 光源装置
JP2020017717A (ja) パッケージ素子の製造方法およびパッケージ素子
JP2005236159A (ja) 気密封止パッケージ、ウエハレベル気密封止パッケージ、気密封止パッケージの製造方法、およびウエハレベル気密封止パッケージの製造方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2013219237A (ja) 真空パッケージおよびその製造方法
JP6208447B2 (ja) 電子素子収納用パッケージおよび電子装置
JP2014035817A (ja) 赤外光源
JP2012033718A (ja) 半導体装置及びその製造方法
JP2010243365A (ja) 赤外線センサ装置の製造方法
JP6330241B2 (ja) 真空封止型モジュール及びその製造方法
JP2018085421A (ja) 半導体装置
JP5276458B2 (ja) 赤外線センサ
JP2010114582A (ja) 電子部品の製造方法
JP5102805B2 (ja) 実装方法
JP2007228347A (ja) 真空パッケージおよびその製造方法
TWI830740B (zh) 蓋構件
JP2010261806A (ja) 赤外線センサおよびその製造方法
JP2006010405A (ja) 赤外線センサ用真空パッケージ
JP6333591B2 (ja) 光センサ
JP4285399B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
JP2005223209A (ja) 真空パッケージセンサ素子、ウエハレベル真空パッケージおよびウエハレベル真空パッケージの製造方法
TWI784291B (zh) 發光裝置的蓋件、蓋件的製造方法及發光裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329