JP2018157159A - パッケージ及びパッケージの製造方法 - Google Patents

パッケージ及びパッケージの製造方法 Download PDF

Info

Publication number
JP2018157159A
JP2018157159A JP2017054856A JP2017054856A JP2018157159A JP 2018157159 A JP2018157159 A JP 2018157159A JP 2017054856 A JP2017054856 A JP 2017054856A JP 2017054856 A JP2017054856 A JP 2017054856A JP 2018157159 A JP2018157159 A JP 2018157159A
Authority
JP
Japan
Prior art keywords
substrate
package
singulation
bonding
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017054856A
Other languages
English (en)
Inventor
良久 田家
Yoshihisa Taya
良久 田家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2017054856A priority Critical patent/JP2018157159A/ja
Publication of JP2018157159A publication Critical patent/JP2018157159A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

【課題】積層されている基板において、大きな曲げ応力を必要せずウエハを個片化することが可能なパッケージ及びパッケージの製造方法を提供する。【解決手段】パッケージ1は、第一基板2と、第二基板3と、第一基板と第二基板を接合し、キャビティCを形成する枠状の接合体120と、各基板の外周部の斜面に形成され、基板より熱膨張係数の大きい個片化補助材41a、41bを備える。【選択図】図2

Description

本発明は、パッケージ及びパッケージの製造方法に関する。
従来、電子部品の製造にはレーザービームを照射して、改質層を形成することで、ウエハを個片化するステルスダイシングが用いられている。
しかしMEMSデバイスで、ガラス基板やシリコン基板を積層されている場合に、ウエハからの個片化や、改質層に沿って分割することができないことがあった。そこで、ウエハの内部にレーザービームを照射することによって改質部を形成し、ウエハ裏面に張り付けた粘着性樹脂テープをウエハリングよりも内側に配置された粘着性樹脂テープを裏面側から押圧する押圧面が凸面である押圧ステージを上昇させて粘着性樹脂テープを伸張させるとともにウエハに曲げ応力を加えることで個々のチップに分割する。さらに、分割過程の後でウエハリングを更に上昇させることで粘着性樹脂テープをウエハリングに再び張設することで個片化することが提案されている(例えば、特許文献1参照)。
特開2010−177340号公報
しかしながら、特許文献1に記載の手法では、レーザービームをウエハ内部に照射することができる設備が必要となることや、個片化するために、ウエハに大きな曲げ応力を必要である為、特に、メンブレン構造を有しているボロメータ型赤外線センサなどのMEMSデバイスでは破損する可能性がある。
本願発明は、上記の問題点に鑑みてなされたものであって、大きな曲げ応力を必要せずウエハを個片化することが可能なパッケージ及びパッケージの製造方法を提供することを課題とする。
上記課題を解決するため、本発明のパッケージは、第1基板と第2基板を接合する接合体により接合された封止空間を有し、前記第1基板と前記第2基板とが接合されている面と反対側の面の外周部の斜面上に、前記第1基板および前記第2基板より熱膨張係数が大きな個片化用補助材とを備えることを特徴とする。
この構成によれば、V字形状の凹部上に形成された個片化用補助材料を加熱することで、基板と個片化用補助材料との熱膨張係数の差による熱応力により、V字形状の凹部先端に応力が加えられ、亀裂を発生させる。その亀裂を利用することで、少ないウエハ曲げ応力であっても、その亀裂から、接合面に形成したV字形状の凹部先端に沿って、亀裂が進み、個片化することが可能である。よって、MEMSデバイスの破損を防止することが可能となる。
また、前記個片化補助材は、金属材料であることを特徴としている。
この構成によれば、応力により破損しやすい基板材料を使用しても、パッケージや特にパッケージの外周部のクラックや破損を防止することができる。
また、前記第一基板と前記第二基板がシリコン材料であることを特徴とする。
この構成によれば、半導体製造に係る製造プロセスをパッケージ製造に利用することができ、パッケージの外周部の斜面形成や、斜面上の個片化補助材の密着性を向上することができ、信頼性の高い小型のパッケージを得ることができる。
また、前記第二基板の表面に、センサ素子、電子素子、圧電素子から選らばれる素子を有することを特徴としている。
この構成によれば、小型で気密性にすぐれた電子部品を提供することができる。
また、本発明のパッケージの製造方法は、第1基板を準備する工程と、第2基板を準備する工程と、前記第1基板および前記第2基板のスクライブライン上の表裏にV字形状の凹部を設け、前記第1基板と前記第2基板の接合面と反対側に設けられた前記V字形状の凹部上に前記個片化用補助材と、を形成する工程と、前記個片化用補助材料を局所的に熱する加熱工程と、前記スクライブラインに沿って、前記第1基板および第2基板を切断する個片化工程と、を備えることを特徴とする。
この工程によれば、ウエハからの個片化の際、パッケージの反りや大きな熱応力を加えることなく、破損の少ないパッケージを得ることができる。さらにこの工程によれば、ウエハのスクライブラインを最小幅として、同一ウエハから得られるパッケージの取り個数を最大にして、製造のコストダウンを図ることができる。
本発明によれば、MEMSデバイスを破損させることなく、ウエハを個片化することが可能である。
本発明の第一実施形態のパッケージの平面図である。 図1のA−A断面図である。 第一基板と第二基板を製造する工程の説明する図である。 第一基板と第二基板を製造する工程の説明する図である。 第一基板と第二基板を接合する工程の説明する図である 本発明の第一実施例のウエハの個片化を説明する図である。 本発明の第二実施形態のパッケージの断面図である。
(第一実施形態)
以下、図1から図6を参照し、本発明の第一実施形態のパッケージ1について説明する。
図1は、パッケージ1の上側の基板となる第一基板2(リッド基板)を除いた状態を表した平面図である。第二基板3(ベース基板)は、シリコンからなり矩形状に形成されている。素子5は、赤外線検出素子からなり、第二基板3の上面の中央部分に矩形状に形成されている。赤外線検出素子は、赤外線を検出して検出信号を出力する。
第二基板3の外周部は、斜面を構成する凹部31bが設けられている。凹部31と素子5の間の第二基板3の表面には、第一基板2と第二基板3を接合する接合体120が設けられている。接合体120は、金属膜であり、Cu、Ni、Auが挙げられる。
図2は、図1のA−A断面図である。
図2に示すようにパッケージ1は、第一基板2と第二基板3を備える。また、第一基板2と第二基板3の間には、素子5を封入する封止空間C(キャビティ)が形成される。
上面に素子5が設けられた第二基板3は、素子5の周囲に設けられた接合体120により第1基板2と接合され、素子5を封止する。この封止によって形成される封止空間Cは気密空間であり、減圧雰囲気を維持することができる。封止空間Cは、封止を真空中で行うことで、真空環境下にすることができる。また、封止空間Cに希ガス、窒素ガス(N2)等の不活性ガスを封入してもよい。
本実施形態において、第二基板3は、例えば、シリコン基板である。
第二基板3の表面10aに素子5が設けられている。素子5は、第一基板1の構成材料から構成された部分を有してもよく、外部から供給された材料から構成された部分を有してもよく、第二基板3の構成材料と外部から供給された材料とを混合して構成された部分を有してもよい。素子5は、センサ素子、電子素子、圧電素子、集積回路、SAWフィルタ等が挙げられる。センサ素子としては、例えば光センサ、赤外線センサ、加速度センサ、角速度センサや、ダイヤフラムやカンチレバーを有する素子等が挙げられる。
ここで第一基板2と第二基板3は、シリコン基板やゲルマニウム基板の他、GaAs、SiCなどの化合物半導体基板や、ガラス、石英などの絶縁基板の利用可能である。
また、第二基板3の厚さ方向に不図示の貫通電極いわゆるTSV(Through−Silicon Via)が設けられている。貫通電極の一端は、第二基板3の素子5が設けられた面、すなわち第二基板の上面10aに配されている。貫通電極の他端は、素子5が設けられた表面とは反対側である第二基板3の下面10bに配されている。貫通電極と素子5とは、ボンディングワイヤや埋め込み電極など、不図示の配線で接続されている。第二基板3の10b側における貫通電極の他端には、パッケージ1の外部に接続される外部電極として、不図示の電極を設けてもよい。
貫通電極は、例えば、第二基板3に形成された貫通穴の内面に接する下地層の上に充填層を積層した積層構造であってもよい。下地層としては、チタン(Ti)、タンタル(Ta)、クロム(Cr)、窒化チタン(TiN)等の単一層、チタン(Ti)及びプラチナ(Pt)等の2種以上の金属膜が積層された複合層が挙げられる。下地層は、スパッタリング等により薄く成膜される。充填層としては、銅(Cu)、金(Au)等をメッキ、スパッタリング等により成膜することで形成することができる。
また、第二基板3に埋め込まれた配線材を形成し、その配線材とパッケージ1の外部に接続される外部電極とを接続する配線構成としてもよい。
第二基板3において、下地膜11b上に第一の接合材12bが配置されている。
下地膜11bは、金属薄膜である。下地膜11bは、メッキで形成する第一の接合材12bを形成するための下地膜となる材料であり、例えば、クロム(Cr)と銅(Cu)、またはチタン(Ti)と白金(Pt)と金(Au)である。CrとCuの場合の膜厚それぞれは、例えばCrが数十nm〜数百nm、Cuが数十nm〜数百nmである。また、TiとPtとAuの場合の膜厚それぞれは、例えばTiが数十nm〜数百nm、Ptが数十nm〜数百nm、Auが数十nm〜数百nmである。
また、下地膜11b上にメッキにて形成される第二の接合材12bは、形成される下地膜11bの材料によって異なる。また、第二の接合材12bは、拡散接合しやすい材料であり、例えば、下地膜11bがCrとCuの場合は、第二の接合材12bは、Cu、ニッケル(Ni)、Auである。Cu、Ni、Auの膜厚は、それぞれ、例えばCuが数百nm〜数十μm、Niが数百nm〜数μm、Auが数十nm〜数百nmである。そして、下地膜11bがTiとPtとAuの場合は、第二の接合材12bは、Auである。Auの膜厚は、数μm〜数十μmである。
また、スパッタリングで形成する場合は、例えば、金(Au)とタンタル(Ta)の二層構成である。その薄膜構成は、タンタル(Ta)薄膜の下地層上に金(Au)薄膜を形成、または窒化チタン(TiN)薄膜の下地層上にAl(アルミニウム)形成されている。AuとTaの場合の膜厚それぞれは、例えばAuが数百nm〜数μm、Taが数百nmである。
そして、第二基板3において、スクライブラインS上に、接合面側にV字形状の凹部31b、その反対面側にはV字形状の凹部32bが形成されている。そのV字形状の凹部31bおよびV字形状の凹部32bの幅寸法は、数μm〜数十μmである。さらにV字形状の凹部32b上には、第二の個片化用補助材41bが形成され、その膜厚は数百nm〜数十μmである。
この第一の個片化用補助材41bは、金属薄膜であり、AuSnペーストやAgペーストといった材料をスクリーン印刷にて形成することができる。また、第2の個片化用補助材料41bは、前述の下地膜11bと第二の接合材12bと同様の材料および構成で形成することができ、工程の効率化や材料コストの削減を図ることが可能である。
本実施形態において、第一基板2は、例えばシリコン基板であり、第二基板3と略平行に配置されている。
第一基板2の下地膜11aは、金属薄膜である。下地膜11aは、メッキ形成する場合は、例えば、クロム(Cr)と銅(Cu)、またはチタン(Ti)と白金(Pt)と金(Au)である。CrとCuの場合の膜厚それぞれは、例えばCrが数十nm〜数百nm、Cuが数十nm〜数百nmである。また、TiとPtとAuの場合の膜厚それぞれは、例えばTiが数十nm〜数百nm、Ptが数十nm〜数百nm、Auが数十nm〜数百nmである。
また、下地膜11a上にメッキにて形成される第一の接合材12aは、形成される下地膜11aの材料によって異なる。また、第一の接合材12aは、拡散接合しやすい材料であり、例えば、下地膜11aがCrとCuの場合は、第一の接合材12aは、Cu、ニッケル(Ni)、Auである。Cu、Ni、Auの膜厚は、それぞれ、例えばCuが数百nm〜数十μm、Niが数百nm〜数μm、Auが数十nm〜数百nmである。そして、下地膜11aがTiとPtとAuの場合は、第一の接合材12aは、Auである。Auの膜厚は、数μm〜数十μmである。
また、スパッタで形成する場合は、例えば、金(Au)とタンタル(Ta)の二層構成である。その薄膜構成は、タンタル(Ta)薄膜の下地層上に金(Au)薄膜を形成、または窒化チタン(TiN)薄膜の下地層上にAl(アルミニウム)形成されている。AuとTaの場合の膜厚それぞれは、例えばAuが数百nm〜数μm、Taが数百nmである。
そして、第一基板2において、第二基板3と同様にスクライブラインS上に、接合面側にV字形状の凹部31a、その反対面側にはV字形状の凹部32aが形成されている。そのV字形状の凹部31aおよびV字形状の凹部32aの幅寸法は、数μm〜数十μmである。さらにV字形状の凹部32a上には、第2の個片化用補助材料41aが形成されている。その膜厚は、数百nm〜数十μmである。
この第1の個片化用補助材料41aは、金属薄膜である。AuSnペーストやAgペーストといった材料をスクリーン印刷にて形成することができる。また、第1の個片化用補助材料41aは、前述の下地膜11aと第一の接合材12aと同様の材料および構成で形成することができ、工程の効率化や材料コストの削減を図ることが可能である。
第一基板2と第二基板3は、それぞれに形成されている第一の接合材12aおよび第二の接合材12bを介して、第一の接合材12aと第二の接合材12bとを拡散接合することにより封止空間Cを形成する。ここで封止空間Cは気密空間として、減圧雰囲気を維持することができる。
次に、第一の接合材12aと第二の接合材12bが接合した状態を説明する。
図2に示すように第一基板2と第二基板3は、それぞれに形成されている下地膜11aおよび下地膜11b上に形成された第一の接合材12aおよび第二の接合材12bとが拡散接合により形成される接合体120を介して、接合される。
第1基板に形成されているV字形状の凹部31a上に形成している第一の個片化用補助材41aが形成されている。一方、第二基板に形成されているV字形状の凹部31b上に形成されている個片化用補助材41bが形成されている。この第一の個片化補助材41aに局所的に加熱をすることで第一基板2と第一の個片化用補助材41aとの熱膨張係数の差により、V字形状の凹部の先端に応力が加えられ、第一基板に亀裂を発生させる。また、同様に、第二の個片化補助材41bに局所的に加熱をすると第二基板3と第二の個片化用補助材41bとの熱膨張係数の差により、V字形状の凹部先端に応力が加えられ、第二の基板に亀裂を発生させる。
個片化のためのウエハの幅方向へのエキスパンド時、各基板の亀裂を利用することで、少ないウエハ曲げ応力であっても、元の亀裂から、接合面に形成したV字形状の凹部先端に沿って、亀裂基板の厚み方向に進行し、個片化することが可能である。よって、MEMSデバイスの破損を防止することが可能となる。
(2:製造工程)
次に、図3から図5を参照して、本実施形態に係るパッケージの製造工程を説明する。
図3は、本実施形態に係るパッケージの製造工程を説明する図である。
まず、図3に示すように、第一基板2(リッド基板)の下面と上面にV字形状の凹部31aおよびV字形状の凹部32aを形成する。レジストをスピンコートで塗布し、所望の形状にレジストが残るように形成し、アルカリ系溶液、例えばTMAH水溶液、KOH水溶液など、によるウエットエッチング加工で第一基板2の表面にV字形状の凹部31a、32aを形成する。凹部は、断面がV字形状の溝である。この場合、シリコンの結晶方位に沿ってエッチングされるため、斜面部が形成される。通常、シリコン基板の基板表面が、結晶面<100>面が使用されることが多く、その場合、ウエットエッチングによる斜面角度は54.7度で形成される。ここで凹部31aと凹部32aは、個片化のために第一基板2の上面から見た場合、同じ位置となるよう配置し、後の工程のスクライブラインの元となる。
その後、第一基板2上に下地膜となる材料を成膜(スパッタリングや蒸着など)した後、例えばドライフィルムレジストを貼付し、フォトリソグラフィで所望の形状にフィルムレジストが残るように形成する。また、ドライフィルムレジストの代わりに厚膜レジストをスピンコートして塗布し形成してもよい。その後、メッキ法にて接合材を形成する。それから、フィルムレジストを除去した後、不要部分の金属をドライエッチングあるいはウエットエッチング加工で除去して、第一基板の下面に下地膜11aと第一の接合材12aの積層構造を形成する。
一方、第二基板3(ベース基板)に、第一基板2と同様にして、V形状の凹部31bおよびV字形状32bをアルカリ系溶液(例えば、TMAH水溶液、KOH水溶液など)によるウエットエッチング加工で形成する。その後、センサ5を形成する。
図4に示すように、さらに第二基板3に、第一基板2と同様に、第二基板3上に下地膜となる材料を成膜(スパッタリングや蒸着など)した後、例えばドライフィルムレジストを貼付し、フォトリソグラフィで所望の形状にフィルムレジストが残るように形成する。また、ドライフィルムレジストの代わりに厚膜レジストをスピンコートして塗布し形成してもよい。その後、メッキ法にて接合材を形成する。それから、フィルムレジストを除去した後、不要部分の金属をドライエッチングあるいはウエットエッチング加工で除去して、下地膜11bと第一の接合材12bの積層構造を形成する。
なお、第一の接合材12aおよび第二の接合材12bは、スパッタリングや蒸着などで形成することも可能である。
続けて、図5に示すように、第一基板2と第二基板3の凹部31aと31b及び、第一の接合膜12aと第二の接合膜12bの位置を合わせた後、減圧環境下において、第一基板2を第二基板3を厚み方向に加圧し、さらに加熱する。これにより、第一の接合材12aと第二の接合材12bとが接触し、第一の接合材12aと第二の接合材12bとが金属拡散接合されることにより、接合体120が形成される。この接合体120によりパッケージ1が気密封止される。
次に、図6用いて、個片化工程を説明する。
第一基板2および第二基板3を接合した後、不図示の粘着性樹脂テープを第二基板3の下面10b側に貼り付ける。その状態で、レーザー照射装置LHから照射されるレーザー光Lにより、第1の個片化補助材41aを加熱し、熱応力を発生させ、その応力により第一基板の、V字形状の凹部の先端に亀裂を発生させる。
その後、第二基板3に貼り付けた粘着性樹脂テープを紫外線照射などで剥がした後、第1基板2に粘着性樹脂テープを貼りつける。その状態で、第一基板2における処置と同様に、レーザー照射装置LHから照射されるレーザー光Lにより、第1の個片化補助材料41aを加熱し、熱応力を発生させ、その応力により、V字形状の凹部での先端部に亀裂を発生させる。そして、第一基板2に粘着性テープを貼りつけたまま、エキスパンド装置に、わずかな曲げ応力を加えることで、第1の個片化補助材41a第2の個片化補助材料41bのV字形状の凹部での先端部より、V字形状の凹部31aに亀裂が進む。また、同時に、第2の個片化補助材41bのV字形状の凹部での先端部より、V字形状の凹部31bに亀裂が進むことにより個片化する。
以上のように、本実施形態によれば、積層されている基板においても、わずかなウエハ曲げ応力で個片化することが可能である。よって、MEMSデバイスの破損を防止することが可能となる。
上述の実施形態では、第一基板2の第一の接合材12aと第二基板3の第二の接合材12bとの接合方法については金属拡散接合に限定されることはなく、また、第一基板2の第一の接合材12aと第二基板3の第二の接合材12bとをそれぞれ金錫合金(AuSn)で形成し、共晶温度まで加熱および溶融することで接合する、いわゆる共晶接合で接合してもよい。
また、第一の個片化補助材41aおよび第2の個片化補助材料41bを加熱方法については、レーザー光に限定されることはなく、真空雰囲気下あるいは窒素雰囲気下において、ヒータープレート等における加熱方法でもよい。
(第二実施形態)
次に、パッケージ1の変形例を説明する。図7を参照して、第二実施形態に係るパッケージ101について説明する。第二実施形態は、第一実施形態のパッケージの構造で、下地層と接合膜を凹部の表面に直接形成した構造を有する。なお、構成は第一実施形態で説明した構成を適宜採用することが可能であるので、ここではその説明を省略する。
図7は、第二実施形態におけるパッケージの構成断面図である。
図7に示すようにパッケージ101は、第一基板2と第二基板3を備える。また、第一基板2と第二基板3の間には、素子5を封入する封止空間Cが形成される。
第一基板2において、スクライブラインS上に、第二基板との個片化接合面側にV字形状の凹部31a、その反対面側の面にはV字形状の凹部32aと、その上部に第一の個片化用補助材料41aが形成されている。
また、第一基板2と同様に第二基板3のスクライブラインS上に、接合面側にV字形状の凹部31b、その反対面側にはV字形状の凹部32bが形成されている。さらにV字形状の凹部32b上には、第2の個片化用補助材41bが形成されている。
そして、第一基板2上に形成の下地膜11aおよび第二基板3上に形成の下地膜11bがスクライブラインS上に形成されている。その下地膜11aおよび下地膜11b上に第一の接合材12aと第二の接合材12bとが形成さており、金属拡散接合により、接合体120が形成される。
第一基板2と第二基板の凹部に直接下地膜を形成し、パッケージの上方から見て凹部の位置に接合体120を形成する。そこで、パッケージの側面に接合膜を設けることができる。そのため、基板の凹部あるいはスクライブラインの位置と接合体の位置をウエハの幅方向に移動することなく、チップの幅方向より狭くすることができ、パッケージの小型化が可能となり、その結果ウエハ1枚当たりの取れ個数が増加されるので、コスト低減に効果的である。
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
上述のパッケージを用いたセンサ装置、半導体装置等は、携帯端末、スマートフォン、センサネットワーク・デバイス、モノのインターネット(IoT)技術等に応用することも可能である。
1、101・・・パッケージ
2・・・第一基板
3・・・第二基板
5・・・素子
10a・・・第二基板の上面
10b・・・第二基板の下面
11a,11b・・・下地膜
12a・・・第一の接合材
12b・・・第二の接合材
120・・・接合体
31a、31b、32a、32b・・・凹部
41a・・・第一の個片化補助材
41b・・・第二の個片化補助材
C・・・封止空間
S・・・スクライブライン

Claims (5)

  1. 第1基板と第2基板を接合する接合体により接合された封止空間を有し、
    前記第1基板と前記第2基板とが接合されている面と反対側の面の外周部の斜面上に、前記第1基板および前記第2基板より熱膨張係数が大きな個片化用補助材と、を備えることを特徴とするパッケージ。
  2. 前記個片化用補助材が、金属材料であることを特徴とする請求項1に記載のパッケージ。
  3. 前記第1基板および前記第2基板が、シリコン材料であることを特徴とする請求項1または2に記載のパッケージ。
  4. 請求項1から3のいずれか1項に記載のパッケージと、
    前記パッケージの前記第2の基板にセンサ素子を有することを特徴とするセンサ。
  5. 第1基板の上面と下面のスクライブライン上に凹部を設ける工程と、
    第2基板の上面と下面のスクライブライン上の凹部を設ける工程と、
    前記第1基板と前記第2基板との接合面と反対側に設けられた前記凹部上に、前記第1基板および前記第2基板より熱膨張係数が大きな個片化用補助材を形成する工程と、
    前記個片化用補助材料を局所的に熱する加熱工程と、
    前記スクライブラインに沿って、前記第1基板および第2基板を切断する個片化工程と、を備えることを特徴とするパッケージの製造方法。
JP2017054856A 2017-03-21 2017-03-21 パッケージ及びパッケージの製造方法 Withdrawn JP2018157159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017054856A JP2018157159A (ja) 2017-03-21 2017-03-21 パッケージ及びパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054856A JP2018157159A (ja) 2017-03-21 2017-03-21 パッケージ及びパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2018157159A true JP2018157159A (ja) 2018-10-04

Family

ID=63715837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054856A Withdrawn JP2018157159A (ja) 2017-03-21 2017-03-21 パッケージ及びパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2018157159A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
JP2020150033A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2020150034A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2020150004A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
WO2021090900A1 (ja) * 2019-11-07 2021-05-14 株式会社エンプラス 積層体、マイクロ流路チップ及びこれらの製造方法
CN114512412A (zh) * 2022-04-20 2022-05-17 苏州科阳半导体有限公司 一种声表面波滤波器晶圆封装方法及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345289A (ja) * 2000-05-31 2001-12-14 Nec Corp 半導体装置の製造方法
JP2005030871A (ja) * 2003-07-10 2005-02-03 Toshiba Corp 赤外線センサの製造方法
JP2007165503A (ja) * 2005-12-13 2007-06-28 Seiko Epson Corp 気密封止構造および圧電デバイスとその製造方法
JP2007230818A (ja) * 2006-02-28 2007-09-13 Seiko Epson Corp ワークの分割方法および貼合せ基板の分割方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345289A (ja) * 2000-05-31 2001-12-14 Nec Corp 半導体装置の製造方法
JP2005030871A (ja) * 2003-07-10 2005-02-03 Toshiba Corp 赤外線センサの製造方法
JP2007165503A (ja) * 2005-12-13 2007-06-28 Seiko Epson Corp 気密封止構造および圧電デバイスとその製造方法
JP2007230818A (ja) * 2006-02-28 2007-09-13 Seiko Epson Corp ワークの分割方法および貼合せ基板の分割方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150033A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2020150034A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2020150004A (ja) * 2019-03-11 2020-09-17 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP7233982B2 (ja) 2019-03-11 2023-03-07 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP7233984B2 (ja) 2019-03-11 2023-03-07 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP7237666B2 (ja) 2019-03-11 2023-03-13 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
WO2021090900A1 (ja) * 2019-11-07 2021-05-14 株式会社エンプラス 積層体、マイクロ流路チップ及びこれらの製造方法
CN114512412A (zh) * 2022-04-20 2022-05-17 苏州科阳半导体有限公司 一种声表面波滤波器晶圆封装方法及芯片

Similar Documents

Publication Publication Date Title
JP2018157159A (ja) パッケージ及びパッケージの製造方法
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
US8241961B2 (en) Method for manufacturing hetero-bonded wafer
TW569407B (en) Wafer-level package with bump and method for manufacturing the same
KR101561316B1 (ko) Mems 소자, mems 소자를 제조하는 방법 및 mems 소자를 처리하는 방법
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
US8178935B2 (en) MEMS chip and package method thereof
KR20080078784A (ko) 전자 장치 패키지들 및 형성 방법들
JP2010017805A (ja) 機能デバイス及びその製造方法
JP2008091845A (ja) 半導体センサー装置およびその製造方法
US8975106B2 (en) Chip package and method for forming the same
US9064950B2 (en) Fabrication method for a chip package
US7537952B2 (en) Method of manufacturing MEMS device package
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP2011216712A (ja) 電子デバイス
JP2014205235A (ja) 機能デバイス
CN110349847A (zh) 一种通过键合材料进行键合的方法和键合结构
JP6763756B2 (ja) パッケージ
JP5022093B2 (ja) 実装方法
JP5046875B2 (ja) 半導体装置の製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
US11146234B2 (en) Electrical device and method for manufacturing the same
JP7233984B2 (ja) パッケージ及びパッケージの製造方法
JP2013081022A (ja) 水晶振動子及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201225