JP7233984B2 - パッケージ及びパッケージの製造方法 - Google Patents
パッケージ及びパッケージの製造方法 Download PDFInfo
- Publication number
- JP7233984B2 JP7233984B2 JP2019044049A JP2019044049A JP7233984B2 JP 7233984 B2 JP7233984 B2 JP 7233984B2 JP 2019044049 A JP2019044049 A JP 2019044049A JP 2019044049 A JP2019044049 A JP 2019044049A JP 7233984 B2 JP7233984 B2 JP 7233984B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- region
- bonding
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Description
一方、例えば、接合装置として加圧力が高められた装置を使用することも考えられる。しかしながら、この場合には、装置が大型化するのに伴って装置コストが増大し、ひいてはパッケージの製造コストが増大するという問題があった。
また、本発明は、1ウエハあたりのチップ数が多い場合であっても、高価で大型の装置を用いることなく、基板間を均一な加圧力で接合することができ、接合品質並びに素子特性に優れたパッケージを、装置コストを増大させることなく、生産性よく製造することが可能なパッケージの製造方法を提供することを目的とする。
従って、例えば、1ウエハあたりのチップ数が多い場合であっても、基板間の充分な接合品質が得られ、低コストであるとともに生産性及び素子特性に優れたパッケージが実現できる。
従って、例えば、1ウエハあたりのチップ数が多い場合であっても、基板間の充分な接合品質を確保しながら、素子特性に優れたパッケージを、生産性よく低コストで製造することが可能になる。
以下に、本発明の第1の実施形態について、図1~図4を参照しながら詳述する。
以下に、本実施形態のパッケージの構成について説明する。
図1は、本実施形態のパッケージ1を模式的に説明する平面図であり、図2は、図1中に示すパッケージ1のI-I断面図である。
図1及び図2に示すように、本実施形態のパッケージ1は、第1基板2(ベース基板)と、素子4と、第2基板3(リッド基板)とを備える。本実施形態のパッケージ1は、内部に素子4が設けられることで、種々のセンサ装置や半導体装置等を構成するものである。
また、図示は省略するが、パッケージ1の内部には、素子4と電極8a,8bとを電気的に接続するための内部配線が設けられている。
以下、本実施形態のパッケージ1の構成について説明する。
また、第1基板2の平面視形状は、図示例のような概略矩形状のものには限定されず、パッケージ1としての平面視形状に合わせて各種形状を採用することができる。
また、本実施形態においては、第1基板2の上面2a及び下面2bは、デバイス領域22の部分を除いて概略平坦に構成されている。
なお、図示例のキャビティ領域32は、平面視矩形状とされている。
また、図示例の凸部31は、詳細を後述するウェットエッチングによる加工条件に伴い、側部が傾斜して形成されている。
また、第2基板3の平面視形状も、第1基板2の場合と同様、図示例のような概略矩形状には限定されず、パッケージ1としての平面視形状に合わせて、第1基板2と対応する形状とすることができる。
また、第2基板3は、上記の素子4が赤外線検出素子である場合には、赤外線を透過可能に構成される。
なお、図示例の凸状領域33は、上述した凸部31と同様、詳細を後述するウェットエッチングによる加工条件に伴い、側部が傾斜して形成されている。
凸状領域33の平均高さ(凹状領域34の平均深さ)が20~50μmの範囲であることにより、生産性を損なうことなく、上記のような接合装置と凸状領域33との面接触により、第2基板3の凸部31が第1基板2に対して効果的に押圧される作用、並びに、ウエハの面方向で偏りなく均一に加圧力が付与される作用が安定して得られる。
また、凸状領域33平均高さが上記範囲の上記範囲の上限を超える場合、これと相対的に、凹状領域34の平均深さが第2基板3の厚みに対して深くなりすぎることから、基板強度の確保等の観点から好ましくない。
図2中に示す第1金属接合膜5及び第2金属接合膜6は、平面視矩形状で、概略枠状に形成されている。
そして、接合体50は、第1接合層52と第2接合層62とが接合されることで、第1基板2と第2基板3との間を接合する。
第1下地層51及び第2下地層61の材料としては、特に限定されないが、例えば、タンタル(Ta)又は窒化チタン(TiN)からなる薄膜とされていることが好ましい。
また、第1基板2側に設けられる第1下地層51は、例えば、図視略のグラウンドに接続されている。このグラウンドは、例えば、第1基板2の下面2b側に設けることができるが、第1基板2の上面2a側に設けられていてもよい。
第1接合層52及び第2接合層62の材料としては、特に限定されないが、例えば、第1下地層51及び第2下地層61の材料としてタンタルを用いた場合には、第1接合層52及び第2接合層62の材料として金(Au)を用いる。また、第1下地層51及び第2下地層61の材料として窒化チタンを用いた場合には、第1接合層52及び第2接合層62の材料としてアルミニウム(Al)を用いる。
同様に、第1下地層51及び第2下地層61を窒化チタンから構成し、第1接合層52及び第2接合層62をアルミニウムから構成した場合には、例えば、{第1接合層52(又は第2接合層62):1~3μm/第1下地層51(又は第2下地層61):0.05~0.5μm}の範囲とすることが好ましい。
電極8a,8bは、図視略の内部配線等を介して素子4と電気的に接続され、素子4による検出信号等を外部に出力するものである。電極8a,8bは、第1基板2の上面2a上において、それぞれ対向する縁部に沿って設けられており、図示例においては、電極8aと電極8bとが、それぞれ対向して4カ所に設けられている。また、電極8a,8bは、平面視で第2基板3よりも外側に設けられている。電極8a,8bは、例えば、赤外線検出素子等の素子4による検出信号等を必要とする種々の外部機器に対して電気的に接続可能に設けられる。
このため、例えば、1ウエハあたりのチップ数が非常に多く総接合面積が大きい場合であっても、大型で加圧力の高い接合装置を用いることなく、充分な加圧力で、ウエハ全体に対して均一に加圧することが可能になる。一方、例えば、1ウエハあたりのチップ数(取り数)を少なめに設定した場合には、接合装置が小型で安価なものであっても、充分な加圧力で、ウエハ全体に対して均一に加圧することが可能になる。
従って、基板間の充分な接合品質が得られ、低コストであるとともに生産性及び素子特性に優れたパッケージ1が実現できる。
さらに、詳細を後述するが、第2基板3の上面3b側に形成される凸状領域33及び凹状領域34は、下面3a側に形成される凸部31及びキャビティ領域32と同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなものとなる。
まず、赤外線が第2基板3の上面3b側から入射して第2基板3を透過すると、赤外線検出素子からなる素子4は、その赤外線を検出して検出信号を出力する。素子4から出力された検出信号は、図視略の内部配線等を通り、複数の電極8a,8bから出力される。複数の電極8a,8bから出力された検出信号は、外部機器に送信されて所定の動作が行われる。
次に、本実施形態のパッケージ1を製造する方法について、図3及び図4を参照しながら詳述する(パッケージ1の構成については図1,図2も適宜参照)。
図3及び図4は、本実施形態のパッケージ1の製造方法を模式的に説明する図であり、図3(a)~(c)は、以下に説明する工程(2)においてシリコン基板をウェットエッチングすることで第2基板3を得るステップを示す工程図、図3(d)は、工程(6)において第2基板3の凸部31に第2金属接合膜6を形成するステップを示す工程図である。また、図4(a)は、工程(7)において第1基板2の上面(表面)2aに第1金属接合膜5を形成するステップを示す工程図、図4(b)は、工程(5)において第1基板2と第2基板3とを接合することでパッケージ1を得るステップを示す工程図、図4(c)は、ウエハをダイシングすることで電極8a,8bを露出させるとともに、チップ化するステップを示す工程図である。
工程(1):基板材料の表面をエッチングすることにより、素子4を収容する凹状のデバイス領域22を形成して第1基板2を得る。
工程(2):基板材料の表面をエッチングすることにより、凸部31と、平面視で凸部31に囲まれるように形成され、素子4上に封止空間(減圧空間・キャビティ)Cを確保するための凹状のキャビティ領域32とを形成して第2基板を得る。
工程(3):第2基板3における、キャビティ領域32及び凸部31を形成した表面とは反対側の表面をエッチングすることにより、キャビティ領域32と面対称となる位置で凹状領域34を形成するとともに、凸部31と面対称となる位置で、平面視で凹状領域34を囲むように凸状領域33を形成する。
工程(4):第1基板2に形成されたデバイス領域22に素子4を配置する。
工程(5):第1基板2と第2基板3との間に素子4が配置されるように第1基板2と第2基板3とを重ね合わせ、第2基板3に形成された凸部31を第1基板2に接合することにより、第1基板2と第2基板3とを接合する。
また、本実施形態では、上記の工程(1)~(5)に加え、さらに、工程(1)~(3)の後に、第2基板3に形成された凸部31の先端を覆うように第2金属接合膜6を形成する工程(6)と、第1基板2と第2基板3とを重ね合わせたときに凸部31に対応する位置で、第1基板2上に第1金属接合膜5を形成する工程(7)と、を備え、上記の工程(5)が、工程(6)及び工程(7)の後に、第1基板2と第2基板3とを互いに加圧し、第1金属接合膜5と第2金属接合膜6とを拡散接合させることで、第1基板2と第2基板3とを接合する例を説明する。
具体的には、工程(1)では、まず、基板材料となるシリコン基板の表面に、フォトリソグラフィ法により、凹状のデバイス領域22をウェットエッチングで形成するための、図視略のレジストパターンを形成する。
次いで、シリコン基板の表面をウェットエッチングすることにより、凹状のデバイス領域22を形成する。
その後、第1基板2からレジストパターンを剥離する。
また、工程(1)におけるウェットエッチング条件としても、特に限定されず、例えば、従来からシリコン基板のエッチングに用いられているKOH等のエッチング液を用いることができる。また、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。
次いで、詳細な図示を省略するが、シリコン基板3Aの一方の表面(下面3a)にドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、凸部31及びキャビティ領域32をウェットエッチングで形成するための図視略のレジストパターンを形成する。
これと同時に、シリコン基板3Aの他方の表面(上面3b)に、上記同様、ドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、凹状領域34及び凸状領域33をウェットエッチングで形成するための図視略のレジストパターンを形成する。
これと同時に、図3(c)に示すように、シリコン基板3Aの他方の表面(上面3b)をウェットエッチングすることにより、キャビティ領域32と面対称となる位置で凹状領域34を形成するとともに、凸部31と面対称となる位置で、平面視で凹状領域34を囲むように凸状領域33を形成する(工程(3))。
なお、本実施形態の製造方法で得られるパッケージ1は、上記のキャビティ領域32に対応する領域が封止空間Cとなる。
その後、第2基板3からレジストパターンを剥離する。
また、工程(2)及び工程(3)におけるウェットエッチング条件としても、特に限定されず、例えば、従来からシリコン基板のエッチングに用いられているKOH等のエッチング液を用いることができる。また、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。
具体的には、まず、図3(c)に示すような、工程(2),(3)で得られた第2基板3の下面3a側に、スプレーコート法等のフォトリソグラフィ法により、第2金属接合膜6を形成するための、図視略のレジストパターンを形成する。この際、第2基板3の下面3aにおける、凸部31の部分を除いた全面にレジストパターンを形成する。
その後、第1基板2の上面2aから図視略のレジストパターンを剥離する。
具体的には、まず、デバイス領域22が形成された第1基板2の上面2a上に、上記同様、スプレーコート法等のフォトリソグラフィ法により、第1金属接合膜5を形成するための、図視略のレジストパターンを形成する。この際、第1基板2の上面2aにおける、第2基板3の凸部31に対応する部分を除いた全面にレジストパターンを形成する。
なお、工程(7)においては、材料及び積層順を適宜選択することにより、上述したような{Au層(第1接合層52)/Ta層(第1下地層51)}構造、又は、{Al層(第1接合層52)/TiN層(第1下地層51)}構造の薄膜からなる第1金属接合膜5を形成することができる。また、この際、第2金属接合膜6が{Au層(第2接合層62)/Ta層(第2下地層61)}からなる場合には、第1金属接合膜5も同様の材料から形成する。この場合には、第1金属接合膜5のAu層(第1接合層52)と第2金属接合膜6のAu層(第2接合層62)とが接合するように、各層の積層順を調整する。
また、第2金属接合膜6が{Al層(第2接合層62)/TiN層(第2下地層61)}からなる場合には、第1金属接合膜5も同様の材料から形成する。この場合には、第1金属接合膜5のAl層(第1接合層52)と第2金属接合膜6のAl層(第2接合層62)とが接合するように、各層の積層順を調整する。
その後、第1基板2から図視略のレジストパターンを剥離する。
次いで、第1基板2と第2基板3とを互いに加圧することにより、第1金属接合膜5と第2金属接合膜6との間に金属拡散接合を発現させ、この部分を接合する。
一方、第1金属接合膜5及び第2金属接合膜6が{Al層(第1接合層52又は第2接合層62)/TiN層(第1下地層51又は第2下地層61)}である場合には、例えば、温度条件を350~400℃の範囲とし、加圧力を27~60MPaの範囲とすることが好ましい。
以上の各工程により、本実施形態のパッケージ1を製造することができる。
なお、上記の各工程は、可能な範囲で、その工程順を変更したり、あるいは、同じ工程として行ったりすることも可能である。
このため、例えば、1ウエハあたりのチップ数が非常に多く総接合面積が大きい場合であっても、大型で加圧力の高い接合装置を用いることなく、充分な加圧力で、ウエハ全体に対して均一に加圧できる。一方、例えば、1ウエハあたりのチップ数(取り数)を少なめに設定した場合には、接合装置が小型で安価なものであっても、充分な加圧力で、ウエハ全体に対して均一に加圧できる。
従って、例えば、1ウエハあたりのチップ数が多い場合であっても、基板間の充分な接合品質を確保しながら、素子特性に優れたパッケージを、生産性よく低コストで製造できる。
さらに、第2基板3の上面3b側に形成される凸状領域33及び凹状領域34は、ウェットエッチングにより、下面3a側に形成される凸部31及びキャビティ領域32と同時に形成することが可能なものなので、優れた生産性が得られるとともに、製造コストも抑制できる。
以下に、本発明の第2の実施形態のパッケージ10について、図5及び図6を適宜参照しながら詳述する。
なお、以下に説明する第2の実施形態のパッケージ10において、上述した第1の実施形態のパッケージ1と共通する構成については、図中において同じ符号を付与するとともに、その詳細な説明を省略する場合がある。
図5及び図6に示すように、第2の実施形態のパッケージ10は、第1基板2(ベース基板)と、素子4と、第2基板3(リッド基板)とを備える。そして、本実施形態のパッケージ10は、第2基板13の上面13b側に設けられる凸状領域が、第2基板13の上面13bに設けられた金属膜33Aからなり、凹状領域34Aが、金属膜33Aに囲まれた領域からなる点で、エッチング等の方法で第2基板3の上面3bの一部が除去されることで形成された凸状領域33及び凹状領域34を有する、第1の実施形態のパッケージ1とは異なる。
即ち、本実施形態のパッケージ10は、第2基板13の上面13b側に設けられる凸状領域が、別部材である金属膜33Aからなる点を除き、他の構成については第1の実施形態のパッケージ1と同様であり、また、それらの形成方法等も同様とすることができる。
従って、基板間の充分な接合品質が得られ、低コストであるとともに生産性及び素子特性に優れたパッケージ10が簡便な方法で得られる。
以上説明したように、本実施形態のパッケージ1によれば、上記のように、第2基板3の上面3bに、キャビティ領域32と面対称となる位置で凹状領域34が設けられているとともに、凸部31と面対称となる位置で凸状領域33が設けられた構成を採用している。このような構成により、凸状領域33が接合装置によって点接触で加圧されるので、凸状領域33と面対称に配置された下面3a側の凸部31に加圧力が効果的に伝播する。これにより、第2基板3の上面が平坦面で、接合装置に対して面接触となる従来の構成に比べて、第2基板3の凸部31が第1基板2に対して効果的に押圧されるとともに、ウエハの面方向で偏りなく均一に加圧力が付与される。
従って例えば、1ウエハあたりのチップ数が多い場合であっても、基板間の充分な接合品質が得られる。従って、低コストであるとともに生産性及び素子特性に優れたパッケージ1,10が実現できる。
2…第1基板
2a…上面
2b…下面
22…デバイス領域
3、13…第2基板
3a,13a…下面
3b,13b…上面
31…凸部
32…キャビティ領域
33…凸状領域
33A…金属膜(凸状領域)
34,34A…凹状領域
3A…シリコン基板
4…素子
50…接合体
5…第1金属接合膜
51…第1下地層
52…第1接合層
6…第2金属接合膜
61…第2下地層
62…第2接合層
8a,8b…電極
C…封止空間(減圧空間・キャビティ)
L…ダイシングライン
Claims (10)
- 第1基板と、
前記第1基板の上面側に設けられる素子と、
前記第1基板の上面側に前記素子を覆った状態で接合され、前記第1基板側に配置される下面側に、前記第1基板に接合される凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域とを有する第2基板と、を備え、
前記第2基板の上面側に、前記キャビティ領域と面対称となる位置で凹状領域が設けられているとともに、前記凸部と面対称となる位置で、平面視で前記凹状領域を囲むように、前記第2基板と一体の凸状領域が設けられていることを特徴とするパッケージ。 - 前記凸状領域は、平均高さが20~50μmの範囲であることを特徴とする請求項1に記載のパッケージ。
- さらに、前記第2基板に形成された前記凸部の先端を覆うように第2金属接合膜が設けられており、
前記第1基板の上面に、前記第2基板に形成された前記凸部に対応する位置で第1金属接合膜が設けられていることを特徴とする請求項1又は請求項2に記載のパッケージ。 - 前記第1基板及び前記第2基板がシリコン基板からなることを特徴とする請求項1~請求項3の何れか一項に記載のパッケージ。
- 前記素子が赤外線検出素子であり、且つ、前記第2基板が赤外線を透過可能とされていることを特徴とする請求項1~請求項4の何れか一項に記載のパッケージ。
- 少なくとも、
基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第1基板を得る工程(1)と、
基板材料の表面をエッチングすることにより、凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、を形成して第2基板を得る工程(2)と、
前記第2基板における、前記キャビティ領域及び前記凸部を形成した表面とは反対側の表面をエッチングすることにより、前記キャビティ領域と面対称となる位置で凹状領域を形成するとともに、前記凸部と面対称となる位置で、平面視で前記凹状領域を囲むように凸状領域を形成する工程(3)と、
前記第1基板に形成された前記デバイス領域に前記素子を配置する工程(4)と、
前記第1基板と前記第2基板との間に前記素子が配置されるように前記第1基板と前記第2基板とを重ね合わせ、前記第2基板に形成された凸部を前記第1基板に接合することにより、前記第1基板と前記第2基板とを接合する工程(5)と、
を備えることを特徴とするパッケージの製造方法。 - 前記工程(2)及び前記工程(3)を同時に行うことにより、前記第2基板を得ることを特徴とする請求項6に記載のパッケージの製造方法。
- さらに、前記工程(1)~前記工程(3)の後に、
前記第2基板に形成された前記凸部の先端を覆うように第2金属接合膜を形成する工程(6)と、
前記第1基板と前記第2基板とを重ね合わせたときに前記凸部に対応する位置で、前記第1基板上に第1金属接合膜を形成する工程(7)と、を備え、
前記工程(5)は、前記工程(6)及び前記工程(7)の後に、前記第1基板と前記第2基板とを互いに加圧し、前記第1金属接合膜と前記第2金属接合膜とを拡散接合させることで、前記第1基板と前記第2基板とを接合することを特徴とする請求項6又は請求項7に記載のパッケージの製造方法。 - 前記工程(1)及び前記工程(2)は、前記基板材料としてシリコン基板を用いることを特徴とする請求項6~請求項8の何れか一項に記載のパッケージの製造方法。
- 前記工程(4)は、前記素子として、赤外線検出素子を、前記第1基板に形成された前記デバイス領域に配置することを特徴とする請求項6~請求項9の何れか一項に記載のパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019044049A JP7233984B2 (ja) | 2019-03-11 | 2019-03-11 | パッケージ及びパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019044049A JP7233984B2 (ja) | 2019-03-11 | 2019-03-11 | パッケージ及びパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150033A JP2020150033A (ja) | 2020-09-17 |
JP7233984B2 true JP7233984B2 (ja) | 2023-03-07 |
Family
ID=72429875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019044049A Active JP7233984B2 (ja) | 2019-03-11 | 2019-03-11 | パッケージ及びパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7233984B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176158A (ja) | 1992-06-23 | 2002-06-21 | Sony Corp | 固体撮像装置 |
US20120097415A1 (en) | 2009-06-19 | 2012-04-26 | Wolfgang Reinert | Housing for an infrared radiation micro device and method for fabricating such housing |
JP2013055223A (ja) | 2011-09-05 | 2013-03-21 | Seiko Epson Corp | 光学モジュールおよび電子機器 |
JP2014169868A (ja) | 2013-03-01 | 2014-09-18 | Seiko Epson Corp | モジュール、電子機器、および移動体 |
JP2018006577A (ja) | 2016-07-01 | 2018-01-11 | 株式会社デンソー | 半導体装置の製造方法 |
JP2018157159A (ja) | 2017-03-21 | 2018-10-04 | セイコーインスツル株式会社 | パッケージ及びパッケージの製造方法 |
-
2019
- 2019-03-11 JP JP2019044049A patent/JP7233984B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176158A (ja) | 1992-06-23 | 2002-06-21 | Sony Corp | 固体撮像装置 |
US20120097415A1 (en) | 2009-06-19 | 2012-04-26 | Wolfgang Reinert | Housing for an infrared radiation micro device and method for fabricating such housing |
JP2013055223A (ja) | 2011-09-05 | 2013-03-21 | Seiko Epson Corp | 光学モジュールおよび電子機器 |
JP2014169868A (ja) | 2013-03-01 | 2014-09-18 | Seiko Epson Corp | モジュール、電子機器、および移動体 |
JP2018006577A (ja) | 2016-07-01 | 2018-01-11 | 株式会社デンソー | 半導体装置の製造方法 |
JP2018157159A (ja) | 2017-03-21 | 2018-10-04 | セイコーインスツル株式会社 | パッケージ及びパッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020150033A (ja) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
US7053456B2 (en) | Electronic component having micro-electrical mechanical system | |
US20050104204A1 (en) | Wafer-level package and its manufacturing method | |
US10068820B2 (en) | Electronic element package and method for manufacturing the same | |
TW201719827A (zh) | 半導體裝置 | |
KR100620810B1 (ko) | Mems 소자 패키지 및 그 제조방법 | |
US7772026B2 (en) | MEMS device package and method for manufacturing the same | |
TWI506737B (zh) | A manufacturing method of an electronic device package, an electronic device package, and an oscillator | |
JP2007013174A (ja) | キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法 | |
JP7026553B2 (ja) | 赤外線センサ及び赤外線センサの製造方法 | |
US8022594B2 (en) | Surface acoustic wave device | |
EP2107605A1 (en) | Semiconductor device and fabrication method for the semiconductor device | |
JP7002390B2 (ja) | 赤外線センサ及び赤外線センサの製造方法 | |
US7537952B2 (en) | Method of manufacturing MEMS device package | |
JP7233982B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP7233984B2 (ja) | パッケージ及びパッケージの製造方法 | |
KR100618343B1 (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
JP7112866B2 (ja) | 赤外線センサ及び赤外線センサの製造方法 | |
JP2021145072A (ja) | パッケージ及びパッケージの製造方法 | |
US20120025336A1 (en) | Converter module and method of manufacturing the same | |
JP7237666B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP2019175962A (ja) | パッケージ及びパッケージの製造方法 | |
JP7448382B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP2022145017A (ja) | 遠赤外線センサ用パッケージ及びその製造方法、並びに、遠赤外線センサ及びその製造方法 | |
TWI727718B (zh) | 微機電換能裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7233984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |