JP2007013174A - キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法 - Google Patents

キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法 Download PDF

Info

Publication number
JP2007013174A
JP2007013174A JP2006179164A JP2006179164A JP2007013174A JP 2007013174 A JP2007013174 A JP 2007013174A JP 2006179164 A JP2006179164 A JP 2006179164A JP 2006179164 A JP2006179164 A JP 2006179164A JP 2007013174 A JP2007013174 A JP 2007013174A
Authority
JP
Japan
Prior art keywords
contactor
cap
pad
wafer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006179164A
Other languages
English (en)
Inventor
Frank S Geefay
フランク・エス・ジーファイ
Richard C Ruby
リチャード・シー・ルビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Wireless IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Wireless IP Singapore Pte Ltd filed Critical Avago Technologies Wireless IP Singapore Pte Ltd
Publication of JP2007013174A publication Critical patent/JP2007013174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】ビアが接するパッドの寸法を小さくし、デバイス数を減らさない構造を有する電気的接続手段を備えたデバイスパッケージを提供する。
【解決手段】キャップウェハ202に形成されたシールリング310を被覆するボンディングパッド406と、デバイス506を囲むようにデバイスウェハ502に形成されたボンディングパッド504とを押し付け合うことによって、キャップウェハ202とデバイスウェハ502との間で冷間溶接接合を形成し、デバイスパッケージを製造する。ビア702の形成位置を、コンタクタ302からずらして配置する。外部コンタクトパッド904、ビア702に沿って形成されたビアコンタクト902、キャップウェハ202の底面に形成されたビアパッド403、およびコンタクタ302上に形成されたコンタクタパッド402を介して、デバイスウェハ502の上面に形成されたコンタクトパッド508へと電気的な接続が形成される。
【選択図】図9

Description

本発明は、FBARデバイスのデバイスパッケージに関する。
薄膜半導体プロセスを利用して、空気中に浮かせた電極−圧電材料−電極のサンドイッチ構造からなる薄膜バルク波音響共振器(FBAR)を製造することが知られている。この電極−圧電材料−電極のサンドイッチ構造に、交番する電気ポテンシャルを印加すると、圧電層全体が拡張・収縮し、振動が発生する。この構造による共振は、表面音響波(SAW)デバイスでは共振が表面に限定されているのとは異なり、材料の本体(バルク)内で起こる。このような音響共振器は、携帯電話端末用のデュープレクサ内のフィルタとして機能することができる。
FBARデバイスを形成するためには、基板に窪みを形成し、この窪みを犠牲材料で充填する。さらに、この充填された窪みの上に、底部電極、圧電材料および上部電極からなる積層体を形成する。続いて、積層体上にパッシベーション層を形成する。上部電極および圧電材料をパターン化し、犠牲材料を除去すると、窪み上に浮かせられた積層体が得られ、ひいてはFBARデバイスが形成される。
FBARデバイスは、微小サイズキャップ(「マイクロキャップ」)ウェハレベルパッケージ内に封止することができる。このパッケージは、キャップウェハをデバイスウェハに接合することによって形成される。接合領域は、各デバイスの周りに形成されたシールリングと、ビアコンタクトもしくはプラグを受容するためのビアである。その後、接合されたキャップウェハおよびデバイスウェハから、パッケージを単一化もしくは個別化(個々に分割)させる。
キャップウェハを通って下方に向かってデバイスウェハにまで延びるビアの周りにシールリング構造が形成されているデバイスパッケージは公知である(例えば、特許文献1を参照)。ビアコンタクトがビア内に形成され、これにより、デバイスウェハ上のビアパッドに接触する。シールリング構造は金属で被覆された凹凸表面を有し、ビアがデバイスウェハ上のビアパッドと接触する箇所でビアを密封する。この従来技術では、シールリング構造が適切に接合されていないと、シールが破断してしまう。さらに、このシールリング構造の寸法は比較的大きく、デバイスウェハ上で大きなビアパッドが必要となる。例えば、ビアパッドによって占められる領域は、約0.5平方ミリメートルの小さなデバイスに対してデバイス領域の50%に達しうる。このようにビアパッドの寸法が比較的大きいと、ウェハ1つ当たりに対して製造可能なデバイスの数が減ってしまう。
米国特許第6777263号明細書
上記従来技術の欠点を回避した、デバイスパッケージ内でデバイスに電気的接続を提供するための代替的な手段を提供することが必要である。
本発明の一態様では、デバイスパッケージは、デバイス基板およびこのデバイス基板上に取り付けられたキャップを備えている。デバイス基板は、コンタクトパットを備えている。キャップは、キャップを通りかつわずかに傾斜した側壁を有するビア、キャップの内側面から延びているコンタクタ(接触部)、このコンタクタ上に設けられているコンタクタパッド、キャップの内側面上にかつビアの下に設けられている、コンタクタパッドに結合するビアパッド、およびキャップの外側面上にかつビア内に設けられている、ビアパッドに結合するビアコンタクトを規定する。コンタクタは、ビアの位置からオフセットされている(ずらされている)。キャップをデバイス基板上に取り付けたら、コンタクタ上のコンタクタパッドをデバイス基板上のコンタクトパッドに押し付け、冷間溶接する。
図1に、本発明の一態様によるデバイスパッケージ900(図9)の製造方法100のフローチャートを示す。方法100は、図2に部分的に示すキャップウェハ202から始まる。一態様では、キャップウェハ202は、シリコンウェハである。当業者によって理解されるように、以下のステップは、ウェハレベルプロセスで、複数のデバイスパッケージの製造のために並行して行われる。
図3に示すステップ102では、コンタクタ302および304を、キャップウェハ202の内側面(例えば、底面)に形成する。コンタクタ302および304は、キャップウェハ202の底面から延びる突出部である。連続的なシールリング310も、キャップウェハ202の底面上に形成する。コンタクタおよびシールリングのそれぞれは、ガスケット308と、ガスケット308上のトレッド(突起)306とからなっていてよい。トレッド306は、ガスケット308上に設けられている単一の狭いフィンガー状突起からなっていていよい。一態様では、キャップウェハ202をエッチングして、同じ2つのマスクを使用して、シールリング310ならびにコンタクタ302および304を形成する。別の態様では、コンタクタ302および304は、長方形もしくは円形の単なるキャップウェハ202の底面からの突出部からなっていて、ガスケットもしくはトレッドを備えていなくともよい。
図4に示すステップ104では、コンタクタパッド402を、コンタクタ302上に形成し、ビアパッド403を、キャップウェハ202の底面上に形成する。コンタクタパッド402は、コンタクトパッド508(図5)に接続するようになっており、ビアパッド403は、ビアコンタクト902(図9)に接続するようになっている。同様に、コンタクタパッド404を、コンタクタ304上に形成し、ビアパッド405を、キャップウェハ202の底面上に形成する。コンタクタパッド404は、コンタクトパッド510(図5)に接続するようになっており、ビアパッド405は別のビアパッド(図示せず)に接続するようになっている。ボンディングパッド406も、シールリング310上に形成する。
ビアパッドは、コンタクタパッドからは離れて位置しているが、これら2つのパッドは導体によって電気的に接続されている。この態様では、パッド402、403、404、405および406は、同じマスクを使用して金属エッチングプロセスによって形成された金製のパッドである。
図5に示すステップ106では、キャップウェハ202を、デバイスウェハ502上に取り付ける。具体的には、シールリング310を、デバイスウェハ502の内側面(例えば上面)にデバイス506の周りを囲むように形成された連続的なボンディングパッド504に押し付ける。一態様では、キャップウェハ202およびデバイスウェハ502を押し付け合って、(1)シールリング310上のボンディングパッド406と、(2)デバイスウェハ502上のボンディングパッド504との間で冷間溶接接合部を形成する。このような態様に対応する典型的な接合条件は、圧力60〜120メガパスカル、温度300〜400度で2分〜1時間、ウェハを互いに押し付け合うことを含む。別の態様では、キャップウェハ202およびデバイスウェハ502は、はんだ、ガラスもしくはシールリング材料の変成を伴う接着材によって接合することができる。
シールリング310をボンディングパッド504に押し付けると、コンタクタ302はコンタクトパッド508に、コンタクタ304はコンタクトパッド510にそれぞれ押し付けられる。冷間溶接接合部は、(1)コンタクタ302/304上のコンタクタパッド402/404と、(2)デバイスウェハ502のコンタクトパッド508/510との間でそれぞれ形成される。一態様では、デバイス506は、デバイスウェハ502上に形成された薄膜バルク波音響共振器(FBAR)である。コンタクトパッド508および510は、デバイス506に電気的な接続を提供する。一態様では、ボンディングパッド504ならびにコンタクトパッド508および510は、フォトリソグラフィにより形成された金製のパッドである。
図6に示すステップ108では、キャップウェハ202を、適切な厚みにまで薄くする。一態様では、キャップウェハ202の外側面(例えば上面)を、標準的なウェハの研磨プロセスによって研磨する。
図7に示すステップ110では、実質的に垂直な側面を有する極めて狭いビア702を、キャップウェハ202を通ってキャップウェハ202の底面上のビアパッド403へと下方に向かって形成する。ビア702は、設計上の要求によって決定された距離だけコンタクタ302からずらされている。ビア702は、様々な形状(例えば、長方形もしくは円形)および配向を有していてよい。一態様では、ビア702を、異方性ドライ深堀シリコンエッチング(例えばボッシュ法)を用いて形成する。簡潔さのために、ビアを1つしか図示してないが、同様のビアを、他のビアパッド405へと下方へ形成することができる。
図8に示すステップ112では、ビア702の幅を広げ、傾斜した側壁を提供する。一態様では、等方性ドライシリコンエッチングにより狭いビア702の幅を広げ、キャップウェハ202の内側から角度80〜87度のわずかに傾斜した側壁を形成する。
図9に示すステップ114では、ビアコンタクト902を、キャップウェハ202の上面に、ビア702に沿って、そしてビアパッド403へと形成する。一態様では、電気めっきプロセスを使用して、ビアコンタクト902を形成し、その場合、シード層をキャップウェハ202の上面およびビア702内に堆積させる。続いて、そのシード層上に金を電気めっきする。このような態様では、ビアの側壁がわずかに傾斜していることによって、金のシード層によるビア702に沿った側壁の被覆が促進される。
ステップ116では、ビアコンタクト902をパターン化して、デバイス506を外部回路に接続するために使用される外側コンタクトパッド904を形成する。一態様では、ビアコンタクト902を、フォトリソグラフィにより、また、めっきされたシード金属をエッチングすることによってパターン化する。シード金属上には電気めっきを施す。外側コンタクトパッド904とビアコンタクト902とは、近接して図示しているが、これらがトレースによって電気的に接続されていれば、離して配置することが可能である。
ステップ118では、デバイスパッケージ900を、接合されたキャップウェハ202およびデバイスウェハ502から、同時に並行して製造された別のデバイスパッケージと共に単一化する。図9でも、デバイスパッケージ900の個々のキャップおよびキャップウェハを示すのに同じ参照番号を使用し、またデバイスパッケージ900の個々のデバイス基板およびデバイスウェハを示すために同じ参照番号を使用していることに留意されたい。
上述のように、デバイスパッケージ900は、特許文献1に記載のビアの周りのシールリング構造のための代替手段を提供する。また、デバイスウェハ502上のコンタクトパッド508および510は、従来のコンタクトパッドよりもはるかに小さい。
以上開示した態様の特徴の別の様々な応用ならびにそれらの組合せは、本発明の範囲内にある。キャップウェハ202およびデバイスウェハ502に対してシリコンを使用したが、ガリウムヒ素(GaAs)のような別の材料を使用することもできる。多くの態様が、添付の特許請求の範囲に含まれる。
本発明の一態様によるデバイスパッケージの製造方法のフローチャートである。 図1の方法を用いたデバイスパッケージ形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージ形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。 図1の方法を用いたデバイスパッケージの形成の一工程の断面図である。
符号の説明
202 キャップウェハ
302 コンタクタ
306 トレッド
308 ガスケット
310 シールリング
402 コンタクタパッド
403 ビアパッド
406 第2のボンディングパッド(キャップウェハ側)
502 デバイスウェハ
504 第1のボンディングパッド(デバイスウェハ側)
506 デバイス
508 コンタクトパッド
702 ビア
900 デバイスパッケージ
902 ビアコンタクト
904 コンタクトパッド

Claims (18)

  1. コンタクトパッド(508)およびデバイス(506)が設けられているデバイス基板(502)と、
    わずかに傾斜した側壁を有するビア(702)を規定し、かつ前記デバイス基板上に取り付けられたキャップ(202)とを備えているデバイスパッケージ(900)であって、
    該キャップが、
    当該キャップの、前記デバイス基板に対向する内側面から延びるコンタクタ(302)であって、該コンタクタから前記ビアがずらされている、コンタクタ、
    前記コンタクタ上に配置され、かつ前記コンタクトパッドに接触するコンタクタパッド(402)、
    前記キャップの内側面にかつ前記ビア(702)の下に設けられ、前記コンタクタパッドに結合しているビアパッド(403)、および
    前記キャップの外側面上にかつ前記ビア内に設けられ、前記ビアパッド(403)に結合しているビアコンタクト(902)
    を備えている、デバイスパッケージ。
  2. 前記コンタクタ(302)が、トレッド(306)を備えている、請求項1に記載のデバイスパッケージ。
  3. 前記コンタクタ(302)が、ガスケット(308)を備えている、請求項1に記載のデバイスパッケージ。
  4. 前記デバイス(506)が、薄膜バルク波音響共振器(FBAR)からなる、請求項1に記載のデバイスパッケージ。
  5. 前記デバイス基板(502)が、前記デバイスの周りを囲んで第1のボンディングパッド(504)をさらに備えており、
    前記キャップ(202)が、該キャップの内側面から延びているシールリング(310)と、該シールリングの上に設けられた第2のボンディングパッド(406)をさらに備えており、該第2のボンディングパッドを備えているシールリングが、前記第1のボンディングパッド上に取り付けられる、請求項1に記載のデバイスパッケージ。
  6. 前記キャップが、該キャップの外側面上に別のコンタクトパッド(904)を備えており、該別のコンタクトパッドが、前記ビアコンタクト(902)に結合している、請求項1に記載のデバイスパッケージ。
  7. デバイスパッケージ(900)の製造方法であって、
    キャップウェハ(202)の内側面上にコンタクタ(302)を形成し、
    前記コンタクタ(302)上にコンタクタパッド(402)を形成し、
    前記キャップウェハの内側面上に、前記コンタクタパッドに結合するビアパッド(403)を形成し、
    デバイスウェハ(502)上にデバイス(506)を形成し、
    前記デバイスウェハ上にキャップウェハを取り付け、その場合、前記コンタクタ上の前記コンタクタパッドが、前記デバイスウェハの、前記キャップウェハに対面する内側面上のコンタクトパッド(508)に接触し、
    わずかに傾斜した側壁を有するビア(702)を、前記キャップウェハを通って前記ビアパッドへと延びるように、かつ前記コンタクタからずらして形成し、
    前記キャップウェハの外側面上にかつビア内に、前記ビアパッドと結合しているビアコンタクト(902)を形成する、方法。
  8. 前記コンタクタ(302)を形成することが、キャップウェハ(202)をエッチングして該コンタクタを形成することを含む、請求項7に記載の方法。
  9. 前記コンタクタ(302)が、トレッド(306)を備えている、請求項8に記載の方法。
  10. 前記コンタクタ(302)が、ガスケット(308)と該ガスケット上のトレッド(306)とを備えている、請求項8に記載の方法。
  11. コンタクタパッド(402)およびビアパッド(403)を形成することが、金属エッチングプロセスを含む、請求項7に記載の方法。
  12. 前記キャップウェハ(202)を取り付けることが、該キャップウェハの内側面に形成され、前記デバイス(506)の周りを囲んでいるシールリング(310)と、前記デバイスウェハの内側面上のボンディングパッド(504)との間に冷間溶接接合部を形成することを含む、請求項7にきさいの方法。
  13. 前記デバイスウェハ(502)上に前記キャップウェハ(202)を取り付ける前記ステップ後、前記ビア(702)を形成する前に、前記キャップウェハを研磨して、その厚みを薄くすることをさらに含む、請求項7に記載の方法。
  14. 前記ビア(702)を形成することが、異方性エッチングを用い、その後、等方性エッチングを行って、当該ビアに、わずかに傾斜した側壁を形成することを含む、請求項7に記載の方法。
  15. 前記ビアコンタクト(902)を形成することが、シード金属を形成し、該シード金属上に金属を電気めっきすることを含む、請求項7に記載の方法。
  16. 前記デバイス(506)が、薄膜バルク波音響共振器(FBAR)からなる、請求項7に記載の方法。
  17. 前記接合されたキャップウェハ(202)およびデバイスウェハ(502)から、デバイスパッケージ(900)を単一化させることをさらに含む、請求項7に記載の方法。
  18. 前記キャップの外側面上に、前記ビアコンタクト(902)に結合する別のコンタクトパッド(904)を形成することをさらに含む、請求項7に記載の方法。
JP2006179164A 2005-06-30 2006-06-29 キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法 Pending JP2007013174A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/173,367 US20070004079A1 (en) 2005-06-30 2005-06-30 Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips

Publications (1)

Publication Number Publication Date
JP2007013174A true JP2007013174A (ja) 2007-01-18

Family

ID=36888161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006179164A Pending JP2007013174A (ja) 2005-06-30 2006-06-29 キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法

Country Status (4)

Country Link
US (1) US20070004079A1 (ja)
JP (1) JP2007013174A (ja)
KR (1) KR20070003644A (ja)
GB (1) GB2427964B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010048669A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 半導体センサ装置
KR100951284B1 (ko) 2007-06-01 2010-04-02 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US8728866B2 (en) 2010-07-29 2014-05-20 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
EP2428486B1 (en) * 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR100594952B1 (ko) * 2005-02-04 2006-06-30 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101259535B1 (ko) * 2006-09-27 2013-05-06 타이코에이엠피(유) 커넥터
KR100831405B1 (ko) * 2006-10-02 2008-05-21 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US20110057307A1 (en) * 2009-09-10 2011-03-10 Topacio Roden R Semiconductor Chip with Stair Arrangement Bump Structures
US8946877B2 (en) * 2010-09-29 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package including cap
US9373666B2 (en) * 2011-02-25 2016-06-21 The Regents Of The University Of Michigan System and method of forming semiconductor devices
US10475408B2 (en) * 2017-11-07 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Liquid crystal display panel with a polarity reversion and gate driving circuit thereof
CN111082768B (zh) * 2018-10-19 2023-10-27 天津大学 封装结构及具有其的半导体器件、具有半导体器件的电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154643A (ja) * 1997-07-29 1999-02-26 Nec Corp 半導体装置及びその製造方法
JP2003531475A (ja) * 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
JP2004503164A (ja) * 2000-07-11 2004-01-29 Tdk株式会社 フィルタの改善
WO2004040618A2 (en) * 2002-10-18 2004-05-13 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ 1つ又は複数のスルーホールを備えた半導体構造
JP2005094019A (ja) * 2003-09-19 2005-04-07 Agilent Technol Inc 光電子デバイスのウェハレベルパッケージおよびパッケージング方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US677263A (en) * 1899-07-18 1901-06-25 Ernst Christian Hermann Pape Process of roasting mixed sulfid ores.
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
CA2312646A1 (en) * 2000-06-28 2001-12-28 Institut National D'optique Hybrid micropackaging of microdevices
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
JP3685138B2 (ja) * 2002-02-18 2005-08-17 日産自動車株式会社 モーター制御装置
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US6919222B2 (en) * 2002-10-22 2005-07-19 Agilent Technologies, Inc. Method for sealing a semiconductor device and apparatus embodying the method
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
WO2004088840A1 (ja) * 2003-03-31 2004-10-14 Ube Industries, Ltd. 圧電薄膜デバイス及びその製造方法
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
JP3875240B2 (ja) * 2004-03-31 2007-01-31 株式会社東芝 電子部品の製造方法
US7576427B2 (en) * 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
KR100622372B1 (ko) * 2004-06-01 2006-09-19 삼성전자주식회사 복수개의 구성유닛을 포함하는 자이로센서 및 그 제조방법
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7234357B2 (en) * 2004-10-18 2007-06-26 Silverbrook Research Pty Ltd Wafer bonded pressure sensor
KR20060034850A (ko) * 2004-10-20 2006-04-26 삼성전자주식회사 배선 장치, 이를 이용한 디바이스 패키지용 보호 캡,그리고 그것들을 제조하기 위한 방법
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
US7274050B2 (en) * 2004-10-29 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Packaging and manufacturing of an integrated circuit
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
US7161283B1 (en) * 2005-06-30 2007-01-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for placing metal contacts underneath FBAR resonators
GB0622340D0 (en) * 2006-11-09 2006-12-20 3M Innovative Properties Co Masking article

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154643A (ja) * 1997-07-29 1999-02-26 Nec Corp 半導体装置及びその製造方法
JP2003531475A (ja) * 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
JP2004503164A (ja) * 2000-07-11 2004-01-29 Tdk株式会社 フィルタの改善
JP2005506701A (ja) * 2001-10-17 2005-03-03 ハイマイト アクティーゼルスカブ 1つ又は複数のスルーホールを備えた半導体構造
WO2004040618A2 (en) * 2002-10-18 2004-05-13 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2006517339A (ja) * 2002-10-18 2006-07-20 モトローラ・インコーポレイテッド 気密封止型マイクロデバイスのフィードスルーの設計および方法
JP2005094019A (ja) * 2003-09-19 2005-04-07 Agilent Technol Inc 光電子デバイスのウェハレベルパッケージおよびパッケージング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951284B1 (ko) 2007-06-01 2010-04-02 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
JP2010048669A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 半導体センサ装置
US8728866B2 (en) 2010-07-29 2014-05-20 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス

Also Published As

Publication number Publication date
GB2427964B (en) 2009-05-27
GB0612744D0 (en) 2006-08-09
KR20070003644A (ko) 2007-01-05
GB2427964A (en) 2007-01-10
US20070004079A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP2007013174A (ja) キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、fbarチップのウェハレベルパッケージングのためのコンタクトを形成する方法
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
US9828240B2 (en) Integrated CMOS back cavity acoustic transducer and the method of producing the same
US7851925B2 (en) Wafer level packaged MEMS integrated circuit
US7161283B1 (en) Method for placing metal contacts underneath FBAR resonators
US7291904B2 (en) Downsized package for electric wave device
KR100620810B1 (ko) Mems 소자 패키지 및 그 제조방법
US7955885B1 (en) Methods of forming packaged micro-electromechanical devices
US20050104204A1 (en) Wafer-level package and its manufacturing method
US20100053922A1 (en) Micropackaging method and devices
US9112001B2 (en) Package systems and manufacturing methods thereof
JPH1167820A (ja) 半導体装置及びその製造方法
JP2008047914A (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
US9446945B2 (en) Isolation structure for MEMS 3D IC integration
JP2006351591A (ja) マイクロデバイスのパッケージング方法及びマイクロデバイス
US8022594B2 (en) Surface acoustic wave device
KR100661350B1 (ko) Mems 소자 패키지 및 그 제조방법
US9254997B2 (en) CMOS-MEMS integrated flow for making a pressure sensitive transducer
US20060141652A1 (en) MEMS device package and method for manufacturing the same
KR100618343B1 (ko) 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
CN110868679B (zh) 麦克风封装结构
US11362637B2 (en) Bulk acoustic wave structure, bulk acoustic wave device, and manufacturing method thereof
TWI430404B (zh) 緊密半導體封裝的製造
CN113659954B (zh) 一种体声波谐振器及其封装方法和电子设备
JP2021145072A (ja) パッケージ及びパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018