WO2004088840A1

WO2004088840A1 - 圧電薄膜デバイス及びその製造方法

Info

Publication number: WO2004088840A1
Application number: PCT/JP2004/004507
Authority: WO
Inventors: Keigo Nagao; Kosuke Nishimura; Tetsuo Yamada; Osamu Otani; Sakae Matsuzaki
Original assignee: Ube Industries, Ltd.
Priority date: 2003-03-31
Filing date: 2004-03-30
Publication date: 2004-10-14
Also published as: JP4395892B2; US20060202769A1; JPWO2004088840A1

Abstract

振動用空間（２０）を有する基板（１２）と、この基板の上面側に形成された圧電積層構造体（１４）とを有しており、この圧電積層構造体は圧電体膜（１６）とその両面にそれぞれ形成された下部電極（１５）及び上部電極（１７）とを含み、振動用空間（２０）は圧電積層構造体（１４）の少なくとも一部及び絶縁体層（１３）の一部を含んで構成される振動部（２３）の振動を許容するように形成されている圧電薄膜デバイス（１０）。振動用空間（２０）は、基板内に中間面（２５）を形成するように基板（１２）の下面から上面に向けて形成された第１のビアホール（２１）と、上下方向に見て第１のビアホール（２１）の内側に位置するように中間面（２３）から基板の上面に向けて形成された第２のビアホール（２２）とにより構成されている。

Description

明細書圧電薄膜デバイス及ぴその製造方法技術分野：

本発明は、圧電体膜を利用した圧電薄膜共振器の単独または複数個の組み合せを有してなる圧電薄膜デバイス及ぴその製造方法に関するものであり、更に詳細に記せば、通信機用フィルタに使用され得る上記圧電薄膜デバイス及びその製造方法に関する。背景技術：

圧電現象を応用したデバイスは広範な分野で用いられている。携帯機器の小型化と省力化が進む中で、 R F用および I F用フィルタとして弾性表面波（S u r f a c e A c o u s t i c Wa v e : SAW) デパイスの使用が拡大している。 S A Wフィルタは設計および生産技術の向上によりユーザーの厳しい要求仕様に対応してきたが、利用周波数の高周波数化と共に特性向上の限界に近づき、電極形成の微細化と安定した出力確保との両面で大きな技術革新が必要となってきている。

一方、圧電体薄膜の厚み振動を利用した薄膜パルク波共振器（Th i n F i 1 m B u l k A c o u s t i c R e s o n a t o r :以下「F BAR」という）、積層型薄膜バルタ波共振器おょぴフィルタ（S t a c k e d T h i n F i l m B u l k A c o u s t i c R e s o n a t o r s a n d

I t e r s :以下「S BAR」という）は、基板に設けられた薄い支持膜の上に、主として圧電体より成る薄膜と、これを駆動する電極とを形成したものであり、ギガへルツ帯での基本共振が可能である。 F BARまたは S BARでフィルタを構成すれば、著しく小型化でき、かつ低損失 ·広帯域動作が可能な上に、半導体集積回路と一体化することができるので、将来の超小型携帯機器への応用が期待されている。

このような弾性波を利用した共振器またはフィルタ等に応用される F B ARまたは S BARなどの圧電薄膜共振器は、以下のようにして製造される。シリコンなどの半導体単結晶基板、またはシリコンウェハの表面に多結晶ダイャモンドまたはエリンパーなどの恒弹性金属などを成膜してなる基板の表面上に, 種々の薄膜形成方法によって、誘電体薄膜、導電体薄膜またはこれらの積層膜からなる下地膜を形成する。この下地膜上に圧電体薄膜を形成し、さらに必要に応じた上部構造を形成する。各膜の形成後に、または全ての膜を形成した後に、各々の膜に物理的処理または化学的処理を施すことにより、微細加工またはパタ一二ングを行う。次に、湿式法に基づく異方性エッチングにより基板を加工し、圧電体薄膜の一部を含んでなる振動部の下方に位置する基板部分を除去して、振動部を含む浮き構造を作製し、最後に 1デバイス単位に分離することにより圧電薄膜共振器を得る。 …

例えば、従来知られている圧電薄膜共振器は、基板の上面に下地膜、下部電極、圧電体薄膜および上部電極を形成した後に、基板の下面側から振動部となる部分の下方にある基板部分を除去して、ビアホールを形成することにより製造されている（例えば、特開昭 5 8— 1 534 1 2号公報及ぴ特開昭 60 - 14 2607 号公報参照）。基板がシリコンからなるものであれば、加熱 KOH水溶液を使用してシリコン基板の一部を下面（裏面）からエッチングして取り去ることにより、ビアホールを形成する。これにより、シリコン基板の上面側において、圧電体膜が複数の金属電極の間に挟み込まれた構造体の縁部をビアホールの周囲の部分で支持した形態を有する共振器を作製できる。

D しかしながら、 KOHなどのアルカリを使用したウエットエッチングを行うと、 (1 1 1) 面に平行にエッチングが進行するため、（1 00) シリコン基板表面に対して 54. 7度の傾斜でエッチングが進行し、隣り合う共振器の間の距離を著しく大きくしなければならない。例えば、厚さ 55 0 μπιのシリコンウェハの上に構成された約 1 50 μ πιΧ 1 50 mの平面寸法を有するデパイスは、約 95 30 mX 93 0 A mの裏面側エッチング開口部を必要とし、隣り合う共振器の中心間距離は 9 30 /X m以上になってしまう。このことは、 F BARの集積化を妨げるばかりでなく、隣り合う圧電薄膜共振器を接続する金属電極が長くなり、その電気抵抗が大きくなるために、圧電薄膜共振器を複数個組み合わせて作製される圧電薄膜デバイスの揷入損失が著しく大きくなるという問題がある。また、開口部 930 /zmというような大きなビアホールの形成された基板は破損しやすくなるばかりでなく、最終製品の取得量（個数）即ち基板上の圧電薄膜デバイスの歩留まりも制限を受け、基板表面の約 1 20の領域を有効なデバイス領域として利用できるだけとなる。一方、複数個の共振器にまたがるような大きなビアホールを形成することも考えられるが、その場合にはビアホールはますます大き

5 くなり、デバイスの強度が著しく低下して、更に破損しやすくなる。

圧電薄膜デバィスに応用される FBARまたは S BARなどの圧電薄膜共振器を製造する従来の第 2の方法は、空気プリッジ式 F BARデバイスを作ることである（例えば、特開平 2— 1 3 1 09号公報参照）。通常、最初に犠牲層（S a c r i f i c i a l l a y e r ) を設置し、次にこの犠牲層の上に圧電薄膜共

10 振器を製作する。プロセスの終わりまたは終わり近くに、犠牲層を除去して、振動部を形成する。処理はすべて基板の上面側で行なわれるから、この方法は、基板両面におけるパターンの整列およぴ大面積の基板下面側開口部を必要としない。犠牲層として燐石英ガラス（P SG) を使用した空気ブリッジ式の FB AR/S B ARデバイスの構成と製造方法も開示されている（例えば、特開 2000— 6

15 9 5 94号公報参照）。

しかしながら、この方法においては、エッチングによる基板上面への空洞形成、熱 CVD (C h e m i c a 1 V a o r D e p o s i t i o n) 法による基板上面側への犠牲層の堆積、 CMP (Ch em i c a l Me c h a n i c a l P o l i s h i n g) 研磨による基板上面の平坦化および平滑化、犠牲層上への

2 下部電極、圧電体おょぴ上部電極の堆積とパターン形成という一連の工程の後に、空洞まで貫通するビア（穴）を開け、基板上面側に形成した圧電積層構造体をレジスト等で保護して、ビアを通してエッチング液を浸透させることにより犠牲層を空洞から除去する、という長くて複雑な工程を必要とし、パターン形成に使用するマスク数も大幅に増加する。製造工程が長くて複雑になると、それ自体、デ

S パイスの高コスト化をもたらすと共に、製品の歩留りが低下して、更にデバイスを髙コストなものにしてしまう。このような高価なデバイスを移動体通信機用の汎用部品として普及させることは困難である。また、燐石英ガラス（P S G) な ' どの犠牲層を除去するために使用するエッチング液が、圧電積層構造体を構成する下部電極、圧電体および上部電極の各層を浸食してしまうので、前記の上部構

30 造に使用できる材料が著しく限定されるばかりでなく、所望の寸法精度を有する F B A Rまたは S B A Rの構造を作製することが難しいという深刻な問題がある _c 上記の基板下面側から異方性エッチングで振動用空間としてのビアホールを形成する方式と、基板上面側のみで空気プリッジを形成する方式との種々の問題点を解決するために、基板下面側から D e e p R I E (深掘り型反応性イオンェツチング）法を用いて、基板面に対して垂直な側壁を有するビアホールを形成することにより振動用空間を形成する方式の圧電薄膜デバイスの製造方法が提案されている（例えば、国際公開 [WO ] 2 0 0 4 / 0 0 1 9 6 4号公報参照）。この方式によれば、ビアホールの側壁が垂直であるため、隣り合う圧電薄膜共振器を空気プリッジ方式と同程度まで近づけることができるにもかかわらず、空気ブリッジ方式のような複雑な工程を一切必要と'しない。しかしながら、 D e e p R I E法による基板のエッチング加工においては、製造工程でハンドリング可能な厚み例えば 2 0 0 ;z m〜 6 0 0 m厚の基板を使用した場合に、基板面内の位置によって若干のエッチング速度のばらつきがある。このため、形成される振動用空間の形状特に圧電積層構造体に面する基板開口部の形状は、圧電薄膜共振器が形成される基板面内の位置によって異なるようになる。そのため、所要の共振周波数を持つ圧電薄膜共振器の作製が困難で、また 1つの基板に複数の圧電薄膜共振器を作製する場合には複数の圧電薄膜共振器間で共振周波数にばらつきが生ずるという問題があった。

F B A Rおよび S B A Rは、薄膜中における厚み方向の弾性波の伝播によって共振を得ているため、基板上の絶縁層、下部電極、圧電体薄膜、上部電極などから構成される圧電積層構造体の膜厚均一性はもとより、振動用空間の形状精度によっても、特性が大きな影響を受ける。このため、基板内で特性の均一な複数の圧電薄膜デバイスを得ることが著しく困難になっている。

このような理由により、ギガへルツ帯域で十分な性能を発揮する圧電薄膜デバイスは、未だ得られていない。したがって、工程が単純で、基板面内の位置による特性のばらつきのない圧電薄膜デバィスの製造方法の確立と、それによつて製造された特性の安定した圧電薄膜デバイスの実現が強く望まれている。発明の開示：

本発明は上記問題点に鑑みてなされたもので、その目的は、工程が単純で、基板面内の位置によらず、圧電積層構造体に面する振動用空間を良好に形成することができる圧電薄膜デバイスの製造方法、及ぴこの方法により製造される圧電薄膜デパイスを提供することである。

以上の如き目的を達成すべく、振動用空間の形成方法について鋭意検討した結果、本発明者は、基板下面側より基板の厚みより小さな深さを持つ第 1のビアホールを形成し、そのビアホールの底面を基準として第 2のビアホールを形成することにより振動用空間を形成することが、圧電薄膜デバイスの特性の安定化及び低コスト化の両面で最も好ましい解決手段であることを見出した。

即ち、本発明によれば、以上の如き目的を達成するものとして、

振動用空間を有する基板と、該基板の上面側に形成された圧電積層構造体とを有しており、該圧電積層構造体は圧電体膜とその両面にそれぞれ形成された電極とを含み、前記振動用空間は前記圧電積層構造体の少なくとも一部を含んで構成される振動部の振動を許容するように形成されている圧電薄膜デバイスであって、前記振動用空間は、前記基板内に中間面を形成するように前記基板の下面から上面に向けて形成された第 1のビアホールと、上下方向に見て前記第 1のビアホールの内側に位置するように前記中間面から前記基板の上面に向けて形成された第 2のビアホールとにより構成されていることを特徴とする圧電薄膜デバイス、が提供される。

本発明の一態様においては、前記基板の上面側に複数の前記振動部が形成されており、前記第 1のビアホールが前記複数の振動部のそれぞれのための前記振動用空間の一部を共有するように形成されており、さらに、前記中間面から前記複数の振動部のそれぞれに対応して複数の前記第 2のビアホールが形成されている本発明の一態様においては、上下方向に見て前記第 2のビアホールが前記第 1 のビアホールの少なくとも 2 m内側に位置する。本発明の一態様においては、前記第 2のビアホールの深さが 1 0 m ~ 1 5 0 μ mである。

更に、本発明によれば、以上の如き目的を達成するものとして、

上記のような圧電薄膜デバイスを製造する方法であって、前記基板の振動用空間を形成するに際して、基板材の下面から上面に向けて該基板材内に底面を形成するように第 1のビアホールを形成し、その後、上下方向に見て前記第 1のビアホールの内側に位置するように前記底面から前記基板材の上面に向けて第 2のビァホールを形成し、これにより前記基板材内に残留する前記底面の部分により前記中間面を形成することを特徴とする、圧電薄膜デバイスの製造方法、が提供される。

本発明の一態様においては、前記圧電薄膜デバイスは前記基板の上面側に複数の前記振動部を有しており、前記第 1のビアホールを前記複数の振動部につき共通に形成し、前記底面から前記複数の振動部のそれぞれに対応して複数の前記第 2のビアホールを形成する。本発明の一態様においては、前記基板材として S O I ウェハを使用し、その絶縁層の一部により前記第 1のビアホールの底面を構成する。本発明の一態様においては、前記第 2のビアホールを深掘り型反応性ィォンエッチング法により形成する。

以上のような本発明によれば、工程が単純で、基板面内の位置によらず、振動部に面する振動用空間を良好に形成することができ、もって基板面内の位置による特性のばらつきがなく特性の安定した圧電薄膜デバイスが提供される。図面の簡単な説明：

図 1は、本発明による圧電薄膜デバイス（圧電薄膜共振器）の実施形態を示す模式的平面図である。

図 2は、図 1の X— X断面図である。

図 3は、本発明による圧電薄膜デバイス（圧電薄膜フィルタ）の実施形態を示す模式的平面図である。

図 4は、図 3の X— X断面図である。

図 5は、本発明による圧電薄膜デバイス（圧電薄膜フィルタ）の実施形態を示す模式的平面図である。

図 6は、図 5の X— X断面図である。

図 7は、マイクロ波パッケージに実装された本発明の圧電薄膜デバイスの一実施形態を示す模式的断面図である。

図 8は、比較例で使用した圧電薄膜デバイス（圧電薄膜共振器）を示す模式的平面図である。

図 9は、図 8の X— X断面図である。

図 1 0は、比較例で使用した圧電薄膜デバイス（圧電薄膜フィルタ）を示す模式的平面図である。

図 1 1は、図 1 0の X— X断面図である。

図 1 2は、比較例で使用した圧電薄膜デバイス（圧電薄膜共振器）を示す模式的平面図である。

図 1 3は、図 1 2の X— X断面図である。

図 1 4 A及ぴ図 1 4 Bは、図 1の圧電薄膜デバイスの製造方法の実施形態を説明するための模式的断面図である。発明を実施するための最良の形態：

以下に、本発明の実施の形態について詳細に説明する。

図 1は本発明による圧電薄膜デバイス（圧電薄膜共振器 1 0 ) の実施形態を示す模式的平面図であり、図 2はその X— X断面図である。これらの図において、圧電薄膜共振器 1 0は基板 1 2、該基板 1 2の上面に形成された絶縁体層 1 3および該絶縁体層 1 3の上に形成された圧電積層構造体 1 4を有する。圧電積層構造体 1 4は絶縁体層 1 3の上に形成された下部電極 1 5、該下部電極 1 5の一部を覆うようにして絶縁体層 1 3の上に形成された圧電体膜 1 6および該圧電体膜 1 6の上に形成された上部電極 1 7からなる。

基板 1 2には、その下面から上面に向けて振動用空間 2 0を構成する第 1のビァホール 2 1が形成されている。さらに、第 1のビアホール 2 1の底面に相当する下向きの中間面 2 5から基板上面に向けて振動用空間 2 0を構成する第 2のビァホール 2 2が形成されている。図 1から明らかなように、第 2のビアホール 2 2は、上下方向に見て前記第 1のビアホール 2 1の内側に位置する。かくして、第 1のビアホール 2 1及び第 2のビアホール 2 2により振動用空間 2 0が構成される。

絶縁体層 1 3の一部は振動用空間 2 0に向けて露出している。この絶縁体層 1 3の露出部分、およびこれに対応する圧電積層構造体 1 4の部分が振動部（振動ダイヤフラム） 2 3を構成する。かくして、振動用空間 2 0は、圧電積層構造体 1 4の一部及び絶縁体層 1 3の一部により構成される振動部 2 3の振動を許容するように形成されている。

なお、本発明においては、基板 1 2の上面側に圧電積層構造体 1 4が形成されるのであるが、これは、図 2に示すように、基板 1 2の上面に他の層（図 2の場合、絶縁体層 1 3) を形成し、その層を介して圧電積層構造体 1 4を形成してもよいし、あるいは、基板 1 2の表面層を処理して基板内に他の層（例えば、絶縁体層）を形成し、その上に圧電積層構造体 14を形成する場合のように、基板 1 2の上面に直接圧電積層構造体 14を形成してもよい。また、基板 1 2と圧電積層構造体 14との間に他の層を介在させる場合も、 1つの層に限定されることはなく複数層を介在させてもよい。また、介在させる層は絶縁層に限定されない。基板 1 2としては、 S i (1 00) 単結晶などの単結晶からなるもの、または S i単結晶などの基材の表面にシリコン、ダイヤモンドその他の多結晶膜を形成してなるものを用いることができる。また、基板 1 2としては、その他の半導体さらには絶縁体からなるものを用いることも可能である。

絶縁体層 1 3としては、例えば酸化シリコン（S i 0₂) を主成分とする誘電体膜、窒化シリコン（S i N_x) を主成分とする誘電体膜、および酸化シリコンを主成分とする誘電体膜と窒化シリコンを主成分とする誘電体膜との積層膜を用いることができる。この絶縁体層 1 3の材質について、主成分とは、誘電体膜中の含有量が 50当量％以上である成分を指す。誘電体膜は単層からなるものであつてもよいし、密着性を高めるための層などを付加した複数層からなるものであつてもよい。絶縁体層 1 3の厚さは、例えば厚さ 2. Ο μπι未満である。絶縁体層 1 3の形成方法としては、基板 1 2の表面の熱酸化法や CVD (C h e m i c a 1 V a p o r D e o s i t i o n) 法が例示される。また、本発明においては、エッチングにより、振動部 23に対応する領域の絶縁体層 1 3を総て除去して、下部電極 1 5が振動用空間 20に向けて露出した構造の圧電薄膜共振器も採用することができる。このように、振動部 2 3に対応する領域の絶縁体層 1 3を総て除去することにより、共振周波数の温度特性は若干悪化するものの、音響的品質係数（Q値）が向上するという利点がある。

下部電極 1 5は、スパッタ法ゃ蒸着法で形成された金属層、及び必要に応じて該金属層と絶縁体層 1 3との間に形成される密着金属層を積層することにより構成され、その厚さは、例えば 5 0 ηπ！〜 500 nmである。材質として特に限定はないが、金（Au) 、白金（P t ) 、チタン（T i ) 、アルミニウム（A 1 ) 、モリブデン（Mo) 、タングステン（W) などが好適に利用される。所定の形状にパターユングする方法としては、ドライエッチングやゥヱットエッチングなどのフォトリソグラフィー技術や、リフトオフ法を適宜使用することができる。圧電体膜 1 6は、窒化アルミニウム (A 1 N) 、酸化亜鉛（Z nO) 、硫化力ドミゥム（C d S) 、チタン酸鉛（P b T i 0₃、 PTと略記される）、チタン酸ジルコン酸鉛（P b (Z r、 T i ) 0₃、 P Z Tと略記される）などからなるものが用いられる。特に A 1 Nは、弾性波の伝播速度が速く、高周波帯域で動作する圧電薄膜共振器または圧電薄膜フィルタなどの圧電薄膜デバイス用の圧電体膜として適している。その厚さは、例えば 0. 5 /im〜3. Ο μπιである。所定の形状にパターニングする方法としては、ドライエッチングゃゥエツトエツチングなどのフォトリソグラフィー技術を適宜使用することができる。 ■

上部電極 1 7は、下部電極 1 5と同様にスパッタ法ゃ蒸着法などにより形成された金属層が使用される。材質としては、金（Au) 、白金（P t ) 、チタン (T i ) 、アルミニウム（A 1 ) 、モリブデン（Mo) 、タングステン（W) などが好適に利用される。上部電極 1 7の厚さは、例えば 50 ηπ！〜 500 nmである。所定の形状にパターニングする方法としては、下部電極 1 5と同様にドラィエッチングやウエットエッチングなどのフォトリソグラフィー技術や、リフトオフ法が適宜使用される。

次に、図 14 A及び図 14 Bを参照して図 1及ぴ図 2の実施形態の圧電薄膜デパイスの製造方法の実施形態、特に基板 1 2の振動用空間 20の形成方法につき説明する。

先ず、図 14 Aに示されるように、上記基板 1 2の素材である基板材 1 2 ' の上面に、上記のような絶縁体層 1 3及ぴ圧電積層構造体 14を形成する。

次に、絶縁体層 1 3及ぴ圧電積層構造体 1 4に対する保護膜を形成した後に、基板材 1 2' の下面側から、水酸化カリウム（KOH) や TMAH (テトラメチルアンモニゥムハイド口オキサイド）などのアルカリ系水溶液を利用した異方性エッチング法、または S F ₆ガスを利用したドライエッチング法を適用して、図 1 4 Bに示されるような第 1のビアホール 2 1を形成する。該第 1のビアホール 2 1は、基板材 1 2 ' の上面には到達しておらず、基板材 1 2' 内に下向きの底面 25 ' が形成される。この底面 25 ' は、基板材 1 2 ' の上面から距離 Tの位置にある。第 1のビアホール 2 1 を形成した時点で、スプレ^"式フォトレジスト塗布装置等を用いて第 1のビアホールの底面 2 5 ' も含めて基板材 1 2 ' の下面全体にフオトレジストを塗布する。さらに、形成すべき振動部に対応する部分のフオトレジストをフォトリソグラフィ一により除去し、このパターン化されたフォトレジストをマスクとして用いて、 S F ₆などを用いたドライエッチング法、または S F ₆ガスと C ₄ F ₈ガスとを交互に用いる D e e p R I E法により、絶縁体層 1 3が露出するまで基板材 1 2 ' を第 1のビアホールの底面 2 5 ' から基板材上面に向けてエッチングして、図 1及ぴ図 2に示されるような第 2のビアホール 2 2 を形成する。

これにより、第 1のビアホールの底面 2 5 ' の一部が中間面 2 5として残り、図 1及び図 2に示される圧電薄膜デバイスが得られる。上下方向に見て第 2のビァホール 2 2は第 1のビアホール 2 1より距離 Wだけ内側に位置する。即ち、中間面 2 5の幅は Wである。 Wは、好ましくは 2 /i m以上であり、例えば 5 μ π！〜 5 0 μ mである。

第 2のビアホール 2 2を形成する際には、第 1のビアホールの底面 2 5 ' にフォトレジストを塗布して、フォトリソグラフィ一によりパターン形成する必要がある。塗布するフォトレジストの厚さは、第 2のビアホール 2 2の深さによって変わるが、通常 0 . 5 ！〜 4 i mである。底面 2 5 ' の端部直近では、近接する側壁面の影響により、塗布されるフォトレジストの厚さに不均一が生じ易く、これがパターン精度低下の原因となる。更に、底面 2 5，の端部直近では、エツチングによる加工精度自体も低下し易い。従って、中間面 2 5の幅が小さすぎると、形成される第 2のビアホール 2 2の寸法精度が低下して、歩留まりが低下する傾向にある。逆に、中間面 2 5の幅が大きすぎると、基板材あたりの最終製品の取得量が少なくなる傾向にある。また、圧電薄膜共振器を複数個組み合わせて圧電薄膜デバイスを作製する場合には、中間面 2 5の幅が大きすぎると、隣り合ぅ圧電薄膜共振器を接続する金属電極が長くなり、その電気抵抗が大きくなるため、作製される圧電薄膜デバイスの挿入損失が増加する傾向にある。

また、第 2のビアホール 2 2の深さ即ち基板 1 2の厚さから第 1のビアホール 2 1の深さを除いた寸法は Tである。 Tは、好ましくは 1 0 μ m〜 1 5 0 / mであり、更に好ましくは 1 5〜： l O O /z mであり、特に好ましくは 2 0〜8 0 ζ πι である。第 2のビアホール 2 2の深さ Tが大きくなりすぎると、第 2のビアホール 2 2の加工精度が低下しやすくなり、歩留まりが低下する傾向にある。また、この深さが小さくなりすぎると、振動部 2 3及びその周囲の強度が低下し、特にダイシング工程などの製造工程において破損する確率が著しく増加する傾向にある。

以上のように、振動用空間 2 0を構成するビアホールの形成の工程を 2段階に分けることにより、基板の厚さ全体を 1つの工程でドライエッチング法や D e e p R I E法を用いて一気にビアホール形成を行うのに比べて、基板面内でのェツチング速度差による加工ムラが低減され、加工形状の安定性が著しく向上する _c 特に、共振器の特性には振動部 2 3が露出する振動用空間 2 0の開口部即ち基板 1 2の上面側の第 2のビアホール 2 2の開口部の形状が影響するのであるが、本発明によれば、第 2のビアホール 2 2の形成は基板 1 2の厚さに比べて小さい深さ Tにっき行えばよいので、第 2のビアホール 2 2の開口部の形状を高い精度で所要のものとすることができる。かくして、基板面内の位置によらず特性の安定した圧電薄膜共振器の製造が可能となる。

図 3は本発明による圧電薄膜デバイス（圧電薄膜フィルタ 1 1 ) の実施形態を示す模式的平面図であり、図 4はその X— X断面図である。これらの図においては、上記図 1およぴ図 2における部材と同様の機能を有する部材には同一の符号が付されている。

本実施態様では、圧電積層構造体 1 4の一部及び絶縁体層 1 3の一部により構成される互いに隣接した 4つの振動部 2 3に対して共通の第 1のビアホール 2 1 が形成されており、該ビアホールの底面に相当する中間面 2 5から各振動部 2 3 に向けて個別に第 2のビアホール 2 2が形成されている。

本実施形態では、第 1のビアホール 2 1を複数の振動部 2 3のそれぞれのための振動用空間の一部を共有するように形成しているため、厚みの大きい基板 1 2 を使用しても、互いに隣接する振動部間の距離は、第 2のビアホールの間隔のみで調整でき、隣接振動部同士を近接させることができるため、基板を有効に活用することが出来るとともに、これら振動部に接続される配線等を短くできるため、信号の損失の少ない優れたフィルタ等を提供することができる。

図 5は本発明による圧電薄膜デバイス（圧電薄膜フィルタ 1 1 ) のさらに別の実施形態を示す模式的平面図であり、図 6はその X— X断面図である。これらの図においては、上記図 1〜図 4における部材と同様の機能を有する部材には同一の符号が付されている。

本実施形態は、基板 1 2として、 SO I (S i l i c o n o n I n s u l a t o r ) ウェハを用いている。 SO I ウェハは、酸化されていないウェハ（ベースウェハ） 1 2 aと必要な酸化膜からなる絶縁層 1 2 cが付加形成されたゥェハ（ポンドウェハ） 1 2 bの絶縁層 1 2 c側とを貼り合せ、ポンドウェハ 1 2 b の他方側（活性層側）を研削 ·研磨することにより、基板 1 2の厚み方向の任意の位置に絶縁層 1 2 cを配置してなるウェハである。

シリコン基板の KOH水溶液などを用いたウエットエッチング法、 S F₆ガスを用いるドライエッチング法、さらには S F ₆ガスと C₄F ₈ガスとを交互に用いる D e e p R I E法は、 S i とその酸化物 S i 0₂とのエッチング速度差（選択比）を利用している。このエッチング速度差は通常 1 00〜400程度と大きい。すなわち、 S i 0₂はエッチング速度が S iに比べて非常に小ざい。よって、第 1のビアホール 2 1を形成する際の終点として、 S O I ウェハの酸化膜（S i O ₂) 1 2 cを用いれば、基板内の第 1のビアホール 2 1の中間面 2 5の位置 (深さ）をさらに高い精度で制御することが可能となる。

第 2のビアホール 22の形成の際には、適切な振動部 23を形成するように特定の形状に S O I ウェハの絶縁層 1 2 cをフォトリソグラフィによりふつ酸緩衝溶液でエッチング除去し、残留する絶縁層の単独もしくは残留絶縁層と残留フォトレジストとの双方をマスクとして用いて、 D e e p R I E法を行う。よって、加工精度は著しく向上し、基板面内の全域でほぼ均一な特性をもつ圧電薄膜フィルタを製造することが可能となる。

以下に実施例および比較例を示し、本発明をさらに詳細に説明する。

[実施例 1 ]

本実施例では、以下のようにして、図 1及ぴ図 2に示されている構造の複数の圧電薄膜デバイス（圧電薄膜共振器）を共通の基板を用いて作製した。

すなわち、厚さ 200 μ mの 4ィンチ（1 00) S i ウェハの両面に熱酸化法により、厚さ 0. 3 / Π1の S i 0₂層を形成した後、 S i ウェハ上面にフォトレジストを塗布し、図 1に示すごとき下部電極用のレジストパターン形成を行った。この S i ウェハの上面に、 D Cマグネトロンスパッタ法により、ガス圧 0 . 5 P a、基板温度 1 5 0 °Cの条件で、厚さ 0 . 2 3 /z mの M o層を形成した後、レジスト剥離液中で超音波洗浄を行うことにより M o層を所望の形状にパターン化して、下部電極を形成した。次に、このウェハの上面に、純度 9 9 . 9 9 9 %の A 1ターゲットを用い、反応性マグネトロンスパッタ法により、全ガス圧 0 . 5 P a、ガス組成 A r / N ₂ = 1 / 1、基板温度 3 0 0 °Cの条件で、厚さ 1 . 4 0 mの A 1 N圧電体膜を形成した。次に、熱燐酸を使用したウエットエッチングにより、 A 1 N圧電体膜を図 1に示す所定の形状にパターン化した。続いて、フォトレジストを塗布し、上部電極用のフォトマスクを用い、所定の形状にレジストをパターン化した後、 D Cマグネトロンスパック法により、厚さ 0 . 1 7 /z mの M o層を形成した。さらに、レジスト剥離液中で超音波洗浄を行うことにより、 M o層を所望の形状にパターン化して、上部電極を形成した。

以上の方法により上面側に熱酸化膜からなる絶縁体層及ぴ圧電積層構造体を作製した S i ウェハの下面側に、フォトレジストを塗布し、第 1のビアホールのフオトマスクを用いてパターン化し、ふつ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、 K O H水溶液中でウエットエツチすることにより、基板厚みの 7 5 %の 1 5 0 μ mの深さまでェツチングを行って、複数の第 1のビアホールを形成した。

続いて、スプレー式のフォトレジスト塗布装置を用いて、第 1のビアホールの底面も含めて基板の下面全体にフォトレジストを塗布した。さらに、形成すべき振動部の形状に等しいフォトマスクを用いて、フォトレジストをパターン化し、これをマスクとして用いて D e e p R I E装置によりウェハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状の第 2のビアホールを形成し、かくして第 1のビアホール及ぴ第 2のビアホールからなる振動用空間を作製した。中間面の幅の最小値は 5 mであった。

以上の製造工程により、 4インチ S i基板全面に、複数の振動部を形成し、複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器の I / O端子には G S Gマイク口プローバを接触させた。

本実施例における基板のサイズ及び厚み、第 1及ぴ第 2のビアホール（単に「ビア」と記すこともある：以下同様）の深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まり（周波数分布 ± 0 . 1 %以内で破損の無い合格品の割合）は表 1に示す通りであった。

[表 1 ] '

[実施例 2 ]

本実施例では、以下のようにして、図 1及ぴ図 2に示されている構造の圧電薄膜デバイス（圧電薄膜共振器）を作製した。

すなわち、第 1のビアホール及び第 2のビアホールの深さをそれぞれ 1 8 0 μ m及び 2 0 μ mとしたこと以外は実施例 1 と同様な方法で圧電薄膜共振器を作製した。

本実施例における基板のサイズ及ぴ厚み、第 1及び第 2のビアホールの深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及ぴデパイス歩留まりは表 1に示す通りであった。

[実施例 3 ]

すなわち、第 1のビアホール及ぴ第 2のビアホールの深さをそれぞれ 1 0 0 m及び 1 0 0 μ mとしたこと以外は実施例 1に示す方法と同様な方法で圧電薄膜共振器を作製した。本実施例における基板のサイズ及ぴ厚み、第 1及ぴ第 2のビアホールの深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まりは表 1に示す通りであった。

[実施例 4]

本実施例では、以下のようにして、図 3及ぴ図 4に示されている構造の圧電薄膜デバイス（圧電薄膜フィルタ）を作製した。

すなわち、厚さ 3 00 / mの 6インチ（1 00) S i ウェハを用い、第 1のビァホール及ぴ第 2のビアホールの深さをそれぞれ 240 /X m及ぴ 60 /X mとしたこと以外は実施例 1に示す方法と同様な方法で圧電薄膜フィルタを作製した。本実施例における基板のサイズ及び厚み、第 1及び第 2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表 1に示す通りであった。

[実施例 5]

すなわち、第 1のビアホール及ぴ第 2のビアホールの深さをそれぞれ 200 m及び 1 00 Z mとしたこと以外は実施例 4に示す方法と同様な方法で圧電薄膜フィルタを作製した。

本実施例における基板のサイズ及ぴ厚み、第 1及び第 2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及ぴデパイス歩留まりは表 1に示す通りであった。

[実施例 6]

本実施例では、以下のようにして、図 5及ぴ図 6に示されている構造の複数の圧電薄膜デバイス（圧電薄膜フィルタ）を共通の基板を用いて作製した。

すなわち、熱酸化法により、厚さ 5 50 /zmの 6インチ SO I ウェハ（活性層厚み 50 /X m、絶縁層厚み 0. 5 μ m) の両面に厚さ 0. 5 / mの S i〇₂層を形成した後、上面側（活性層側）にフォトレジストを塗布し、図 5及び図 6に示すごとき下部電極用のレジストパターン形成を行った。この S i ウェハの上面に、 DCマグネトロンスパッタ法により、ガス圧 0. 5 P a、基板温度 1 50での条件で、厚さ 0. 23 / mの Mo層を形成した後、レジスト剥離液中で超音波洗浄を行うことにより M o層を所望の形状にパターン化して下部電極を形成した。次に、このウェハの上面に、純度 9 9 . 9 9 9 %の A 1ターゲットを用い、反応性マグネトロンスパッタ法により、全ガス圧 0 . 5 P a、ガス組成で ^^ -ェ / 1、基板温度 3 0 0 °Cの条件で、厚さ 1 . 4 0 // mの A l N圧電体膜を形成した。次に、熱燐酸を使用したウエットエッチングにより、 A 1 N圧電体膜を図 5 及び図 6に示す所定の形状にパターン化した。続いて、フォトレジストを塗布し、上部電極用のフォトマスクを用い、所定の形状にレジストをパターン化した後、 D Cマグネトロンスパッタ法により、厚さ 0 . 1 7 μ mの M o層を形成した。さらに、レジスト剥離液中で超音波洗浄を行うことにより、 M o層を所望の形状にパターン化して上部電極を形成した。

以上の方法により、上面に熱酸化膜からなる絶縁体層及ぴ圧電積層構造体を作製した S O I ウェハの下面側に、フォトレジストを塗布し、第 1のビアホールのフォトマスクを用いてパターン化し、ふつ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、 K O H水溶液中でウエットエッチすることにより、 S O I ウェハの絶縁層までエッチングを行つた。続いて、スプレー式のフォトレジスト塗布装置を用いて、第 1のビアホールの底面も含めて基板の下面全体にフォトレジストを塗布し、形成すべき振動部の形状に等しいフォトマスクを用いて、フォトレジストをパターン化した。続いて、ふつ酸緩衝溶液を用いて S O Iウェハの絶縁層の一部を除去し、残留するフオトレジスト及ぴ残留する絶縁層をマスクとして用いて、 D e e p R I E装置によりウェハ上面に形成した熱酸化膜が露出するまでエッチングを行うことにより、第 2のビアホールを形成し、かくして第 1のビアホール及ぴ第 2のビアホールからなる振動用空間を作製した。

以上の製造工程により、 6インチ S O I基板全面に複数の振動部を形成し、複数の圧電薄膜フィルタを形成した。形成された圧電薄膜フィルタの中心周波数をネットワークアナライザを用いて評価した。共振器の 1 0端子には0 5 0マィクロプローバを接触させた。

本実施例における基板のサイズ及ぴ厚み、第 1及ぴ第 2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及ぴデパイス歩留まりは表 1に示す通りであった。 [実施例 7 ]

本実施例では、以下のようにして、図 5及び図 6に示されている構造の圧電薄膜デバイス（圧電薄膜フィルタ）を作製した。

すなわち、活性層厚み 2 0 m , 絶縁層厚み 0 . 5 mの S O I ウェハを用いたこと以外は実施例 6に示す方法と同様な方法で圧電薄膜フィルタを作製した。本実施例における基板のサイズ及ぴ厚み、第 1及び第 2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表 1に示す通りであった。

さらに、上記の工程によって複数の圧電薄膜デバイスの作り込まれた基板を 1 m m口弱の形状にダイシングソーを用いて切断して、各デパイス毎の所望のチップを得た。デバイス化のためにはチップ形状のままでは取り扱いが不便であるため、図 7に示されているようにセラミックパッケージに内装した。一般的なセラミックパッケージは複数の入力/出力パッドを持つチップからワイヤ ·ボンディングで接続するものであるが、本実施例ではデバイス寸法を小さくするためにフリップ ·チップ ·ボンディング技術を利用した。

図 7には、マイクロ波パッケージ 3 1にフリップ ·チップ .ボンディングで圧電薄膜フィルタ 1 1のチップを実装してなるデバイス 3 0が示されている。パッケージ 3 1はパッケージ基板 3 2とキャップ 3 3とからなる。圧電薄膜フィルタ 1 1の下部電極または上部電極と接続されているボンディングパッド 4 0は A u バンプや半田バンプ等の接合部材 3 4を介してセラミックスなどのマイクロ波パッケージ 3 1内に配置された信号経路 3 5と接続されている。信号経路 3 5はセラミック等のパッケージ基板 3 2内を通りパッケージ外に設けられた外部端子 3 6に繋がっている。チップ形状が 1 m m口の場合、ワイヤ -ボンディングで接続する方法ではデパイス寸法は 3 m m口となってしまう力フィリップ ·チップ . ボンディングでは 2 . 3 m m口程度に小型化できる.。

[比較例 1 ]

本比較例では、以下のようにして、図 8及ぴ図 9に示されている構造の圧電薄膜共振器を作製した。これらの図においては、上記図 1およぴ図 2における部材と同様の機能を有する部材には同一の符号が付されている。

すなわち、基板上面側に実施例 1記載の方法と同様な方法を用いて絶縁体層及ぴ圧電積層構造体を作製した。

次に、 S i ウェハの下面側に、フォトレジストを塗布し、実施例 1に示す第 2 のビアホールの形成のためのフォトマスクを用いてパターン化し、ふつ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、残留する熱酸化膜及びフォトレジストをマスクとして用いて、 D e e p R I E装置によりウェハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状のビアホールを形成することにより、振動用空間を作製した。

以上の製造工程により、 4インチ S i基板全面に複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器の I / O端子には G S Gマイクロプローバを接触させた。本比較例における基板のサイズ及ぴ厚み、また得られた圧電薄膜共振器の破損率、周波数分布、及ぴデバイス歩留まりは表 1に示す通りであった。

[比較例 2 ]

本比較例では、以下のようにして、図 1 0及ぴ図 1 1に示されている構造の圧電薄膜フィルタを作製した。これらの図においては、上記図 3およぴ図 4における部材と同様の機能を有する部材には同一の符号が付されている。

すなわち、基板上面側に実施例 4記載の方法と同様な方法を用いて絶縁体層及ぴ圧電積層構造体を作製した。

次に、 S i ウェハの下面側に、フォトレジストを塗布し、実施例 4に示す第 2 のビアホールの形成のためのフォトマスクを用いてパターン化し、ふつ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、残留する熱酸化膜及ぴフォトレジソトをマスクとして用いて、 D e e p R I E装置によりウェハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状のビアホールを形成することにより、振動用空間を作製した。

以上の製造工程により、 6インチ S i基板全面に複数の圧電薄膜フィルタを形成した。形成された圧電薄膜フィルタの中心周波数をネットワークアナライザを用いて評価した。共振器の I O端子には G S Gマイクロプローバを接触させた。本比較例における基板のサイズ及び厚み、また得られた圧電薄膜フィルタの破損率、周波数分布、及ぴデパイス歩留まりは表 1に示す通りであった。

[比較例 3 ] 本比較例では、以下のようにして、図 1 2及ぴ図 1 3に示されている構造の圧電薄膜共振器を作製した。これらの図においては、上記図 1およぴ図 2における部材と同様の機能を有する部材には同一の符号が付されている。

すなわち、基板上面側に、使用するフォトマスクが異なること以外は施例 1 記載の方法と同様な方法を用いて、絶縁体層及ぴ圧電積層構造体を作製した。次に、 S i ウェハの下面側に、フォトレジストを塗布し、ウエットエッチ用のビアホール形成用フォトマスクを用いてパターン化し、ふつ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、 K O H水溶液中でウェハ上面に形成した熱酸化膜が露出するまで異方性エツチングを行いビアホールを形成することにより、振動用空間を作製した。

以上の製造工程により、 4インチ S i基板全面に複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器の I / O端子には G S Gマイクロプローパを接触させた。本比較例における基板のサイズ及ぴ厚み、また得られた圧電薄膜共振器の破損率、周波数分布、及ぴデバイス歩留まりは表 1に示す通りであった。

また、本比較例記載の圧電薄膜共振器を複数個組み合せ、圧電薄膜フィルタを構成したが、隣り合う圧電薄膜共振器を接続する金属電極（配線部）が長くなることにより、挿入損失が著しく増大し、圧電薄膜フィルタとしての性能を確認することが困難であった。産業上の利用可能性：

本発明によれば、第 1のビアホールの底面から各振動部に対応する第 2のビアホールを形成することで基板の振動用空間の形成を行うので、圧電薄膜デバイスの製造工程が単純化され、また基板面内におけるビアホール特に第 2のビアホールの形成時のエッチング速度差の影響の低減や加工形状の均一化が可能となり、基板面内の位置によらず圧電薄膜デバイスの特性を著しく安定化させることができる。

Claims

請求の範囲

1 . 振動用空間を有する基板と、該基板の上面側に形成された圧電積層構造体とを有しており、該圧電積層構造体は圧電体膜とその両面にそれぞれ形成された電極とを含み、前記振動用空間は前記圧電積層構造体の少なくとも一部を含んで構成される振動部の振動を許容するように形成されている圧電薄膜デバイスであって、前記振動用空間は、前記基板内に中間面を形成するように前記基板の下面から上面に向けて形成された第 1のビアホールと、上下方向に見て前記第 1 のビアホールの内側に位置するように前記中間面から前記基板の上面に向けて形成された第 2のビアホールとにより構成されていることを特徴とする圧電薄膜デパイス。

2 . 前記基板の上面側に複数の前記振動部が形成されており、前記第 1のビアホールが前記複数の振動部のそれぞれのための前記振動用空間の一部を共有するように形成されており、さらに、前記中間面から前記複数の振動部のそれぞれに対応して複数の前記第 2のビアホールが形成されていることを特徴とする、請求項 1記載の圧電薄膜デバイス。

3 . 上下方向に見て前記第 2のビアホールが前記第 1のビアホールの少なくとも 2 Hi内側に位置することを特徴とする、請求項 1記載の圧電薄膜デパイス。

4 . 前記第 2のビアホールの深さが 1 0 m〜 1 5 0 mであることを特徴とする、請求項 1記載の圧電薄膜デバイス。

5 . 請求項 1〜4のいずれか記載の圧電薄膜デバイスを製造する方法であつて、前記基板の振動用空間を形成するに際して、基板材の下面から上面に向けて該基板材内に底面を形成するように第 1のビアホールを形成し、その後、上下方向に見て前記第 1 のビアホールの内側に位置するように前記底面から前記基板材の上面に向けて第 2のビアホールを形成し、これにより前記基板材内に残留する前記底面の部分により前記中間面を形成することを特徴とする、圧電薄膜デバイスの製造方法。

6 . 前記圧電薄膜デバイスは前記基板の上面側に複数の前記振動部を有しており、前記第 1のビアホールを前記複数の振動部につき共通に形成し、前記底面から前記複数の振動部のそれぞれに対応して複数の前記第 2のビアホールを形成することを特徴とする、請求項 5記載の圧電薄膜デバイスの製造方法。

7 . 前記基板材として S O I ウェハを使用し、その絶縁層の一部により前記第 1のビアホールの底面を構成することを特徴とする、請求項 5記載の圧電薄膜デパイスの製造方法。

8 . 前記第 2のビアホールを深掘り型反応性イオンエッチング法により形成することを特徴とする、請求項 5記载の圧電薄膜デパイスの製造方法。