JP2015019310A - ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法 - Google Patents

ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法 Download PDF

Info

Publication number
JP2015019310A
JP2015019310A JP2013146346A JP2013146346A JP2015019310A JP 2015019310 A JP2015019310 A JP 2015019310A JP 2013146346 A JP2013146346 A JP 2013146346A JP 2013146346 A JP2013146346 A JP 2013146346A JP 2015019310 A JP2015019310 A JP 2015019310A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
thickness
mems device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013146346A
Other languages
English (en)
Other versions
JP6180211B2 (ja
JP2015019310A5 (ja
Inventor
貴洋 佐野
Takahiro Sano
貴洋 佐野
崇幸 直野
Takayuki Naono
崇幸 直野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2013146346A priority Critical patent/JP6180211B2/ja
Priority to PCT/JP2014/067678 priority patent/WO2015005193A1/ja
Publication of JP2015019310A publication Critical patent/JP2015019310A/ja
Priority to US14/970,933 priority patent/US9688528B2/en
Publication of JP2015019310A5 publication Critical patent/JP2015019310A5/ja
Application granted granted Critical
Publication of JP6180211B2 publication Critical patent/JP6180211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067Mechanical properties
    • B81B3/0072For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065Mechanical properties
    • B81C1/00666Treatments for controlling internal stress or strain in MEMS structures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01CMEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/09Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezoelectric pick-up
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00Piezoelectric transducers; Electrostrictive transducers
    • H04R17/10Resonant transducers, i.e. adapted to produce maximum output at a predetermined frequency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0353Holes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0112Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/0169Controlling internal stress of deposited layers by post-annealing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161Controlling physical properties of the material
    • B81C2201/0163Controlling internal stress of deposited layers
    • B81C2201/017Methods for controlling internal stress of deposited layers not provided for in B81C2201/0164 - B81C2201/0169
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176Chemical vapour Deposition
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/027Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the microelectro-mechanical [MEMS] type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H03H2003/0414Resonance frequency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Micromachines (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Measuring Fluid Pressure (AREA)
  • Gyroscopes (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】共振周波数安定性を高めるダイアフラム型共振MEMSデバイス及びその製造方法を提供する。
【解決手段】シリコン基板の第1の面に、熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成する第1のシリコン酸化膜、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜、下部電極、圧電体膜、上部電極を当該順に積層し、シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成する。第1のシリコン酸化膜の膜厚をt、第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をR2とすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たす。
【選択図】図1

Description

本発明は、ダイアフラム型共振MEMSデバイス用基板、ダイアフラム型共振MEMSデバイス及びその製造方法に関し、特にシリコン基板上に薄膜を成膜してダイアフラム構造を形成する技術に関する。
SOI(Silicon on Insulator)基板を用いてダイアフラム構造を有するMEMS(Micro Electro Mechanical System)デバイスを形成する技術が知られている。この場合には、SOI基板の裏面からハンドル層、絶縁層が選択的に除去され、除去された領域のデバイス層が振動板となる。
このようにコストの高い接合基板を用いてダイアフラム構造を作製する方法に対し、安価なシリコン基板上に成膜した薄膜から、同等のダイアフラム構造を作製する取り組みがなされている。
例えば、特許文献1や特許文献2には、SiOやSiN等を振動板材料としてシリコン基板に堆積し、ダイアフラム構造の膜厚精度を上げて共振周波数変動を抑制する方法が開示されている。また、特許文献3には、SiOとSiNを積層してダイアフラム構造の初期歪を低減したガスセンサが開示されている。
特開2007―129776号公報 特開2010―147658号公報 特開平11―82777号公報
しかしながら、特許文献1〜3では、ダイアフラム構造中の残留応力の変化に伴う共振周波数のシフトや、DRIE(深堀り反応性イオンエッチング:Deep Reactive Ion Etching)のイオン打ち込みによる共振周波数のシフトについては問題になっておらず、何ら注目していなかった。
本発明はこのような事情に鑑みてなされたもので、振動板材料の残留応力による共振周波数シフトを抑制するとともに、DRIEにおけるイオン打ち込みによる共振周波数シフトを抑制して、共振周波数安定性を高めるダイアフラム型共振MEMSデバイス用基板、ダイアフラム型共振MEMSデバイス及びその製造方法を提供することを目的とする。
上記目的を達成するためにダイアフラム型共振MEMSデバイスの製造方法の一の態様は、熱酸化により、又は900℃以上の熱処理を含むプロセスにより第1のシリコン酸化膜を形成する第1の酸化膜形成工程と、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜を形成する第2の酸化膜形成工程と、下部電極を形成する下部電極形成工程と、圧電体膜を形成する圧電体膜形成工程と、上部電極を形成する上部電極形成工程と、シリコン基板の第1の面に、第1のシリコン酸化膜、第2のシリコン酸化膜、下部電極、圧電体膜、上部電極を当該順に積層する積層工程と、シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、第1のシリコン酸化膜及び第2のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程とを備え、第1のシリコン酸化膜の膜厚をt、第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たす。
本態様によれば、熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成する第1のシリコン酸化膜の膜厚をt、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たすように第1のシリコン酸化膜と第2のシリコン酸化膜を形成したので、振動板材料の残留応力による共振周波数シフトを抑制するとともに、DRIEにおけるイオン打ち込みによる共振周波数シフトを抑制して、共振周波数安定性を高めることができる。
上記目的を達成するためにダイアフラム型共振MEMSデバイスの製造方法の一の態様は、熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成された第1の酸化膜と、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜と、下部電極と、圧電体膜とがシリコン基板の第1の面に当該順に積層されたダイアフラム型共振MEMSデバイス用基板の圧電体膜側に上部電極を形成する上部電極形成工程と、シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、第1のシリコン酸化膜及び第2のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、を備え、第1のシリコン酸化膜の膜厚をt、第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たす。
本態様によれば、熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成された第1のシリコン酸化膜の膜厚をt、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たすダイアフラム型共振MEMSデバイス用基板の圧電体膜側に上部電極を形成し、シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、第1のシリコン酸化膜及び第2のシリコン酸化膜を振動板とするダイアフラム構造を形成したので、振動板材料の残留応力による共振周波数シフトを抑制するとともに、DRIEにおけるイオン打ち込みによる共振周波数シフトを抑制して、共振周波数安定性を高めることができる。
第1のシリコン酸化膜の膜厚tは、t≦1.00[μm]を満たすことが好ましい。これにより、共振周波数安定性を高めることができるとともに、第1のシリコン酸化膜を形成するプロセス時間を短縮することができる。
第1のシリコン酸化膜の膜厚tは、t≧0.20[μm]を満たすことが好ましい。これにより、深堀り反応性イオンエッチングのイオン打ち込みによる共振周波数のシフトをより抑制することができる。
第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合Rは、R≧0.80を満たすことが好ましい。これにより、第1のシリコン酸化膜の応力による共振周波数のシフトをより抑制することができる。
第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合Rは、R≧0.90を満たすことが好ましい。これにより、第1のシリコン酸化膜の応力による共振周波数のシフトをさらに抑制することができる。
第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合Rは、R≦0.97を満たすことが好ましい。これにより、深堀り反応性イオンエッチングのイオン打ち込みによる共振周波数のシフトを抑制することができる。
第2のシリコン酸化膜の膜厚tは、t≦10.00[μm]を満たすことが好ましい。これにより、第2の酸化膜の厚さの均一性を保つことができる。
第2の酸化膜形成工程は、TEOS−CVD法により第2の酸化膜を積層する。これにより、適切に絶対値が100[MPa]以下の応力を有する第2の酸化膜を積層することができる。
エッチング工程は、25%〜40%のオーバーエッチングを行うことが好ましい。これにより、凹部を適切に形成することができる。
深堀り反応性イオンエッチングはBoschプロセスであることが好ましい。これにより、適切にシリコン基板の裏面をエッチング加工することができる。
上部電極形成工程の前に圧電体膜を貫通するスルーホールを形成するスルーホール形成工程を備えてもよい。これにより、適切に下部電極と導通をとることができる。
上記目的を達成するためにダイアフラム型共振MEMSデバイスの一の態様は、第1のシリコン酸化膜、第2のシリコン酸化膜、下部電極、圧電体膜、上部電極が当該順に積層された積層体と、積層体の第1のシリコン酸化膜側から積層体をダイアフラム支持するシリコン基板とを備え、第2のシリコン酸化膜は絶対値が100[MPa]以下の応力を有し、第1のシリコン酸化膜の膜厚をt、第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たす。
本態様によれば、第1のシリコン酸化膜の膜厚をt、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たすように形成されるので、振動板材料の残留応力による共振周波数シフトが抑制されるとともに、DRIEにおけるイオン打ち込みによる共振周波数シフトが抑制され、共振周波数安定性を高めることができる。
上記目的を達成するためにダイアフラム型共振MEMSデバイス用基板は、シリコン基板の表面に、熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成された第1の酸化膜と、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜と、下部電極と、圧電体膜とが当該順に積層され、第1のシリコン酸化膜の膜厚をt、第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たす。
本態様によれば、第1のシリコン酸化膜の膜厚をt、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜の膜厚をt、第1のシリコン酸化膜と第2のシリコン酸化膜における第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70を満たすように形成されるので、振動板材料の残留応力による共振周波数シフトが抑制されるとともに、DRIEにおけるイオン打ち込みによる共振周波数シフトが抑制され、共振周波数安定性を高めることができる。
本発明によれば、シリコン基板上に積層構造を形成してダイアフラム構造を形成することで、大幅なコストダウンを実現しつつ、残留応力やDRIEにおけるイオン打ち込みによる共振周波数シフトを抑制し、高い共振周波数安定性を得ることができる。
ダイアフラム型共振MEMSデバイスの製造方法を示すフローチャート 図1に示す各工程における基板の断面図 図1に示す各工程における基板の断面図 シリコン基板を積層側から見た平面図 ダイアフラム型共振MEMSデバイスの1次共振モードを示す図 TEOS−SiO膜の厚さの割合R2に対する共振周波数のシフト量|Δf|の関係を示す図 0.02[μm]≦t≦2.00[μm]とした場合のtに対する|Δf|の関係を示す図 ダイアフラム構造形成時のBoschプロセスの製造過程を示す図 熱酸化SiO膜とTEOS−SiO膜のBoschプロセスによるダメージを説明するための図
以下、添付図面に従って本発明の好ましい実施形態について詳説する。
〔ダイアフラム型共振MEMSデバイスの製造方法〕
図1は、本実施形態におけるダイアフラム型共振MEMSデバイスの製造方法を示すフローチャートである。また、図2、図3は、それぞれ図1に示す各工程における基板の断面図である。本実施形態では、図2(a)に示すように、バルクシリコン基板(シリコン基板)10を用いて製造する。
(ステップS1:第1の酸化膜形成工程の一例)
シリコン基板10に熱酸化処理を施し、シリコン基板10の表面(第1の面の一例)に熱酸化SiO(二酸化ケイ素)膜12(第1のシリコン酸化膜の一例)を形成する(図2(b))。本実施形態では、熱酸化SiO膜12の膜厚t[μm]を、
0.00[μm]≦t≦2.00[μm] …(式1)
とする。なお、t=0.00[μm]とは、ステップS1の熱酸化処理を行わない場合を指す。
熱酸化処理によって形成した熱酸化SiO膜12は、FTIR(Fourier Transform Infrared:フーリエ変換赤外分光光度計)の吸光スペクトルにおいて、Si−O結合(シリコンと酸素の結合)のストレッチングモードである1090[cm−1]付近にピークが存在し、Si−O−Si結合角度(シリコンと酸素の結合角度)が148°である。また、XPS(X-ray Photoelectron Spectroscopy;X線光電子分光法)やSIMS(Secondary Ion-microprobe Mass Spectrometer;二次イオン質量分析計)による膜内組成分析において、C(炭素)やH(水素)は検出されない。また、熱酸化SiO膜12の応力の絶対値は、300[MPa]程度である。
なお、CVD(Chemical Vapor Deposition)法等で堆積した後に、高温(900℃以上)で熱処理を行ったSiO膜においても、FTIRの吸光スペクトルにおいて1090[cm−1]付近にピークが存在し、熱酸化膜と同等の膜質を有することが知られている(例えば、J. Electrochem. Soc., 142 (1995) 3579)。このように、熱酸化処理以外の方法で形成した酸化膜であっても、900℃以上の熱処理を行うことで、熱酸化SiO膜12の代替として用いることが可能である。
また、後述するBoschプロセス(深堀り反応性イオンエッチングの一例)におけるSi(ケイ素)のエッチングレートが4.000[μm/min]であるのに対し、熱酸化SiOのエッチングレートは0.020[μm/min]である。
(ステップS2:第2の酸化膜形成工程の一例)
次に、ステップS1において形成した熱酸化SiO膜12上に、低応力シリコン酸化膜として、TEOS(Tetra Ethyl Ortho Silicate)−CVD法により、TEOS−SiO膜14(第2のシリコン酸化膜の一例)を形成する(図2(c))。本実施形態では、TEOS−SiO膜14の厚さをt[μm]、応力をσ[MPa]とすると、
0≦t/(t+t)≦1 …(式2)
|σ|<100[MPa] …(式3)
の関係を満たすように成膜した。
なお、低応力シリコン酸化膜は、TEOS−CVD以外にも、LP(Low Pressure)−CVD法、AP(Atmospheric Pressure)−CVD法等のCVD法や、スパッタ法により形成したSiOにおいても形成可能である。
このように形成したTEOS−SiO膜14は、熱酸化SiO膜12と比較してSi−O結合が疎になっており、FTIRから求められるSi−O−Si結合の角度が150°以上まで増加しており、Si−Oのストレッチングモードのピークもシフトしている。また、膜中にCやHが含まれており、Si−O−H結合やO−H結合が検出されることが特徴として挙げられる。
TEOS−SiO膜14のBoschプロセスにおけるエッチングレートは、0.023[μm/min]となっており、エッチストップ性能は熱酸化SiO膜12とほぼ同等である。
(ステップS3:下部電極形成工程の一例)
次に、ステップS2において形成したTEOS−SiO膜14の上に、下部電極16を形成する(図2(d))。下部電極16は、後述する圧電体膜18に対して電界を印加するための電極であり、下地層(本実施形態ではTEOS−SiO膜14)の材料、及び次の工程で形成される上部の圧電体膜18の材料との密着性が要求される。
SiやSiO、及びPZT(チタン酸ジルコン酸鉛)膜との密着性がよい材料としてPt(白金)やIr(イリジウム)が良く知られている。本実施形態では、下部電極材料としてIrを用い、Irを面内均一性に優れたスパッタ法により低応力シリコン酸化膜14上に0.20[μm]堆積し、下部電極16とした。
(ステップS4:圧電体膜形成工程の一例)
次に、ステップS3において形成した下部電極16の上に、圧電体膜18を形成する(図2(e))。
本実施形態では、圧電体膜18として、スパッタ法により堆積したPZTを用いた。好ましくは、PZTに対してNb(ニオブ)をドーピングすることで圧電定数の増加したNb−doped PZTをスパッタ法で堆積する。その他、圧電体膜18としてチタン酸鉛、ジルコニウム酸鉛、ニオブ酸ジルコニウムチタン酸鉛等を用いることができる。
なお、高温で焼成するsol−gel法(ゾルゲルプロセス)等は、熱酸化SiO膜12、TEOS−SiO膜14や下部電極16の変質、及び熱応力の印加につながるため、圧電体膜18もスパッタ法などの気相成膜により形成することが好ましい。
このように、シリコン基板10に、熱酸化SiO膜12、TEOS−SiO膜14、下部電極16、圧電体膜18、がこの順に積層された中間生成物を、ダイアフラム型共振MEMSデバイス用基板2と呼ぶ。
さらに、圧電体膜18に、下部電極16との接続をとる領域にコンタクトホール17を形成する(図3(a))。図4(a)は、シリコン基板10を圧電体膜18側から見た平面図である。なお、図4(a)に示すA−A線に沿う断面図が図3(a)である。
(ステップS5:上部電極形成工程の一例)
次に、ステップS4において形成した圧電体膜18の上に、上部電極20を形成する(図3(b))。図4(b)は、シリコン基板10を上部電極20側から見た平面図であり、図4(b)に示すA−A線に沿う断面図が図3(b)である。
上部電極20は、圧電体膜18に対して電界を印加するための電極として圧電体膜18の上部に形成される。上部電極20は、圧電体膜18との密着性のよい導電材料が選ばれるとともに、スパッタ法や蒸着法といった面内均一性のよいパターン形成方法が選ばれる。本実施形態においては、上部電極20として、それぞれスパッタ法により形成した厚さ0.02[μm]のTi(チタン)と厚さ0.30[μm]のAu(金)の二層構造を用いた。
なお、コンタクトホール17を介して下部電極16と導通接続を行うパッド22a、上部電極20と導通接続を行うパッド22bについても、上部電極20と同時に形成される。
このように、ステップS1〜ステップS5は、シリコン基板10の表面に、熱酸化SiO膜12、TEOS−SiO膜14、下部電極16、圧電体膜18、上部電極20を当該順に(熱酸化SiO膜12、TEOS−SiO膜14、下部電極16、圧電体膜18、上部電極20の順に)積層する積層工程を構成している。
なお、熱酸化SiO膜12、TEOS−SiO膜14、下部電極16、圧電体膜18、上部電極20は、この順に積層されればよく、これらの間に新たな別の層を積層することも可能である。
(ステップS6:エッチング工程の一例)
次に、シリコン基板10の裏面(第1の面の反対側の面の一例)から異方性エッチングを行い、熱酸化SiO膜12が露出する開口部24(凹部の一例)を形成することで、熱酸化SiO膜12及びTEOS−SiO膜14を振動板、シリコン基板10を支持部材とするダイアフラム構造(ダイアフラム型共振MEMSデバイス1)を形成する(図3(c))。図4(c)は、シリコン基板10を上部電極20側から見た平面図であり、開口部24について破線で示している。なお、図4(c)に示すA−A線に沿う断面図が図3(c)である。
本実施形態では、エッチング装置としてBoschプロセス装置(住友精密工業社製Deep RIE 装置MUC-21)を用いて、SFガスによるエッチングとCガスによる堆積とを繰り返すBoschプロセス方式により、側壁部の保護をしつつ異方性エッチングを行った。また、エッチングの最も早い部分から25〜40%のオーバーエッチングを行った。
図3(c)、図4(c)に示すように、本実施の形態に係るダイアフラム型共振MEMSデバイス1は、熱酸化SiO膜12、TEOS−SiO膜14、下部電極16、圧電体膜18、上部電極20がこの順に積層された積層体3と、熱酸化SiO膜12側から積層体3をダイアフラム支持するシリコン基板10と、から構成される。
なお、ダイアフラム型共振MEMSデバイス1(ダイアフラム型共振MEMSデバイス用基板2)を生成するための製造方法として、図1に示すフローチャートの全工程のうち一部の工程を省略する態様も可能である。
例えば、予め表面に熱酸化SiO膜12が形成されたシリコン基板10(図2(b))を用意し、ステップS2のTEOS−SiO膜14を形成する工程から製造を開始する態様も本実施形態の製造方法の使用に含まれる。また、予め表面に熱酸化SiO膜12及びTEOS−SiO膜14が形成されたシリコン基板10(図2(c))を用意し、ステップS3の下部電極16を形成する工程から製造を開始する態様も本実施形態の製造方法の使用に含まれる。これらの場合であっても、熱酸化SiO膜12の厚さt[μm]、TEOS−SiO膜14の厚さt[μm]、応力σ[MPa]が、上記の(式1)〜(式3)を満たしていればよい。
さらに、予め表面に熱酸化SiO膜12、TEOS−SiO膜14、及び下部電極16が形成されたシリコン基板10(図2(d))を用意し、ステップS4の圧電体膜18を形成する工程から製造を開始する態様も本実施形態の製造方法の使用に含まれる。
また、ダイアフラム型共振MEMSデバイス用基板2(図2(e))を用意し、ステップS5の、上部電極20を形成する工程からダイアフラム型共振MEMSデバイス1の製造を開始する態様も本実施形態に含まれる。図3(a)に示すように、ダイアフラム型共振MEMSデバイス用基板2を用意し、上部電極20を形成する前にコンタクトホール17を形成する態様も可能であることはいうまでもない。
〔共振周波数評価による振動板の物性評価〕
上記の製造方法によりジャイロセンサをベースとして作製したダイアフラム型共振MEMSデバイスの1次共振モード(基板に対して法線方向(図5の矢印方向)に動くモード)の共振周波数を、レーザードップラー振動計によって測定した。振動板が実用性を有するためには、共振周波数の設計値に対するシフト量が10%未満である必要がある。共振周波数の設計値に対するシフト量は5%以下が好ましく、2%以下であれば安定性に優れている。
(実施結果1)
熱酸化SiO膜12の厚さをt、TEOS−SiO膜14の厚さをtとしたとき、
+t=3.00[μm] …(式4)
0≦R=t/(t+t)≦1 …(式5)
の関係を満たすように、熱酸化SiO膜12とTEOS−SiO膜14を形成した。
また、ダイアフラム型共振MEMSデバイスの1次共振モードの設計値をfdesign、測定値をfmeasured、設計値に対する測定値のシフト量|Δf|を下記に示す(式6)のように定義する。
|Δf|=|(fmeasured−fdesign)/fdesign|×100 …(式6)
なお、1次共振モードの設計値fdesignは、有限要素法等のシミュレーションを行って求めた。ここで、TEOS−SiO膜14の厚さの割合Rに対する共振周波数のシフト量|Δf|の関係を、図6に示す。
図6から、0.70≦R<1.00において|Δf|<10%となり、0.80≦R<1.00において|Δf|<5%となり、0.90≦R<1.00において|Δf|<2%となることがわかった。この結果から、共振周波数に対する熱酸化膜の応力の影響を抑え、共振周波数シフトを抑制できる条件は、0.70≦R<1.00であり、さらに抑制できる条件は0.80≦R<1.00であり、最も好ましい条件は0.90≦R<1.00であることがわかる。
また、R=1.00(振動板がTEOS−SiO膜14のみから形成される場合)は、Boschプロセスにおけるイオンの打ち込みのダメージにより、振動板の残留応力が変化して共振周波数が大きくシフトすることがわかった。したがって、R≦0.97であることが好ましい。
(実施結果2)
次に、0.70≦R≦0.97の条件において、0.02[μm]≦t≦2.00[μm]とした場合のtに対する|Δf|の関係を図7に示す。ここでtは、TEOS−SiO膜14の膜厚が均一性を保てるようにt≦10.00[μm]としている。図7から、全てのRの条件において、0.10[μm]≦t≦2.00[μm]のときに|Δf|<10%、0.20[μm]≦t≦2.00[μm]のときに|Δf|<5%となることがわかった。
このように、熱酸化SiO膜12を用いることで、Boschプロセスのダメージによる残留応力の変化を抑制し、|Δf|を小さくすることができることがわかった。
〔SiO膜に対するBoschプロセスのダメージによる応力変化〕
SiO膜26が形成されたシリコン基板10に対し、Boschプロセスによりダイアフラム構造を形成する場合を考える。Boschプロセスにより形成される開口部24の形状は、SiO膜26に到達したとき、図8(a)に示すように十分に凹形状にならず、残部28を有している。この残部28を十分に除去するために、20〜40%程度のオーバーエッチングを行い、図8(b)に示す最終形状を形成する。BoschプロセスによるSiのエッチングは、SF イオン(X=1〜6)をSiに対して衝突させて、衝突のエネルギーでSiと反応して取り去る。したがって、図7(a)の状態からオーバーエッチングを行うと、SF イオンはSiO膜内に打ち込まれ、Si−F結合を形成したり、Si−O−Si結合を切断したりする。
本願発明者は、鋭意検討の結果、オーバーエッチングによりSiO膜内に打ち込まれたSF イオンのF(フッ素)により、SiO膜の応力が変化することを見出し、ダイアフラム型共振MEMSデバイスの共振周波数が設計値からシフトする原因と考えた。この考えは、SiOF中のF濃度により、SiOFの応力が変化する(例えば、J. Electrochem. Soc., 144 (1997) 1100.)という論文の指摘とも符合する。
ここで、熱酸化により形成したSiOは安定な材料として知られており、様々な方法で形成できるSiOの中でも最も密である。しかし、Siとの熱膨張係数が異なる(Si:2.4×10−6−1,SiO:0.5×10−6−1)ため、1000℃を超える形成温度から室温に戻したときに大きな熱応力が発生し、共振周波数に悪影響を及ぼす。また、残留応力により反りが生じて、ダイアフラム構造の安定性が大きく低下してしまう。このように残留応力が大きいものの、緻密な膜であるため、SF イオンの打ち込みによる応力への影響は少ない。
その一方で、TEOS−CVD法などで堆積したSiOは、低温で形成するために低応力となり、共振周波数への影響が小さい。しかし、Si−O結合距離が熱酸化膜と比較して大きいことやSi−H結合などが存在するために、Fイオンが入射するとSi−F結合ができやすく、応力が変化しやすいことが考えられる。
したがって、本実施の形態におけるダイアフラム型共振MEMSデバイスは、シリコン基板10の表面にSF イオンの打ち込みによる応力への影響の少ない熱酸化SiO膜12を形成し、熱酸化SiO膜12の上にTEOS−SiO膜14を形成する。このように構成することで、TEOS−SiO膜14により残留応力による共振周波数シフトが抑制されるとともに、熱酸化SiO膜12によりイオン打ち込みによる共振周波数シフトが抑制される。
〔熱酸化SiOの膜厚上限〕
熱酸化SiOの成長速度は、厚膜領域において酸素の拡散律則となって対数関数的に飽和していく。厚さ2.00[μm]の熱酸化SiOを形成するためには24時間程度かかるが、1.00[μm]であれば酸化時間は半分以下となり、製造コストが安くなる。したがって、t≦1.00[μm]であることが好ましい。
〔本実施形態の製造方法の特徴〕
図9に示すように、熱酸化SiO膜12とTEOS−SiO膜14の積層振動板に対してBoschプロセスで裏面のDRIEを行った場合、シリコン基板10が維持されている領域30の熱酸化SiO膜12、TEOS−SiO膜14はBoschプロセスによるダメージを受けないが、シリコン基板10がエッチング加工された開口部24の領域32の熱酸化SiO膜12、TEOS−SiO膜14はダメージを受ける。
したがって、SIMS(Secondary Ion Mass Spectrometry 、二次イオン質量分析計)等で元素分析を行い、領域30において熱酸化SiO膜12内とTEOS−SiO膜14内とでCやHの分布が明確に分かれている場合は、本実施形態の製造方法を用いていることがわかる。
また、領域30で見るFTIRの吸光スペクトルは、熱酸化SiO膜12のストレッチングモードピークと、熱酸化SiO膜12と比較してシフトしたTEOS−SiO膜14のストレッチングモードピークが重なったように観察される。
さらに、領域32のSEM(Scanning Electron Microscope;走査型電子顕微鏡)像などから、開口部24の側面にスキャロップと呼ばれる段差形状の存在が確認できる場合は、BoschプロセスでDRIEを行っていることがわかる。また、SIMSやXPS等の組成分析により熱酸化SiO膜12内にFあるいはFに関連した結合ピークが検出されれば、Boschプロセスを用いていることがわかる。
〔本実施形態のダイアフラム型共振MEMSデバイスの他の用途〕
本実施形態に係るダイアフラム型共振MEMSデバイスは、従来SOI基板のBOX(Buried Oxide)層をエッチストッパとして用いて製造している共振MEMSデバイスと同様に、加速度センサ、超音波センサ、流体センサ、薄膜共振フィルタ(Film Bulk Acoustic Resonator:FBAR、Stacked thin film Bulk wave Acoustic resonators and filters:SBAR)等の用途が考えられる。
本発明の技術的範囲は、上記の実施形態に記載の範囲には限定されない。各実施形態における構成等は、本発明の趣旨を逸脱しない範囲で、各実施形態間で適宜組み合わせることができる。
1…ダイアフラム型共振MEMSデバイス、2…ダイアフラム型共振MEMSデバイス用基板、10…シリコン基板、12…熱酸化SiO膜、14…TEOS−SiO膜、16…下部電極、18…圧電体膜、20…上部電極、22…パッド、24…開口部、26…SiO膜、28…残部

Claims (14)

  1. 熱酸化により、又は900℃以上の熱処理を含むプロセスにより第1のシリコン酸化膜を形成する第1の酸化膜形成工程と、
    絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜を形成する第2の酸化膜形成工程と、
    下部電極を形成する下部電極形成工程と、
    圧電体膜を形成する圧電体膜形成工程と、
    上部電極を形成する上部電極形成工程と、
    シリコン基板の第1の面に、前記第1のシリコン酸化膜、前記第2のシリコン酸化膜、前記下部電極、前記圧電体膜、前記上部電極を当該順に積層する積層工程と、
    前記シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより前記第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、前記第1のシリコン酸化膜及び前記第2のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、
    を備え、
    前記第1のシリコン酸化膜の膜厚をt、前記第2のシリコン酸化膜の膜厚をt、前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、
    0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70
    を満たすダイアフラム型共振MEMSデバイスの製造方法。
  2. 熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成された第1の酸化膜と、絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜と、下部電極と、圧電体膜とがシリコン基板の第1の面に当該順に積層されたダイアフラム型共振MEMSデバイス用基板の前記圧電体膜側に上部電極を形成する上部電極形成工程と、
    前記シリコン基板の第1の面の反対側の面を深堀り反応性イオンエッチングにより前記第1のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、前記第1のシリコン酸化膜及び前記第2のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、
    を備え、
    前記第1のシリコン酸化膜の膜厚をt、前記第2のシリコン酸化膜の膜厚をt、前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、
    0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70
    を満たすダイアフラム型共振MEMSデバイスの製造方法。
  3. 前記第1のシリコン酸化膜の膜厚tは、t≦1.00[μm]を満たす請求項1又は2に記載のダイアフラム型共振MEMSデバイスの製造方法。
  4. 前記第1のシリコン酸化膜の膜厚tは、t≧0.20[μm]を満たす請求項1から3のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  5. 前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合Rは、R≧0.80を満たす請求項1から4のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  6. 前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合Rは、R≧0.90を満たす請求項1から4のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  7. 前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合Rは、R≦0.97を満たす請求項1から6のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  8. 前記第2のシリコン酸化膜の膜厚tは、t≦10.00[μm]を満たす請求項1から7のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  9. 前記第2の酸化膜は、TEOS−CVD法により形成される請求項1から8のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  10. 前記エッチング工程は、25%〜40%のオーバーエッチングを行う請求項1から9のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  11. 前記深堀り反応性イオンエッチングはBoschプロセスである請求項1から10のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  12. 前記上部電極形成工程の前に前記圧電体膜を貫通するスルーホールを形成するスルーホール形成工程を備えた請求項1から11のいずれか1項に記載のダイアフラム型共振MEMSデバイスの製造方法。
  13. 第1のシリコン酸化膜、第2のシリコン酸化膜、下部電極、圧電体膜、上部電極が当該順に積層された積層体と、
    前記積層体の前記第1のシリコン酸化膜側から該積層体をダイアフラム支持するシリコン基板と、
    を備え、
    前記第2のシリコン酸化膜は絶対値が100[MPa]以下の応力を有し、
    前記第1のシリコン酸化膜の膜厚をt、前記第2のシリコン酸化膜の膜厚をt、前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、
    0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70
    を満たすダイアフラム型共振MEMSデバイス。
  14. シリコン基板の表面に、
    熱酸化により、又は900℃以上の熱処理を含むプロセスにより形成された第1の酸化膜と、
    絶対値が100[MPa]以下の応力を有する第2のシリコン酸化膜と、
    下部電極と、
    圧電体膜と、
    が当該順に積層され、
    前記第1のシリコン酸化膜の膜厚をt、前記第2のシリコン酸化膜の膜厚をt、前記第1のシリコン酸化膜と前記第2のシリコン酸化膜における前記第2のシリコン酸化膜の厚さの割合t/(t+t)をRとすると、
    0.10[μm]≦t≦2.00[μm]、かつ、R≧0.70
    を満たすダイアフラム型共振MEMSデバイス用基板。
JP2013146346A 2013-07-12 2013-07-12 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法 Active JP6180211B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013146346A JP6180211B2 (ja) 2013-07-12 2013-07-12 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法
PCT/JP2014/067678 WO2015005193A1 (ja) 2013-07-12 2014-07-02 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法
US14/970,933 US9688528B2 (en) 2013-07-12 2015-12-16 Substrate for diaphragm-type resonant MEMS devices, diaphragm-type resonant MEMS device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013146346A JP6180211B2 (ja) 2013-07-12 2013-07-12 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015019310A true JP2015019310A (ja) 2015-01-29
JP2015019310A5 JP2015019310A5 (ja) 2016-01-14
JP6180211B2 JP6180211B2 (ja) 2017-08-16

Family

ID=52279878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013146346A Active JP6180211B2 (ja) 2013-07-12 2013-07-12 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法

Country Status (3)

Country Link
US (1) US9688528B2 (ja)
JP (1) JP6180211B2 (ja)
WO (1) WO2015005193A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108680300A (zh) * 2018-05-17 2018-10-19 西京学院 一种压电传感器的基片
WO2021053933A1 (ja) * 2019-09-17 2021-03-25 株式会社村田製作所 圧電素子およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109870257B (zh) * 2017-12-04 2020-12-18 有研工程技术研究院有限公司 一种板材厚度方向淬火残余应力分布预测方法
CN108181032B (zh) * 2017-12-21 2020-11-03 重庆市铜梁区华亿来铝材加工厂 一种残余应力检测方法
JP6993893B2 (ja) * 2018-02-16 2022-02-10 日立Astemo株式会社 半導体素子及びそれを用いた流量測定装置
KR20190139395A (ko) * 2018-06-08 2019-12-18 삼성전기주식회사 음향 공진기 패키지 및 그의 제조 방법
CN110337056B (zh) * 2019-08-06 2021-01-26 常州元晶电子科技有限公司 一种高密度指向性压电电声换能器阵列的制作方法
CN110775936B (zh) * 2019-11-18 2023-04-11 中国电子科技集团公司第二十六研究所 一种微型三维叠装的mems谐振器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126160A (ja) * 1996-10-02 1998-05-15 Nokia Mobile Phones Ltd 振幅変調および位相変調を行うための整調可能な薄膜バルク型音響共振器が組み込まれている装置
JP2004221622A (ja) * 2002-01-08 2004-08-05 Murata Mfg Co Ltd 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
WO2004088840A1 (ja) * 2003-03-31 2004-10-14 Ube Industries, Ltd. 圧電薄膜デバイス及びその製造方法
JP2008172157A (ja) * 2007-01-15 2008-07-24 Seiko Epson Corp 圧電素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172871B2 (ja) 1997-09-02 2001-06-04 宣行 杉村 安全弁
JP2007129776A (ja) 2002-06-20 2007-05-24 Ube Ind Ltd 薄膜圧電共振器、薄膜圧電デバイスおよびその製造方法
JP3979334B2 (ja) * 2003-04-21 2007-09-19 株式会社村田製作所 圧電型電気音響変換器
US8531083B2 (en) * 2008-02-25 2013-09-10 Resonance Semiconductor Corporation Devices having a tunable acoustic path length and methods for making same
CN102138338B (zh) * 2008-06-30 2015-01-14 密执安大学评议会 压电mems麦克风
US9024709B2 (en) * 2008-10-03 2015-05-05 Purdue Research Foundation Tunable evanescent-mode cavity filter
JP5417835B2 (ja) 2008-12-17 2014-02-19 セイコーエプソン株式会社 超音波センサー及び超音波センサーの製造方法
US7888844B2 (en) * 2009-06-30 2011-02-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature control of micromachined transducers
WO2012011256A1 (ja) * 2010-07-23 2012-01-26 日本電気株式会社 発振装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126160A (ja) * 1996-10-02 1998-05-15 Nokia Mobile Phones Ltd 振幅変調および位相変調を行うための整調可能な薄膜バルク型音響共振器が組み込まれている装置
JP2004221622A (ja) * 2002-01-08 2004-08-05 Murata Mfg Co Ltd 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
WO2004088840A1 (ja) * 2003-03-31 2004-10-14 Ube Industries, Ltd. 圧電薄膜デバイス及びその製造方法
JP2008172157A (ja) * 2007-01-15 2008-07-24 Seiko Epson Corp 圧電素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108680300A (zh) * 2018-05-17 2018-10-19 西京学院 一种压电传感器的基片
WO2021053933A1 (ja) * 2019-09-17 2021-03-25 株式会社村田製作所 圧電素子およびその製造方法

Also Published As

Publication number Publication date
WO2015005193A1 (ja) 2015-01-15
JP6180211B2 (ja) 2017-08-16
US9688528B2 (en) 2017-06-27
US20160107880A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
JP6180211B2 (ja) ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法
US7745248B2 (en) Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
JP5875244B2 (ja) 電気機械変換装置及びその作製方法
TWI437741B (zh) 鐵電裝置
JP4115439B2 (ja) 薄膜バルク音響共振器及びその製造方法
US10965271B2 (en) Acoustic resonator and method for fabricating the same
US11418168B2 (en) Acoustic resonator and method for manufacturing the same
US20170069820A1 (en) Piezoelectric device and method of manufacturing piezoelectric device
JP6822118B2 (ja) 振動子、発振器、電子機器、および移動体
JP6904814B2 (ja) 中空構造体の製造方法、及び中空構造体
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
TW202139493A (zh) 壓電積層體、壓電積層體的製造方法及壓電元件
JP2015019310A5 (ja)
KR102449355B1 (ko) 음향 공진기 및 그의 제조 방법
US11631800B2 (en) Piezoelectric MEMS devices and methods of forming thereof
JP2010045430A (ja) 静電型トランスデューサ
US20100295631A1 (en) Bulk acoustic wave resonator and method for manufacturing said resonator
JP5708290B2 (ja) Memsデバイスの製造方法、memsデバイス、圧力センサー、及び超音波トランスデューサー
KR101692717B1 (ko) 정전용량형 멤스 마이크로폰 및 그 제조방법
JP2015204544A (ja) Mems素子、mems素子の製造方法、及び電子機器
Chen et al. E-beam evaporated polysilicon for lead zirconate titanate-based micro-actuators
JP2013201346A (ja) 圧電素子及び圧電素子の製造方法
JP6558130B2 (ja) 振動デバイスの製造方法、振動デバイス、圧力センサー、スピーカー、および超音波デバイス
JP2007529113A (ja) Idt電極を持つ圧電ダイアフラム
Hong et al. Fabrication of piezoelectric diaphragm using Lead Zirconate Titanate (PZT) films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170718

R150 Certificate of patent or registration of utility model

Ref document number: 6180211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250