JP2004221622A - 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法 - Google Patents

圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法 Download PDF

Info

Publication number
JP2004221622A
JP2004221622A JP2002338036A JP2002338036A JP2004221622A JP 2004221622 A JP2004221622 A JP 2004221622A JP 2002338036 A JP2002338036 A JP 2002338036A JP 2002338036 A JP2002338036 A JP 2002338036A JP 2004221622 A JP2004221622 A JP 2004221622A
Authority
JP
Japan
Prior art keywords
film
piezoelectric resonator
piezoelectric
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002338036A
Other languages
English (en)
Inventor
Hajime Yamada
一 山田
Masaki Takeuchi
雅樹 竹内
Hideki Kawamura
秀樹 河村
Hiroyuki Fujino
博之 藤野
Yukio Yoshino
幸夫 吉野
Kenichi Kamisaka
健一 上坂
Tadashi Nomura
忠志 野村
Daisuke Nakamura
大佐 中村
Yoshimitsu Ushimi
義光 牛見
Takashi Hayashi
孝至 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002338036A priority Critical patent/JP2004221622A/ja
Priority to US10/329,602 priority patent/US6906451B2/en
Priority to EP03000216A priority patent/EP1326332A2/en
Priority to KR10-2003-0000982A priority patent/KR100477851B1/ko
Publication of JP2004221622A publication Critical patent/JP2004221622A/ja
Priority to US11/094,622 priority patent/US7240410B2/en
Priority to US11/754,897 priority patent/US20070221494A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】共振周波数の温度特性を安定させた圧電薄膜共振子、その製造方法および圧電薄膜共振子を用いた電子通信機器を提供することを目的とする。
【解決手段】圧電薄膜共振子1は、開口5を有する基板2と、該基板2の一方の面上に前記開口5を覆うように形成されたSiOおよび酸素欠損を有し、かつアモルファス状態であるAlをそれぞれ主成分とする第1,第2の絶縁膜6,7と、該絶縁膜7上に、電極8,9で挟み込まれるように形成されたZnOを主成分とする圧電薄膜10とを備えている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、圧電共振子、それを用いた圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法に関する。
【0002】
【従来の技術】
基板上に圧電薄膜を形成した圧電共振子は、通信用フィルタなどに用いられている。
【0003】
図20は、従来の圧電共振子の構造を示す断面図である(例えば、特許文献1参照。)。
【0004】
この圧電共振子は、基板101と、複数の下地膜102,103と、一対の電極104,106と、圧電体薄膜105とを有しており、このように下地膜を複数層で構成することにより、それぞれの下地膜にその機能、例えば、化学的安定性、密着性などを分担させ、その結果、圧電共振子の性能や信頼性などを向上させようとするものである。
【0005】
【特許文献1】
特開2000−244030号(第3頁〜第6頁、図1)
【0006】
【発明が解決しようとする課題】
上記特許文献1には、複数の下地膜の下部下地膜102をSiNx、上部下地膜103をAlとし、圧電体薄膜105をZnOとした圧電共振子の実施例が開示されている。
【0007】
しかしながら、このような従来例の構成では、SiNx、Al、ZnOの共振周波数の温度係数(TCF)は、いずれも負の値をもつので、SiNxおよびAlからなる下地膜102,103とZnOからなる圧電体薄膜105との組み合わせでは、基本モードにおける共振周波数の温度特性が悪くなるという難点がある。
【0008】
本発明は、このような点に着目してなされたものであって、共振周波数の温度特性を安定させた圧電共振子、その製造方法および圧電共振子を用いた圧電フィルタ、デュプレクサおよび通信装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明では、上記目的を達成するために、次のように構成している。
【0010】
すなわち、本発明の圧電共振子は、基板と、前記基板に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造の振動部とを有する圧電共振子において、前記基板と前記振動部の間に第1,第2の絶縁膜が形成されており、前記第1,第2の絶縁膜及び前記圧電薄膜の内の一つのものの共振周波数の温度係数が、残余のものの共振周波数の温度係数とは逆符号である。
【0011】
本発明によると、第1,第2の絶縁膜および圧電薄膜は、正の温度係数を持つものと負の温度係数を持つものとで構成されるので、それらの膜厚比を適当な値に設定することにより、圧電共振子全体として、共振周波数の温度係数を小さくして周波数温度特性を安定にすることができる。
【0012】
本発明の圧電共振子は、好ましくは、前記第1,第2の絶縁膜の一方が、AlまたはSiOを主成分とするものであり、あるいは、前記第1の絶縁膜がAlを主成分とし、前記第2の絶縁膜がSiOを主成分とするものである。この場合、SiOを主成分とする絶縁膜は、圧縮性応力であるのに対して、Alを主成分とする絶縁膜は、引っ張り性応力であるので、圧電共振子全体としての応力調整が可能となり、また、Alは、SiOなどに比べて熱伝導率が高く、放熱性に優れるので、投入電力による素子の温度上昇を抑え、良好な耐電力性を得ることができる。
【0013】
本発明の圧電共振子は、好ましくは、前記下部電極の算術平均粗さ(Ra)が2.5nm以下である。これにより、この圧電共振子では、200以上のQを得ることができる。ここで、算術平均粗さ(Ra)は、JIS規格B0601−2001の規定にて定義される。
【0014】
本発明の圧電共振子は、好ましくは、前記第1,第2の絶縁膜のうち、Alを主成分とするものは上層であり、且つ算術平均面粗さ(Ra)が1.0nm以下である。これにより、その上層の絶縁膜上に形成される下部電極の算術平均粗さ(Ra)を2.5nm以下とすることができ、圧電共振子として200以上のQを得ることができる。
【0015】
本発明の圧電共振子は、好ましくは、前記第1,第2の絶縁膜のうち、Alを主成分とするものは上層であり、且つ応力が引張応力で250MPa以上400MPa以下である。これにより、その上層の絶縁膜上に形成される下部電極などの成膜が配向性など良く行なえるから、共振特性に優れた圧電共振子が得られる。
【0016】
本発明の圧電共振子は、好ましくは、前記第1,第2の絶縁膜のうち、SiOを主成分とするものは上層であり、且つ算術平均面粗さ(Ra)が1.0nm以下である。これにより、その上層の絶縁膜上に形成される下部電極の算術平均粗さ(Ra)を2.5nm以下とすることができ、圧電共振子として200以上のQを得ることができる。
【0017】
本発明の圧電共振子は、好ましくは、前記第1,第2の絶縁膜のうち、SiOを主成分とするものは上層であり、且つ応力が圧縮応力で250MPa以下である。これにより、その上層の絶縁膜上に形成される下部電極などの成膜が配向性など良く行なえるから、共振特性に優れた圧電共振子が得られる。
【0018】
本発明の圧電共振子は、好ましくは、前記第1の絶縁膜が上層、前記第2の絶縁膜が下層として形成されており、且つ、圧電薄膜/(前記第1の絶縁膜と第2の絶縁膜)の膜厚比が0.7〜1.2であるとともに、前記第2の絶縁膜/前記第1の絶縁膜の膜厚比は1以上3以下である。これにより、その上層の絶縁膜上に形成される下部電極などの成膜が配向性など良く行なえるから、共振特性に優れた圧電共振子が得られる。
【0019】
本発明の圧電共振子は、好ましくは、前記第1の絶縁膜が下層、前記第2の絶縁膜が上層として形成されており、且つ、圧電薄膜/(前記第1の絶縁膜と第2の絶縁膜)の膜厚比が0.7〜1.2であるとともに、前記第2の絶縁膜/前記第1の絶縁膜の膜厚比は1以上3以下である。これにより、その上層の絶縁膜上に形成される下部電極などの成膜が配向性など良く行なえるから、共振特性に優れた圧電共振子が得られる。
【0020】
本発明の圧電共振子は、好ましくは、前記下部電極上に酸化防止膜が形成されている。この場合、前記酸化防止膜が、Au、Ru、Rh、Pd、Os、Ir、Ptを主成分とする金属のいずれかからなることが好ましい。また、この場合、前記下部電極が、Al、Ni、Fe、Mn、Cu、Ti、Mo、W、Ta、Agを主成分とする金属のいずれかからなることが好ましい。また、この場合、前記酸化防止膜がAuを主成分とする金属、前記下部電極がAlを主成分とする金属からなり、前記酸化防止膜と前記下部電極との間に、拡散防止膜が形成されていることが好ましい。また、この場合、前記拡散防止膜が、Ag、Ru、Rh、Pd、Os、Ir、Pt、Mo、Tiを主成分とする金属のいずれかからなることが好ましい。
【0021】
本発明の圧電共振子は、好ましくは、前記第1若しくは第2の絶縁膜のAlは、酸素欠損を有している。この場合、前記第1若しくは第2の絶縁膜のAlは酸素欠損を有し、且つ、その欠損値の範囲がAl3−xで、0.05≦x≦0.5であることが好ましい。このように、絶縁膜のAlに酸素欠損を有した構成にすることにより、Alは、負の温度係数を持つものであるが、酸素欠損を有することにより、正の温度係数を持つようになる。
【0022】
本発明の圧電共振子は、好ましくは、前記第1若しくは第2の絶縁膜のAlは、アモルファス状態である。これにより、Alは、負の温度係数を持つものであるが、アモルファス状態であることにより、正の温度係数を持つようになる。
【0023】
本発明の圧電共振子は、好ましくは、前記圧電薄膜がZnO若しくはAlNを主成分とする。これにより、第1,第2の絶縁膜と、ZnOあるいはAlNを主成分とする圧電薄膜とを組み合わせて良好な周波数温度特性を得ることができる。
【0024】
本発明の圧電共振子は、好ましくは、前記基板は開口部若しくは凹部を有し、前記開口部若しくは凹部上に前記振動部が形成されている。これにより、基板の開口部若しくは凹部上に振動部が形成されている圧電共振子において、共振周波数の温度係数を小さくして周波数温度特性を安定にすることができる。
【0025】
本発明の圧電フィルタ、デュプレクサおよび通信装置は、本発明の圧電共振子を用いている。これにより、本発明の圧電フィルタ、デュプレクサおよび通信装置は、周波数温度特性および共振特性の優れたものとなる。
【0026】
本発明に係る第1の圧電共振子の製造方法は、基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、前記第1,第2の絶縁膜の上層は、Alを主成分とするものであり、該Alを主成分とする絶縁膜は、真空蒸着法によって、成膜開始前の成膜装置内の圧力が3.0×10−4Paよりも低く設定した上で成膜することを特徴とする。これにより、良好な周波数温度特性を有する本発明の圧電共振子を効率的に製造できる。
【0027】
本発明に係る第2の圧電共振子の製造方法は、基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、前記第1,第2の絶縁膜の上層は、Alを主成分とするものであり、該Alを主成分とする絶縁膜は、電子ビーム蒸着法によって、膜厚成長速度が0.6〜1.0nm/秒で成膜することを特徴とする。これにより、良好な周波数温度特性を有する本発明の圧電共振子を効率的に製造できる。
【0028】
本発明に係る第3の圧電共振子の製造方法は、基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、前記第1,第2の絶縁膜の上層は、SiOを主成分とするものであり、該SiOを主成分とする絶縁膜は、パワー密度が2.0〜8.5W/cmの範囲に設定した、RFマグネトロンスパッタ法で成膜することを特徴とする。この場合、前記RFマグネトロンスパッタ法による成膜時のガス圧力は、0.6Pa以下であることが好ましい。これにより、良好な周波数温度特性を有する本発明の圧電共振子を効率的に製造できる。
【0029】
【発明の実施の形態】
以下、本発明の実施の態様を図面に基づいて説明する。
【0030】
(実施の形態1)
図1は、本発明に係る圧電共振子の構造を示す断面図である。
【0031】
この実施の形態の圧電共振子1は、基板2と、絶縁性薄膜3と、圧電素子部4とを備えている。
【0032】
基板2は、例えば、シリコンからなり、振動部分に対応して表裏面を貫通する開口5を有している。絶縁性薄膜3は、前記開口5を覆うように基板2上に形成されており、第1の絶縁性薄膜としてSiOを主成分とするSiO膜6と、第2の絶縁性薄膜としてAlを主成分とするAl膜7とを有している。
【0033】
圧電素子部4は、上下一対の電極8,9間にZnOを主成分とする圧電薄膜10が介装されて構成されている。
【0034】
この実施の形態の圧電共振子1は、SiO膜6と、Al膜7と、ZnOを主成分とする圧電薄膜10とを備えており、SiOは正の温度係数を、Alは負の温度係数を、ZnOは負の温度係数をそれぞれ持つので、これらの膜厚比を、適当に設定することで、共振周波数の温度係数を小さくしてゼロに近づけて共振周波数の温度特性を安定にすることができる。また、Al膜7は、その応力が引張応力であって、250MPa以上400MPa以下のものとなっている。
【0035】
表1は、この圧電共振子1の膜厚比と周波数温度特性との関係を示しており、この表1において、TZnO/TAl2O3/TSiO2は、圧電薄膜10、Al膜7およびSiO膜6の膜厚比を示している。
【0036】
【表1】
Figure 2004221622
【0037】
この表1から温度係数が充分に小さな正の値となっていることがわかる。
【0038】
また、表2は、この圧電共振子1の膜厚比と共振特性との関係を示しており、この表2においては、圧電薄膜10、Al膜7およびSiO膜6の膜厚比TZnO/TAl2O3/TSiO2に対するQ、kおよびQ×kの各特性を示している。なお、表2においては、図2に示されるように、第1,第2の絶縁性薄膜の構成材料を逆にした、すなわち、第1の絶縁性薄膜をAlを主成分とするAl膜7とし、第2の絶縁性薄膜をSiOを主成分とするSiO膜6とした本発明の他の実施の形態の圧電共振子1’における圧電薄膜10、SiO膜6およびAl膜7の膜厚比TZnO/TSiO2/TAl2O3に対する特性を示すとともに、比較のために、図3に示されるAlを形成していないZnOとSiOの2層構造の特性を併せて示している。図2に示される圧電共振子1’では、SiO膜6は、その応力が圧縮応力であって、250MPa以下のものとなっている。
【0039】
【表2】
Figure 2004221622
【0040】
この表2からZnOの圧電薄膜とSiOの2層構造に比べて、ZnOの圧電薄膜10、Al膜7およびSiO膜6の3層構造は、Q×kの値が大きくなって共振子の性能が向上したことが分かる。
【0041】
図4及び図5に本願発明者がシミュレーションによって膜厚を変化させたときの共振子の特性について示している。図4は上部電極/ZnO/下部電極/SiO/Al構造、図5は上部電極/ZnO/下部電極/Al/SiO構造のものである。ZnOを挟み込む上下電極はAlとし、膜厚を180nmに固定して計算している。各図とも横軸にZnO/(SiO+Al)膜厚比をとり、SiOとAlの膜厚比を3:1〜1:3まで5種に変化させたときの計算結果を示している。なお、図4及び図5の上下に3段に並べて示す各グラフは、上段が膜厚比とQとの関係、中段が膜厚比とkとの関係、下段が膜厚比と周波数温度特性(TCF)との関係を示している。各膜厚値の絶対量は、共振子の周波数帯を1900MHzになるようにすることで決定する。
【0042】
上部電極/ZnO/下部電極/SiO/Al構造は、上部電極/ZnO/下部電極/Al/SiO構造に比べてkが大きいことが特徴となっている。これはSiOの音響インピーダンスが1.3×10(N・s/m)と、ZnOの3.5×10(N・s/m)、Alの3.9×10(N・s/m)に比べて小さいことによるものである(ただし、Alの値は単結晶(サファイア)のものであり、実際の値は、2.3×10(N・s/m)程度と見積もられる。)。音響インピーダンスの差が大きい界面ほど音波の反射が起こり易いため、ZnO/SiO界面での反射が大きく、圧電膜であるZnOにエネルギーが集中することによってkが大きくなると考えられる。図6(a),(b)は、振動の変位図を示したものであるが、ZnO内での変位がSiO内での変位よりも大きくなっていることが分かる。図6(a),(b)の横軸は振動部を厚み方向での絶縁膜、圧電膜、電極膜をその厚み幅が横幅に対応するようにし、縦軸に振動の変位を示す図である。図6(a)は、絶縁膜の下層をAl膜とし、絶縁膜の上層をSiO膜とする場合を示す。図6(b)は、絶縁膜の下層をSiO膜とし、絶縁膜の上層をAl膜とする場合を示す。
【0043】
一方、上部電極/ZnO/下部電極/Al/SiO構造は、上部電極/ZnO/下部電極/SiO/Al構造に比べてTCF(周波数温度変化率)の絶対値が小さいことが特徴となっている。材料の温度係数は、ZnOとAlとが負である(温度上昇によって周波数が低下する)のに対して、SiOが正となる。したがって、図6から分かるように、SiO内での変位の大きいZnO/Al/SiO構造の方が、SiOの温度係数の影響を強く受け、全体の温度係数が正の方向にシフトする(ゼロに近づく)と考えられる。
【0044】
上部電極/ZnO/下部電極/SiO/Al構造における最適膜厚は、kが大きくなるという観点からは、ZnO/(SiO+Al)膜厚比が0.7〜1.2となるが、Qが大きくなるという観点では、0.6〜0.8となる。TCFの観点では、SiO:Al膜厚比が1以上が好ましいことになる。ただし、割合が極端に少なくなると応力バランスの問題が生じるので、SiO:Al膜厚比は1以上3以下とする。
【0045】
上部電極/ZnO/下部電極/Al/SiO構造における最適膜厚は、TCFが小さくなるという観点から、SiO:Al膜厚比が1以上とする。ZnO膜厚に対する依存性は小さく、今回検証した全範囲において有効である。したがって、ZnO/(SiO+Al)膜厚比が0.7〜1.2であり、且つ、SiO:Al膜厚比が1以上となる。ただし、ここでも応力の問題が生じるので、SiO:Al膜厚比は1以上3以下とする。
【0046】
次に、この圧電共振子1の製造方法を説明する。
【0047】
先ず、基板2の上面に熱酸化やスパッタリング法などでSiO膜6を成膜する。次いで、基板2下面に対して、異方性エッチング、RIE(Reactive Ion Etching)などの手法を用いて開口5を形成する。
【0048】
次に、電子ビーム蒸着、スパッタリング法などの成膜法により、SiO膜6上にAl膜7を形成する。、例えば、酸化アルミニウムを蒸着源とした電子ビーム蒸着法によって、膜成長速度0.8nm/秒以下でAl膜7の成膜を行う。このAl膜7上に、蒸着やスパッタリングで下層電極9を形成する。なお、Al膜7の膜成長速度としては、0.6〜1.0nm/秒であることが製造効率上好ましい。
【0049】
次に、下層電極9およびAl膜7上に、ZnOを主成分とする圧電薄膜10を、スパッタリング、CVD等の成膜法で形成する。例えば、ZnOターゲットを用いたRFスパッタリング法では、基板温度50〜500℃、RFパワー300〜1500W、ガス圧0.05pa〜0.8paで成膜して高配向膜を作製する。この圧電薄膜10上に、下層電極9と同様な手法で上層電極8を形成する。
【0050】
以上のようして製造される圧電薄膜共振子1において、ZnOを主成分とする圧電薄膜10およびSiO膜6は、共に圧縮性応力であるのに対して、Al膜7は、引っ張り性応力であるので、圧電薄膜共振子1全体の応力を低減することができ、素子の割れなどによる不良を低減することができる。
【0051】
また、表3に示されるように、Alは、SiOに比べて、熱伝導率が高いために、放熱性に優れ、良好な耐電力を得ることができる。
【0052】
【表3】
Figure 2004221622
【0053】
なお、Alは、酸素欠損がない膜では、上述のように負の温度係数を持つのであるが、酸素欠損を有し、アモルファス状態であるときには、正の温度係数を持つようになるので、本発明の他の実施の形態として、Al膜を、酸素欠損を有するAl、例えば、アモルファス状態のAlとすることにより、正の温度係数とし、負の温度係数であるZnOを主成分とする圧電薄膜との組み合わせによって、良好な周波数温度特性を得るようにしてもよい。
【0054】
なお、酸素欠損を有するAlとしては、その欠損値の範囲が、Al3−xで0.05≦x≦0.5であるものでもよい。
【0055】
上述の実施の形態では、基板2の開口部5上に、絶縁性薄膜3および圧電素子部4を形成したけれども、本発明の他の実施の形態として、図7に示されるように、基板2の凹部5’上に、絶縁性薄膜3および圧電素子部4を形成してもよい。
【0056】
下部電極の算術平均粗さ(Ra)が小さくなると、その上に形成される圧電膜の配向性が向上し、良好な共振特性が得られることが、(本発明者による実験の測定結果を示す)図8および図9から分かる。ここで、図8は、下部電極の表面粗さと圧電薄膜のロッキングカーブ半値幅との関係を示し、図9は、下部電極の表面粗さとQとの関係を示す。ラダーフィルタに用いられる共振子として必要なQは200以上であり、図9に示すように、下部電極の算術平均粗さ(Ra)2.5nm以下であると、共振子のQが200以上となる。よって、ラダーフィルタを構成するために好適な200以上のQを有する共振子を得るには、下部電極の算術平均粗さ(Ra)が2.5nm以下である必要がある。
【0057】
算術平均粗さ(Ra)が2.5nm以下である下部電極を形成するには、その下地となる絶縁膜の算術平均粗さ(Ra)が小さい必要がある。(本発明者による実験の測定結果を示す)図10に示すように、上層の絶縁膜の算術平均粗さ(Ra)が1.0nm以下であると、その上に形成される下部電極の算術平均粗さ(Ra)は、2.5nm以下となることが分かる。
【0058】
つまり、絶縁膜の算術平均粗さ(Ra)1.0nm以下とすることで、算術平均粗さ(Ra)が2.5nm以下である下部電極を形成することができて、配向性の高い圧電薄膜が得られ、ひいてはラダーフィルタを構成するために好適な200以上のQを有する共振子を得ることができる。
【0059】
【実施例】
<Alの成膜方法(1)>
本願発明者は、算術平均粗さ(Ra)が1.0nm以下の絶縁膜のAlの成膜方法について検討した。まず、成膜レートと、形成された絶縁膜の応力及び表面粗さの関係について調査するため、本発明者は、電子ビーム蒸着法で他の条件をほとんど変えることなく、成膜レートのみをそれぞれ異ならせて、成膜したところ、図11に示すような結果が得られた。図11から明らかなように、成膜レートは、形成された絶縁膜の応力及び表面粗さにほとんど影響しないことが確認された。図11は、横軸に成膜レートをとり、縦軸に引っ張り応力と表面粗さとをとり、成膜レートと引っ張り応力との関係、成膜レートと表面粗さとの関係を示すグラフである。
【0060】
次に、本発明者は、同じく真空蒸着法の一例としての電子ビーム蒸着法で、成膜レートは全て0.8nm/secとするなど他の条件は変えることなく、成膜開始前の成膜装置内の圧力のみをそれぞれ異ならせて成膜したところ、図12に示すような結果が得られた。図12から明らかなように、成膜開始前の成膜装置内の圧力が3.0×10−4Paよりも低く設定した上で成膜すると、算術平均粗さ(Ra)が1.0nm以下の絶縁膜を得ることができることが分かった。図12は、横軸に真空蒸着を行なうときの装置内真空度を圧力としてとり、縦軸に引っ張り応力と表面粗さとをとり、装置内真空度と引っ張り応力との関係、成膜レートと表面粗さとの関係を示すグラフである。
【0061】
この結果は、成膜される膜の純度に起因するものと考えられる。ルツボで加熱されて蒸発したAlの粒子は、ルツボから飛散した直後の純度が最も高く、かつ最も粒子サイズが小さい。しかし、Alの粒子が基板に到達するまでの間に、成膜装置内に浮遊している不純物が存在すると、不純物の粒子と化学反応することがあり、その結果、成膜される膜の純度が落ちる。それと共に、蒸発時の粒子サイズより大きくなり、疎な膜、すなわち、算術平均粗さ(Ra)が大きな膜になる。そこで、成膜装置内に浮遊している不純物を抑制することが必要となる。成膜装置内の圧力は、成膜装置内に浮遊している不順物による影響を受ける。そこで、成膜装置内に浮遊している不純物を、成膜開始前の成膜装置内の圧力が3.0×10−4Paよりも低くなる程度まで少なくすれば、純度が高く、算術平均粗さ(Ra)が1.0nm以下の絶縁膜を得ることができる。
【0062】
これは電子ビーム蒸着法に限らず、抵抗化熱蒸着法、プラズマ・イオン・アシスト蒸着法など、真空蒸着法であれば良い。
【0063】
<Alの成膜方法(2)>
次に、本発明に係る圧電共振子について、上記<Alの成膜方法(1)>とは別のAlの成膜方法を説明する。なお、図1に示される圧電共振子に基づいて符号を付して説明する。
【0064】
シリコンウェハからなる基板2上面に形成されたSiOでなる下層の絶縁膜6上に、電子ビーム蒸着法によって、膜厚成長速度が0.6(nm/秒)以上で1.0(nm/秒)以下の範囲で上層の絶縁膜であるAl膜7が成膜される。
【0065】
上記成膜法により成膜されたAl膜7の表面粗さは、算術平均粗さ(Ra)が0.6nmである。また、このAl膜7の応力は、引張応力であって、300MPaである。
【0066】
<SiOの成膜方法>
次に、本発明に係る圧電共振子について、SiOの成膜方法を説明する。この場合、絶縁膜の下層はAl膜であり、そのAl膜上にSiO2を成膜するときの成膜方法について、図2に示される圧電共振子に基づいて符号を付して説明する。
【0067】
シリコンウェハからなる基板2上面に形成されたAlでなる下層の絶縁膜7上に、RFマグネトロンスパッタ法によりSiOを主成分とする絶縁膜4が成膜される。この成膜の際の条件は、ガス圧が0.1〜0.25Paの範囲が好ましいのであり、パワー密度が2.0〜8.5W/cmの範囲である。なお、成膜の際のガス圧としては、0.6Pa以下であればよい。
【0068】
上記成膜法により成膜されたSiO膜6の表面粗さは、算術平均粗さ(Ra)が0.3nmである。また、この圧電共振子1の絶縁膜4の応力は、圧縮応力であって、150MPaである。なお、引張応力を正の値とした場合、この圧縮応力は負の値を示すのであって、−150MPaである。なお、このように成膜されるSiO膜6の応力は250MPa以下であることが好ましい。
【0069】
次に、RFマグネトロンスパッタ法を採用して、上記条件においてSiOの上層絶縁膜を成膜することによって、その絶縁膜の表面の算術平均粗さによる表面粗さ(Ra)が1.0nm以下で、かつ、応力が圧縮応力250MPa以下の範囲に含まれるように、応力が小さくなる状態に調整される理由を説明する。
【0070】
応力については、成膜圧力(ガスの圧力)と、応力との関係は周知のものとなっている。すなわち、成膜圧力(ガスの圧力)を高くすると圧縮応力は低減し、成膜圧力(ガスの圧力)を低くすると圧縮応力は大きくなる関係にあることが判明している。そのため、その圧縮応力を低減するためには、成膜圧力(ガスの圧力)を高く設定する。しかしながら、成膜圧力(ガスの圧力)を高く設定すると、成膜される絶縁膜表面の面粗さが粗くなり、面粗さ低減と、応力低減との両立が困難である。この理由は、成膜圧力が高いと、成膜時のガスが膜に空隙を多く生じさせることで表面が粗くなる傾向があるためである。逆に、成膜圧力を低くすると、緻密な成膜がなされ、表面が平滑になる傾向がある。しかしながら、その成膜圧力が低いことにより、成膜時に高速粒子が膜に衝突し易くなり、そのような高速粒子が格子内に格子間原子として入り込む釘打ち効果(ピーニング効果)が発生する。この釘打ち効果により、膜の体積膨張がもたらされ、膜には圧縮応力が発生する。
【0071】
すなわち、ガス圧が高い場合には、スパッタ粒子のガスによる散乱確率が高くなることで、粒子のエネルギーが小さくなるため、釘打ち効果の影響が小さくなり、絶縁膜の応力は小さいものとなる。ところで、ガス圧が変化しても、成膜レートは大きく変動しないことも判明している。そこで、RFマグネトロンスパッタ法により成膜していく際に、RFパワーを大きくすると、成膜レートが大きくなる傾向がわかっているが、同一ガス圧で成膜レートが大きくなった場合、単位膜厚当たりの釘打ち効果は小さくなると考えられる。すなわち、釘打ち効果が小さくなることで、膜の応力は小さくなる。また、膜中に取り込まれる不純物(例えば成膜ガス)の量が少なくなるため、緻密で平滑な絶縁膜が形成されることになる。
【0072】
従来からSiOの絶縁膜の成膜方法としては、熱酸化法、減圧CVD法、ゾルゲル法、蒸着法があるが、いずれの方法で成膜しても、応力が大きくなる。例えば、熱酸化法の場合は、300〜400MPa、蒸着法では、数百MPaと応力が大きくなる。これらの方法で応力が大きくなる原因の1つとして、成膜時の温度が高いことがあげられる。スパッタが約300℃であるのに対して、減圧CVD法は500〜800℃、熱酸化法は約1100℃であり、熱応力がスパッタの方が小さい。また、熱酸化法では、Oによる膜の表面の体積膨張が発生し、この結果、応力が大きくなる。ゾルゲル法は、焼成の温度が高いのに加えて、このゾルゲル法特有の性質により膜厚にばらつきが発生しやすく、膜表面の平坦性が悪い。
【0073】
一方、RFマグネトロンスパッタ法では、RFパワー密度の調整を行うことで、応力が小さく、膜表面の算術平均粗さが1.0nm以下の絶縁膜を成膜できる。さらに、RFマグネトロンスパッタのパワーを大きくすると、膜の欠陥が減少して緻密な膜となる。図13を参照すると、横軸に対応するRFパワー密度が2(W/cm)近くでは、縦軸に対応する絶縁膜(酸化珪素で成膜されている)の応力が200MPaを越える程度であるのに対して、RFパワー密度が6(W/cm)から9(W/cm)程度では150MPa近くに低下している。図14を参照すると、横軸に対応するRFパワー密度が2(W/cm)近くでは、縦軸に対応する絶縁膜表面の算術平均粗さが1.0nm程度であるのに対して、RFパワー密度が8(W/cm)近くでは、0.3nm程度である。すなわち、RFパワー密度が2(W/cm)以上のとき、SiOからなる絶縁膜表面の算術平均粗さ(Ra)が1.0nm以下となる。一方、RFパワー密度を8.5(W/cm)よりも大きくすると、ターゲットが割れやすくなり、成膜に支障をきたすので、RFパワー密度を8.5(W/cm)以下とすることが好ましい。
【0074】
その結果、表面が平坦になる傾向が強くなり、釘打ち効果(peening効果)による絶縁膜へのアルゴンなどのガス分子の取り込みが減少し、ガス分子の取り込みによる体積膨張は小さくなる。よって、応力の小さな絶縁膜ができることになる。
【0075】
なお、参考として、RFパワー密度が高くなるほど共振特性としてのQが向上することを図15に示している。
【0076】
次に、下部電極表面の酸化防止について説明する。Alなどの酸化しやすい金属を下部電極9に用いた場合、圧電薄膜10の成膜時に、Alが酸化して下部電極9の表面が酸化アルミニウムになってしまい、下部電極9の上に形成する圧電薄膜10の配向性が悪化する。これは、表面の算術平均粗さ(Ra)の小さい下部電極9を形成しても、下部電極9の表面が酸化する限り、圧電薄膜10の配向性が悪化したものが発生する。Al以外に、Ni、Fe、Mn、Cu、Ti、Mo、W、Ta、Agを下部電極に用いた場合も同様である。
【0077】
そこで、酸化防止膜を下部電極の上に形成する(図16参照)。酸化防止膜9aは、Au、Ru、Rh、Pd、Os、Ir、Ptなどの酸化しにくい金属からなる。酸化防止膜9aは、下部電極9の酸化を防ぐことができる程度の厚みであれば良く、4〜30nmの厚みがあれば良い。
【0078】
酸化防止膜9aは、下部電極9の平滑さの影響を受けて成膜されるので、下部電極9と同様に平滑な膜となる。よって、酸化防止膜9aの上に形成される圧電薄膜10の配向性は良いものとなる。
【0079】
なお、下部電極9にAl、酸化防止膜9aにAuを用いた場合、AuとAlで相互拡散が発生し、Auからなる酸化防止膜9aの表面が平滑なものが得られなくなってしまう。そこで、下部電極9にAl、酸化防止膜9aにAuを用いた場合には、下部電極9と酸化防止膜9aとの間に、拡散防止膜9bを形成することが好ましい(図17参照)。拡散防止膜9bは、Ag、Ru、Rh、Pd、Os、Ir、Pt、Mo、Tiのいずれかを主成分とする金属からなり、その厚さは、AuとAlで相互拡散を防ぐことができる程度の厚みであれば良く、4〜30nmの厚みがあれば良い。
【0080】
本発明の圧電共振子は、図18(a),(b),(c)にそれぞれ示されるπ型、L型およびT型のラダーフィルタに組み込んで使用することができ、良好なフィルタ特性を達成することができる。
【0081】
また、図19に示されるデュプレクサ11に用いてもよい。さらに、携帯電話機やその他の通信装置に搭載して電子通信動作に使用して、その動作特性を安定させることができる。
【0082】
【発明の効果】
以上のように本発明によれば、第1,第2の絶縁膜および圧電薄膜を、正の温度係数を持つものと負の温度係数を持つものとで構成したので、それらの膜厚比を適当な値に設定することにより、圧電共振子全体として、共振周波数の温度係数を小さくして周波数温度特性を安定にすることができる。
【0083】
特に、絶縁膜を、SiO膜およびAl膜とし、圧電薄膜をZnO膜とすることにより、それらの膜厚比を適当な値に設定することにより、圧電薄膜共振子全体として、共振周波数の温度係数を小さくして周波数温度特性を安定にすることができ、また、Q×kの値を大きくして共振特性を向上させることができる。
【0084】
しかも、SiOおよびZnOは、いずれも圧縮性応力であるのに対して、Alは、引っ張り性応力であるので、圧電薄膜共振子全体としての応力調整が可能となって素子破壊を防止でき、さらに、良好な耐電力を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る圧電共振子の断面図である。
【図2】本発明の他の実施の形態の圧電共振子の断面図である。
【図3】Al膜を有しないZnOとSiOの2層構造の圧電共振子の断面図である。
【図4】絶縁膜の上層がSiO膜で下層がAl膜の場合であって、圧電薄膜/絶縁膜とするその膜厚比と、Q、k2、TCFとの関係を、SiO膜とAl膜との膜厚比を変更した場合についてそれぞれ上中下の各段において示すグラフである。
【図5】絶縁膜の上層がAl膜で下層がSiO膜の場合であって、圧電薄膜/絶縁膜とするその膜厚比と、Q、k2、TCFとの関係を、SiO膜とAl膜との膜厚比を変更した場合についてそれぞれ上中下の各段において示すグラフである。
【図6】絶縁膜を含む振動部における振動の変位図を示したものであって、横軸は振動部を厚み方向での絶縁膜、圧電膜、電極膜をその厚み幅が横幅に対応するようにし、縦軸に振動の変位を示す図である。図6(a)は、絶縁膜の下層をAl膜とし、絶縁膜の上層をSiO膜とする場合を示す。図6(b)は、絶縁膜の下層をSiO膜とし、絶縁膜の上層をAl膜とする場合を示す。
【図7】本発明の更に他の実施の形態の圧電共振子の断面図である。
【図8】下部電極の表面粗さと圧電薄膜のロッキングカーブ半値幅との関係を示すグラフである。
【図9】下部電極の表面粗さとQとの関係を示すグラフである。
【図10】絶縁膜上層の表面粗さと下部電極の表面粗さとの関係を示すグラフである。
【図11】本発明に係る実施例における成膜レートと引っ張り応力との関係、成膜レートと表面粗さとの関係を示すグラフである。
【図12】本発明に係る実施例における装置内真空度と引っ張り応力との関係、成膜レートと表面粗さとの関係を示すグラフである。
【図13】本発明に係る実施例におけるRFマグネトロンスパッタ法による絶縁膜の成膜におけるRFパワー密度と絶縁膜の応力との関係を示すグラフである。
【図14】本発明に係る実施例におけるRFマグネトロンスパッタ法による絶縁膜の成膜におけるRFパワー密度と絶縁膜表面の算術平均粗さ(Ra)との関係を示すグラフである。
【図15】本発明に係る実施例におけるRFマグネトロンスパッタ法による絶縁膜の成膜におけるRFパワー密度と共振特性Qとの関係を示すグラフである。
【図16】下部電極上に酸化防止膜を形成した本発明に係る圧電共振子を示す断面図である。
【図17】下部電極上に拡散防止膜を形成し、その拡散防止膜上に酸化防止膜を形成した本発明に係る圧電共振子を示す断面図である。
【図18】本発明の圧電共振子を用いたフィルタの構成図である。
【図19】本発明の圧電共振子を用いたデュプレクサを示す概略図である。
【図20】従来例の圧電共振子の断面図である。
【符号の説明】
1,1’ 圧電共振子
2 基板
3,3’ 絶縁性薄膜
6 SiO
7 Al
10 圧電薄膜

Claims (29)

  1. 基板と、前記基板に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造の振動部とを有する圧電共振子において、前記基板と前記振動部の間に第1,第2の絶縁膜が形成されており、前記第1,第2の絶縁膜及び前記圧電薄膜の内の一つのものの共振周波数の温度係数が、残余のものの共振周波数の温度係数とは逆符号であることを特徴とする、圧電共振子。
  2. 前記第1,第2の絶縁膜の一方が、Alを主成分とすることを特徴とする、請求項1に記載の圧電共振子。
  3. 前記第1,第2の絶縁膜の一方が、SiOを主成分とすることを特徴とする、請求項1に記載の圧電共振子。
  4. 前記第1の絶縁膜がAlを主成分とし、前記第2の絶縁膜がSiOを主成分とすることを特徴とする、請求項1に記載の圧電共振子。
  5. 前記下部電極の算術平均粗さ(Ra)が2.5nm以下であることを特徴とする、請求項1ないし4のいずれか1項に記載の圧電共振子。
  6. 前記第1,第2の絶縁膜のうち、Alを主成分とするものは上層であり、且つ算術平均面粗さ(Ra)が1.0nm以下であることを特徴とする、請求項2、4、5のいずれか1項に記載の圧電共振子。
  7. 前記第1,第2の絶縁膜のうち、Alを主成分とするものは上層であり、且つ応力が引張応力で250MPa以上400MPa以下であることを特徴とする、請求項2、4、5,6のいずれか1項に記載の圧電共振子。
  8. 前記第1,第2の絶縁膜のうち、SiOを主成分とするものは上層であり、且つ算術平均面粗さ(Ra)が1.0nm以下であることを特徴とする、請求項3、4、5のいずれか1項に記載の圧電共振子。
  9. 前記第1,第2の絶縁膜のうち、SiOを主成分とするものは上層であり、且つ応力が圧縮応力で250MPa以下であることを特徴とする、請求項3、4、5、8のいずれか1項に記載の圧電共振子。
  10. 前記第1の絶縁膜が上層、前記第2の絶縁膜が下層として形成されており、且つ、圧電薄膜/(前記第1の絶縁膜と第2の絶縁膜)の膜厚比が0.7〜1.2であるとともに、前記第2の絶縁膜/前記第1の絶縁膜の膜厚比は1以上3以下であることを特徴とする、請求項4ないし7のいずれか1項に記載の圧電共振子。
  11. 前記第1の絶縁膜が下層、前記第2の絶縁膜が上層として形成されており、且つ、圧電薄膜/(前記第1の絶縁膜と第2の絶縁膜)の膜厚比が0.7〜1.2であるとともに、前記第2の絶縁膜/前記第1の絶縁膜の膜厚比は1以上3以下であることを特徴とする、請求項4、5、8、9のいずれか1項に記載の圧電共振子。
  12. 前記下部電極上に酸化防止膜が形成されていることを特徴とする、請求項1ないし11のいずれか1項に記載の圧電共振子。
  13. 前記酸化防止膜が、Au、Ru、Rh、Pd、Os、Ir、Ptを主成分とする金属のいずれかからなることを特徴とする、請求項12に記載の圧電共振子。
  14. 前記下部電極が、Al、Ni、Fe、Mn、Cu、Ti、Mo、W、Ta、Agを主成分とする金属のいずれかからなることを特徴とする、請求項12又は13に記載の圧電共振子。
  15. 前記酸化防止膜がAuを主成分とする金属、前記下部電極がAlを主成分とする金属からなり、前記酸化防止膜と前記下部電極との間に、拡散防止膜が形成されていることを特徴とする、請求項12に記載の圧電共振子。
  16. 前記拡散防止膜が、Ag、Ru、Rh、Pd、Os、Ir、Pt、Mo、Tiを主成分とする金属のいずれかからなることを特徴とする、請求項15に記載の圧電共振子。
  17. 前記第1若しくは第2の絶縁膜のAlは、酸素欠損を有していることを特徴とする、請求項2、4ないし16のいずれか1項に記載の圧電共振子。
  18. 前記第1若しくは第2の絶縁膜のAlは酸素欠損を有し、且つ、その欠損値の範囲がAl3−xで、0.05≦x≦0.5であることを特徴とする、請求項17に記載の圧電共振子。
  19. 前記第1若しくは第2の絶縁膜のAlは、アモルファス状態であることを特徴とする、請求項2、4ないし16のいずれか1項に記載の圧電共振子。
  20. 前記基板は開口部若しくは凹部を有し、前記開口部若しくは凹部上に前記振動部が形成されていることを特徴とする、請求項1ないし19のいずれか1項に記載の圧電共振子。
  21. 前記圧電薄膜がZnO若しくはAlNを主成分とすることを特徴とする、請求項1ないし20のいずれか1項に記載の圧電共振子。
  22. 請求項1ないし21のいずれか1項に記載の圧電共振子を用いたことを特徴とする、圧電フィルタ。
  23. 請求項1ないし21のいずれか1項に記載の圧電共振子を用いて、ラダー構成にしたことを特徴とする、圧電フィルタ。
  24. 請求項1ないし23のいずれか1項に記載の圧電共振子または圧電フィルタを用いたことを特徴とする、デュプレクサ。
  25. 請求項1ないし23のいずれか1項に記載の圧電共振子または圧電フィルタを用いたことを特徴とする、通信装置。
  26. 基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、
    前記第1,第2の絶縁膜の上層は、Alを主成分とするものであり、該Alを主成分とする絶縁膜は、真空蒸着法によって、成膜開始前の成膜装置内の圧力が3.0×10−4Paよりも低く設定した上で成膜することを特徴とする、圧電共振子の製造方法。
  27. 基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、
    前記第1,第2の絶縁膜の上層は、Alを主成分とするものであり、該Alを主成分とする絶縁膜は、電子ビーム蒸着法によって、膜厚成長速度が0.6〜1.0nm/秒で成膜することを特徴とする、圧電共振子の製造方法。
  28. 基板と、前記基板上に成膜されている第1,第2の絶縁膜と、前記第1,第2の絶縁膜上に形成されている、少なくとも1層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の上部電極及び下部電極を厚み方向で対向させて挟む構造とを含む圧電共振子の製造方法において、
    前記第1,第2の絶縁膜の上層は、SiOを主成分とするものであり、該SiOを主成分とする絶縁膜は、パワー密度が2.0〜8.5W/cmの範囲に設定した、RFマグネトロンスパッタ法で成膜することを特徴とする、圧電共振子の製造方法。
  29. 請求項28に記載の圧電共振子の製造方法において、前記RFマグネトロンスパッタ法による成膜時のガス圧力は、0.6Pa以下であることを特徴とする、圧電共振子の製造方法。
JP2002338036A 2002-01-08 2002-11-21 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法 Pending JP2004221622A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002338036A JP2004221622A (ja) 2002-01-08 2002-11-21 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
US10/329,602 US6906451B2 (en) 2002-01-08 2002-12-27 Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator
EP03000216A EP1326332A2 (en) 2002-01-08 2003-01-07 Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator
KR10-2003-0000982A KR100477851B1 (ko) 2002-01-08 2003-01-08 압전 공진자, 압전 필터, 듀플렉서, 통신 장치 및 압전공진자의 제조 방법
US11/094,622 US7240410B2 (en) 2002-01-08 2005-03-30 Method for manufacturing a piezoelectric resonator
US11/754,897 US20070221494A1 (en) 2002-01-08 2007-05-29 Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002001329 2002-01-08
JP2002335120 2002-11-19
JP2002338036A JP2004221622A (ja) 2002-01-08 2002-11-21 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法

Publications (1)

Publication Number Publication Date
JP2004221622A true JP2004221622A (ja) 2004-08-05

Family

ID=32912770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002338036A Pending JP2004221622A (ja) 2002-01-08 2002-11-21 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法

Country Status (1)

Country Link
JP (1) JP2004221622A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048639A (ja) * 2002-05-17 2004-02-12 Murata Mfg Co Ltd 圧電共振子及びその製造方法等
JP2006174148A (ja) * 2004-12-16 2006-06-29 Murata Mfg Co Ltd 圧電薄膜共振子およびその製造方法
JP2006186833A (ja) * 2004-12-28 2006-07-13 Kyocera Kinseki Corp 圧電薄膜デバイス及びその製造方法
WO2007004435A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Industrial Co., Ltd. 音響共振器及びフィルタ
JP2007067485A (ja) * 2005-08-29 2007-03-15 Seiko Epson Corp 圧電薄膜振動子
US7240410B2 (en) 2002-01-08 2007-07-10 Murata Manufacturing Co., Ltd. Method for manufacturing a piezoelectric resonator
US7245060B2 (en) 2004-09-24 2007-07-17 Murata Manufacturing Co., Ltd. Piezoelectric resonator, method for manufacturing the same, piezoelectric filter, and duplexer
JP2007267366A (ja) * 2006-02-28 2007-10-11 Fujitsu Media Device Kk 弾性境界波素子、共振器およびフィルタ
JP2008072691A (ja) * 2006-09-12 2008-03-27 Samsung Electronics Co Ltd 共振器、それを備えた装置、および共振器の製造方法
WO2008090651A1 (ja) * 2007-01-24 2008-07-31 Murata Manufacturing Co., Ltd. 圧電共振子及び圧電フィルタ
JP2010141570A (ja) * 2008-12-11 2010-06-24 Ube Ind Ltd 圧電薄膜音響共振器およびその製造方法
JP2011192887A (ja) * 2010-03-16 2011-09-29 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液滴噴射ヘッド及び液滴噴射装置並びに圧電素子の製造方法
JP2013034130A (ja) * 2011-08-02 2013-02-14 Taiyo Yuden Co Ltd 圧電薄膜共振器およびその製造方法
CN103023457A (zh) * 2012-11-20 2013-04-03 溧阳市生产力促进中心 一种用于声表面波滤波器的ZnO压电薄膜
CN103023456A (zh) * 2012-11-20 2013-04-03 溧阳市生产力促进中心 一种低损耗声表面波滤波器
WO2014199991A1 (ja) * 2013-06-11 2014-12-18 日本電気硝子株式会社 カバー部材、表示装置及びカバー部材の製造方法
JP2015019310A (ja) * 2013-07-12 2015-01-29 富士フイルム株式会社 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法
JP2018133789A (ja) * 2017-02-17 2018-08-23 リバーエレテック株式会社 ウェハレベルパッケージの製造方法
JP2018133787A (ja) * 2017-02-17 2018-08-23 リバーエレテック株式会社 ウェハレベルパッケージ

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137317A (ja) * 1982-02-09 1983-08-15 Nec Corp 圧電薄膜複合振動子
JPH0194010A (ja) * 1987-10-07 1989-04-12 Matsushita Electric Ind Co Ltd 移動装置
JPH0346504A (ja) * 1989-07-14 1991-02-27 Murata Mfg Co Ltd 水晶発振子
JPH04354411A (ja) * 1991-05-31 1992-12-08 Citizen Watch Co Ltd 水晶振動子およびその封止方法
JPH11205898A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2000069594A (ja) * 1998-06-02 2000-03-03 Hewlett Packard Co <Hp> 音響共振器とその製作方法
JP2000196404A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 圧電共振子
JP2000244030A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 圧電体薄膜素子
JP2001168675A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 圧電共振子およびこれを用いた圧電発振器並びに圧電共振子の製造方法
JP2001181089A (ja) * 1999-12-28 2001-07-03 Murata Mfg Co Ltd 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP2001274650A (ja) * 2000-02-10 2001-10-05 Lucent Technol Inc 共振器およびその製造方法および共振器を有する電子デバイス
JP2001279438A (ja) * 2000-02-11 2001-10-10 Lucent Technol Inc 回転マグネトロンスパッタシステムを用いて圧電膜を製作する方法
JP2001313535A (ja) * 2000-02-11 2001-11-09 Lucent Technol Inc 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法
JP2001326553A (ja) * 2000-05-17 2001-11-22 Murata Mfg Co Ltd 圧電フィルタ、通信装置および圧電フィルタの製造方法
JP2002043646A (ja) * 2000-07-19 2002-02-08 Murata Mfg Co Ltd 薄膜、薄膜の製造方法および電子部品

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137317A (ja) * 1982-02-09 1983-08-15 Nec Corp 圧電薄膜複合振動子
JPH0194010A (ja) * 1987-10-07 1989-04-12 Matsushita Electric Ind Co Ltd 移動装置
JPH0346504A (ja) * 1989-07-14 1991-02-27 Murata Mfg Co Ltd 水晶発振子
JPH04354411A (ja) * 1991-05-31 1992-12-08 Citizen Watch Co Ltd 水晶振動子およびその封止方法
JPH11205898A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2000069594A (ja) * 1998-06-02 2000-03-03 Hewlett Packard Co <Hp> 音響共振器とその製作方法
JP2000196404A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 圧電共振子
JP2000244030A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 圧電体薄膜素子
JP2001168675A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 圧電共振子およびこれを用いた圧電発振器並びに圧電共振子の製造方法
JP2001181089A (ja) * 1999-12-28 2001-07-03 Murata Mfg Co Ltd 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP2001274650A (ja) * 2000-02-10 2001-10-05 Lucent Technol Inc 共振器およびその製造方法および共振器を有する電子デバイス
JP2001279438A (ja) * 2000-02-11 2001-10-10 Lucent Technol Inc 回転マグネトロンスパッタシステムを用いて圧電膜を製作する方法
JP2001313535A (ja) * 2000-02-11 2001-11-09 Lucent Technol Inc 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法
JP2001326553A (ja) * 2000-05-17 2001-11-22 Murata Mfg Co Ltd 圧電フィルタ、通信装置および圧電フィルタの製造方法
JP2002043646A (ja) * 2000-07-19 2002-02-08 Murata Mfg Co Ltd 薄膜、薄膜の製造方法および電子部品

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240410B2 (en) 2002-01-08 2007-07-10 Murata Manufacturing Co., Ltd. Method for manufacturing a piezoelectric resonator
JP2004048639A (ja) * 2002-05-17 2004-02-12 Murata Mfg Co Ltd 圧電共振子及びその製造方法等
US7245060B2 (en) 2004-09-24 2007-07-17 Murata Manufacturing Co., Ltd. Piezoelectric resonator, method for manufacturing the same, piezoelectric filter, and duplexer
JP2006174148A (ja) * 2004-12-16 2006-06-29 Murata Mfg Co Ltd 圧電薄膜共振子およびその製造方法
JP4697517B2 (ja) * 2004-12-16 2011-06-08 株式会社村田製作所 圧電薄膜共振子およびその製造方法
JP2006186833A (ja) * 2004-12-28 2006-07-13 Kyocera Kinseki Corp 圧電薄膜デバイス及びその製造方法
JP4693407B2 (ja) * 2004-12-28 2011-06-01 京セラキンセキ株式会社 圧電薄膜デバイス及びその製造方法
WO2007004435A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Industrial Co., Ltd. 音響共振器及びフィルタ
US7701117B2 (en) * 2005-06-30 2010-04-20 Panasonic Corporation Acoustic resonator and filter
JP2007067485A (ja) * 2005-08-29 2007-03-15 Seiko Epson Corp 圧電薄膜振動子
JP4678261B2 (ja) * 2005-08-29 2011-04-27 セイコーエプソン株式会社 圧電薄膜振動子
JP2007267366A (ja) * 2006-02-28 2007-10-11 Fujitsu Media Device Kk 弾性境界波素子、共振器およびフィルタ
JP2008072691A (ja) * 2006-09-12 2008-03-27 Samsung Electronics Co Ltd 共振器、それを備えた装置、および共振器の製造方法
JP5018788B2 (ja) * 2007-01-24 2012-09-05 株式会社村田製作所 圧電共振子及び圧電フィルタ
US7924120B2 (en) 2007-01-24 2011-04-12 Murata Manufacturing Co., Ltd. Piezoelectric resonator and piezoelectric filter having a heat-radiating film
JPWO2008090651A1 (ja) * 2007-01-24 2010-05-13 株式会社村田製作所 圧電共振子及び圧電フィルタ
WO2008090651A1 (ja) * 2007-01-24 2008-07-31 Murata Manufacturing Co., Ltd. 圧電共振子及び圧電フィルタ
JP2010141570A (ja) * 2008-12-11 2010-06-24 Ube Ind Ltd 圧電薄膜音響共振器およびその製造方法
JP2011192887A (ja) * 2010-03-16 2011-09-29 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液滴噴射ヘッド及び液滴噴射装置並びに圧電素子の製造方法
JP2013034130A (ja) * 2011-08-02 2013-02-14 Taiyo Yuden Co Ltd 圧電薄膜共振器およびその製造方法
CN103023457A (zh) * 2012-11-20 2013-04-03 溧阳市生产力促进中心 一种用于声表面波滤波器的ZnO压电薄膜
CN103023456A (zh) * 2012-11-20 2013-04-03 溧阳市生产力促进中心 一种低损耗声表面波滤波器
WO2014199991A1 (ja) * 2013-06-11 2014-12-18 日本電気硝子株式会社 カバー部材、表示装置及びカバー部材の製造方法
JPWO2014199991A1 (ja) * 2013-06-11 2017-02-23 日本電気硝子株式会社 カバー部材、表示装置及びカバー部材の製造方法
JP2015019310A (ja) * 2013-07-12 2015-01-29 富士フイルム株式会社 ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法
JP2018133789A (ja) * 2017-02-17 2018-08-23 リバーエレテック株式会社 ウェハレベルパッケージの製造方法
JP2018133787A (ja) * 2017-02-17 2018-08-23 リバーエレテック株式会社 ウェハレベルパッケージ

Similar Documents

Publication Publication Date Title
US7240410B2 (en) Method for manufacturing a piezoelectric resonator
JP2004221622A (ja) 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
JP5957376B2 (ja) 圧電薄膜共振子
JP4328853B2 (ja) 圧電素子およびその製造方法
JP6284726B2 (ja) 窒化アルミニウム膜の成膜方法、弾性波デバイスの製造方法、及び窒化アルミニウム膜の製造装置
TWI778944B (zh) 沉積方法
US7467447B2 (en) Method of manufacturing a SAW device
JP2005197983A (ja) 薄膜バルク波共振器
KR20010082097A (ko) 아연 산화물에 기초한 공진기 제조 방법
US7180390B2 (en) Electronic component and method for manufacturing the same
JP3376969B2 (ja) 弾性表面波装置及びその製造方法
JP2004006673A (ja) 電子部品の製造方法、電子部品及び弾性表面波フィルタ
US11018651B2 (en) Bulk acoustic wave resonators having doped piezoelectric material and an adhesion and diffusion barrier layer
JP2004048639A (ja) 圧電共振子及びその製造方法等
JP2005136534A (ja) 薄膜バルク波共振器
JP2007277606A (ja) 圧電体薄膜の製造方法
KR20220036855A (ko) 저 결함 Al1-xScxN 막 성막 방법
JP4328854B2 (ja) 圧電素子およびその製造方法
JP2006174148A (ja) 圧電薄膜共振子およびその製造方法
JP2015525040A (ja) トポグラフィー構造及びその製造方法
JP7128515B2 (ja) 圧電体薄膜、その製造方法およびその利用
JP3110491B2 (ja) ダイヤモンド状膜を用いた表面弾性波素子
JP2005136761A (ja) 薄膜音響共振子の製造方法
JP2018056866A (ja) 弾性表面波素子用圧電体複合基板およびその製造方法
JP2024000433A (ja) 成膜方法及び弾性波デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070808