WO2021053933A1 - 圧電素子およびその製造方法 - Google Patents

圧電素子およびその製造方法 Download PDF

Info

Publication number
WO2021053933A1
WO2021053933A1 PCT/JP2020/026382 JP2020026382W WO2021053933A1 WO 2021053933 A1 WO2021053933 A1 WO 2021053933A1 JP 2020026382 W JP2020026382 W JP 2020026382W WO 2021053933 A1 WO2021053933 A1 WO 2021053933A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
piezoelectric
electrode layer
piezoelectric element
electrode
Prior art date
Application number
PCT/JP2020/026382
Other languages
English (en)
French (fr)
Inventor
勝之 鈴木
伸介 池内
文弥 黒川
諭卓 岸本
山田　一
小林　真人
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080064776.3A priority Critical patent/CN114402448A/zh
Publication of WO2021053933A1 publication Critical patent/WO2021053933A1/ja
Priority to US17/691,488 priority patent/US20220199891A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections

Definitions

  • the present invention relates to a piezoelectric element and a method for manufacturing the same.
  • Patent Document 1 discloses the configuration of the piezoelectric element.
  • the piezoelectric element described in Patent Document 1 includes a silicon substrate, a piezoelectric film, and a conductor film.
  • the piezoelectric film is made of a piezoelectric material, for example, aluminum nitride (AlN), and is provided on a silicon substrate.
  • the conductor film is made of a conductive material and is provided on the piezoelectric film.
  • the conductor film is arranged on the piezoelectric film and between the piezoelectric films, and is in contact with the n-type region of the silicon layer and the piezoelectric film.
  • the AlN film is formed by forming a film by a reactive magnetron sputtering method and patterning it by RIE (Reactive Ion Etching) using a chlorine-based gas.
  • a through hole penetrating the piezoelectric layer is formed by etching from the side opposite to the electrode layer side.
  • the portion of the electrode layer facing the through hole is etched at the same time as the formation of the through hole.
  • connection electrode located in the through hole is bonded to the above-mentioned portion of the electrode layer whose crystallinity is disturbed, the electrical connection at the joint portion between the electrode layer and the connection electrode becomes insufficient, resulting in poor opening. It could occur.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric element capable of suppressing the occurrence of open defects at a joint portion between an electrode layer and a connecting electrode.
  • the piezoelectric element based on the first aspect of the present invention includes a piezoelectric layer, a first electrode layer, a second electrode layer, and a connection electrode.
  • the piezoelectric layer has a first surface, a second surface, and a through hole.
  • the second surface faces the first surface.
  • the through hole penetrates from the first surface to the second surface.
  • the first electrode layer is provided on the first surface.
  • the second electrode layer is located on the second surface side of the piezoelectric layer. At least a part of the second electrode layer faces the first electrode layer via the piezoelectric layer.
  • the second electrode layer has a connecting surface.
  • the connection surface faces the through hole in a region of the second electrode layer that does not face the first electrode layer.
  • the connection electrode is provided on the connection surface. The difference in position between the connecting surface and the portion of the surface of the second electrode layer on the piezoelectric layer side other than the connecting surface is 5 nm or less.
  • the piezoelectric element based on the second aspect of the present invention includes a piezoelectric layer, a first electrode layer, a second electrode layer, and a connection electrode.
  • the piezoelectric layer has a first surface, a second surface, and a through hole.
  • the second surface faces the first surface.
  • the through hole penetrates from the first surface to the second surface.
  • the first electrode layer is provided on the first surface.
  • the second electrode layer is located on the second surface side of the piezoelectric layer. At least a part of the second electrode layer faces the first electrode layer via the piezoelectric layer.
  • the second electrode layer has a connecting surface.
  • the connection surface faces the through hole in a region of the second electrode layer that does not face the first electrode layer.
  • the connection electrode is provided on the connection surface.
  • the through hole widens from the first surface to the second surface.
  • the method for manufacturing a piezoelectric element based on the embodiment of the present invention includes a step of forming a recess in the piezoelectric substrate, a step of forming a piezoelectric layer, a step of arranging a second electrode layer, and a step of laminating the first electrode layer. It has a process to do.
  • the piezoelectric substrate has a first main surface and a second main surface facing the first main surface. In the step of forming the recess in the piezoelectric substrate, the recess is formed on the second main surface side by an etching method.
  • the piezoelectric substrate is ground from the first main surface side and then polished to expose the first surface and remove the bottom of the recess to penetrate the inner surface of the recess. Form a hole.
  • the piezoelectric layer has a first surface, a second surface, and a through hole. The second surface faces the first surface. The through hole penetrates from the first surface to the second surface.
  • the second electrode layer is arranged on the second surface side of the piezoelectric layer so that at least a part of the second electrode layer faces the through hole.
  • the first electrode layer is laminated on the first surface side of the piezoelectric layer so that at least a part of the first electrode layer faces the second electrode layer via the piezoelectric layer.
  • the present invention it is possible to suppress the occurrence of open defects at the joint between the electrode layer and the connecting electrode.
  • FIG. 5 is a cross-sectional view showing a state in which a recess is formed in a piezoelectric substrate in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention. It is sectional drawing which prepared the laminated substrate including the 2nd electrode layer in the manufacturing method of the piezoelectric element which concerns on Embodiment 1 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a recess is formed in a piezoelectric substrate in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention. It is sectional drawing which prepared the laminated substrate including the 2nd electrode layer in the manufacturing method of the piezoelectric element which concerns on Embodiment 1 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a piezoelectric substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention. It is sectional drawing which shows the state which formed the piezoelectric layer by scraping the piezoelectric substrate in the manufacturing method of the piezoelectric element which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the state which provided the 1st electrode layer in the manufacturing method of the piezoelectric element which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the state which provided the connection electrode in the manufacturing method of the piezoelectric element which concerns on Embodiment 1 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a piezoelectric substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the second embodiment of the present invention. It is sectional drawing which shows the state which formed the piezoelectric layer by scraping the piezoelectric substrate in the manufacturing method of the piezoelectric element which concerns on Embodiment 2 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a connection electrode is filled in a through hole in the method for manufacturing a piezoelectric element according to the third embodiment of the present invention. It is sectional drawing which shows the piezoelectric element which concerns on Embodiment 4 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a connection electrode is filled in a through hole in the method for manufacturing a piezoelectric element according to the third embodiment of the present invention. It is sectional drawing which shows the piezoelectric element which concerns on Embodiment 4 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a bonding layer is laminated on a piezoelectric substrate in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state immediately before joining the second bonding layer to the first bonding layer when the bonding layer is composed of a plurality of layers in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a bonding layer on a piezoelectric substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state immediately before joining the second bonding layer to the first bonding layer when the bonding layer is composed of a plurality of layers in the method for manufacturing a piezoelectric element according to the eighth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a bonding layer on a piezoelectric substrate is bonded to a second electrode layer provided on a laminated substrate in the method for manufacturing a piezoelectric element according to the eighth embodiment of the present invention. It is sectional drawing which shows the state which formed the piezoelectric layer by scraping the piezoelectric substrate in the manufacturing method of the piezoelectric element which concerns on Embodiment 8 of this invention. It is sectional drawing which shows the state which provided the 1st electrode layer in the manufacturing method of the piezoelectric element which concerns on Embodiment 8 of this invention. It is sectional drawing which shows the state which provided the connection electrode in the manufacturing method of the piezoelectric element which concerns on Embodiment 8 of this invention. It is sectional drawing which shows the piezoelectric element which concerns on Embodiment 9 of this invention.
  • FIG. 1 is a schematic plan view showing a piezoelectric element according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the piezoelectric element of FIG. 1 as viewed from the direction of the arrow along line II-II.
  • the piezoelectric element 100 has a piezoelectric layer 110, a first electrode layer 120, a second electrode layer 130, a connection electrode 140, and an outer connection. It includes an electrode 145 and a base 150.
  • the piezoelectric layer 110 has a first surface 111, a second surface 112, and a through hole 113.
  • the second surface 112 is located on the opposite side of the first surface 111 and faces the first surface 111.
  • the through hole 113 penetrates from the first surface 111 to the second surface 112.
  • the through hole 113 expands from the first surface 111 to the second surface 112.
  • the through hole 113 continuously extends from the first surface 111 to the second surface 112.
  • the piezoelectric layer 110 is composed of an alkaline niobate compound or an alkaline tantalate compound.
  • the alkali metal contained in the alkali niobate compound or the alkali tantalate compound comprises at least one of lithium, rubidium and cesium.
  • the piezoelectric layer 110 is composed of, for example, lithium niobate (LiNbO 3 ) or lithium tantalate (LiTaO 3 ).
  • the piezoelectric layer 110 is made of a single crystal.
  • the first electrode layer 120 is provided on the first surface 111 of the piezoelectric layer 110.
  • An adhesion layer may be located between the first electrode layer 120 and the piezoelectric layer 110.
  • the first electrode layer 120 is made of a metal such as Al or Pt.
  • the adhesion layer is made of, for example, Ti or NiCr.
  • the second electrode layer 130 is located on the second surface 112 side of the piezoelectric layer 110. At least a part of the second electrode layer 130 faces the first electrode layer 120 via the piezoelectric layer 110. In the present embodiment, the second electrode layer 130 faces the first electrode layer 120 only via the piezoelectric layer 110 and the natural oxide film layer of the second electrode layer 130 described later. That is, the second electrode layer 130 is connected to the second surface 112 of the piezoelectric layer 110.
  • the second electrode layer 130 faces the through hole 113.
  • the second electrode layer 130 has a connecting surface 131.
  • the connection surface 131 faces the through hole 113 in a region not facing the first electrode layer 120.
  • the difference between the position of the connecting surface 131 and the position of the portion of the surface of the second electrode layer 130 on the piezoelectric layer 110 side other than the connecting surface 131 in the direction perpendicular to the first surface 111 is 5 nm or less.
  • the connection surface 131 is in the direction from the first surface 111 to the second surface 112.
  • a step is formed on the surface of the second electrode layer 130 on the piezoelectric layer 110 side so that the reference surface and the connection surface 131 are separated from each other.
  • the height dimension of the step formed by the reference surface and the connecting surface 131 in the direction perpendicular to the first surface 111 is 5 nm or less.
  • the above difference, the position and height of the connecting surface 131 with respect to the reference surface are determined by using a transmission electron microscope (TEM) for the cross section when the piezoelectric element 100 is cut perpendicular to the first surface 111. It can be confirmed by observing directly with a microscope.
  • TEM transmission electron microscope
  • the portion of the second electrode layer 130 other than the connection surface 131 on the piezoelectric layer 110 side is covered with a natural oxide film layer.
  • the connection surface 131 of the second electrode layer 130 may be covered with a natural oxide film layer, but it is preferable that the natural oxide film layer is removed at the joint portion with the connection electrode 140 described later. In the present embodiment, the natural oxide film layer located on the connecting surface 131 has been removed.
  • the second electrode layer 130 contains silicon as a main component.
  • the second electrode layer 130 contains single crystal silicon as a main component. More specifically, the second electrode layer 130 is composed of single crystal silicon doped with an element that lowers the electrical resistivity of the second electrode layer 130.
  • the second electrode layer 130 is doped with an element such as boron (B), aluminum (Al), gallium (Ga), phosphorus (P), arsenic (As), or antimony (Sb).
  • the electrical resistivity of the material constituting the second electrode layer 130 is preferably low, specifically, 20 m ⁇ ⁇ cm or less.
  • the etching rate of the material constituting the second electrode layer 130 in the reactive ion etching (RIE) using CF 4 gas is higher than the etching rate of the material constituting the piezoelectric layer 110.
  • the etching rate of the material constituting the second electrode layer 130 is 1.5 times or more the etching rate of the material constituting the piezoelectric layer 110.
  • the natural oxide film layer is silicon oxide.
  • the thickness of the natural oxide film is about 1 nm or more and 2 nm or less.
  • the interface 190 between the second electrode layer 130 and the piezoelectric layer 110 is composed of an interface bonding portion formed by surface activation bonding or atomic diffusion bonding.
  • the piezoelectric layer 110 is made of a single crystal and the second electrode layer 130 contains single crystal silicon as a main component, the electromechanical conversion efficiency of the piezoelectric element 100 is good.
  • connection electrode 140 is provided on the connection surface 131 of the second electrode layer 130 facing the through hole 113.
  • connection electrode 140 is located away from the inner surface 114 of the through hole 113.
  • the connection electrode 140 is made of, for example, Au.
  • An adhesion layer may be formed between the connection electrode 140 and the second electrode layer 130.
  • the adhesion layer is made of, for example, Ti or NiCr.
  • the laminated body 101 includes at least the piezoelectric layer 110, the first electrode layer 120, and the second electrode layer 130. Further, the laminated body 101 further includes a connection electrode 140 and an outer connection electrode 145. The base 150 supports the laminate 101.
  • the base portion 150 is located on the second electrode layer 130 side of the laminated body 101. As shown in FIG. 1, the base portion 150 is formed in an annular shape along the peripheral edge of the surface of the laminated body 101 on the base portion 150 side when viewed from the stacking direction of the laminated body 101.
  • the base 150 includes a silicon oxide layer 151 and a base main body 152.
  • the silicon oxide layer 151 is in contact with the second electrode layer 130.
  • the base body 152 is in contact with the silicon oxide layer 151 on the side of the silicon oxide layer 151 opposite to the second electrode layer 130 side.
  • the material constituting the base main body 152 is not particularly limited, but the base main body 152 is made of single crystal silicon.
  • the opening 103 is located inside the base 150 when viewed from the stacking direction of the laminated body 101.
  • the edge of the opening 103 has a circular outer shape when viewed from the stacking direction and extends along the stacking direction, but the outer shape of the opening 103 is not particularly limited.
  • the membrane portion 102 is formed on the laminated body 101.
  • the membrane portion 102 overlaps the opening 103 and does not overlap the base 150 when viewed from the stacking direction.
  • the piezoelectric element 100 has the first electrode layer 120 and the second electrode layer 130 shown in FIG. 2 by applying a voltage between the outer connection electrode 145 shown in FIG. 2 and the connection electrode 140. A voltage is applied between them. As a result, the piezoelectric layer 110 located between the first electrode layer 120 and the second electrode layer 130 is driven so as to be distorted. As a result, the membrane portion 102 can be greatly bent and vibrated in the stacking direction of the laminated body 101.
  • the method for manufacturing the piezoelectric element 100 based on the embodiment of the present invention includes at least a step of forming the recess 113S in the piezoelectric substrate 110S, a step of forming the piezoelectric layer 110, and a step of arranging the second electrode layer 130.
  • the step of laminating the first electrode layer 120 is provided.
  • FIGS. 3 to 8 below are shown in the same cross-sectional view as in FIG.
  • FIG. 3 is a cross-sectional view showing a state in which a recess is formed in the piezoelectric substrate in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the piezoelectric substrate 110S has a first main surface 111S and a second main surface 112S located on the opposite side of the first main surface 111S.
  • the second main surface 112S faces the first main surface 111S.
  • the recess 113S is formed on the second main surface 112S side by an etching method.
  • the etching method for forming the recess 113S may be dry etching or wet etching.
  • the depth of the recess 113S may be appropriately adjusted to a depth at which the through hole 113 can be formed by the recess 113S.
  • FIG. 4 is a cross-sectional view in which a laminated substrate including a second electrode layer is prepared in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the laminated substrate 104S including the second electrode layer 130 and the base 150 is prepared.
  • the laminated substrate 104S is an SOI (Silicon on Insulator) substrate.
  • FIG. 5 is a cross-sectional view showing a state in which a piezoelectric substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the second electrode layer 130 is bonded to the piezoelectric substrate 110S.
  • the piezoelectric substrate 110S is bonded to the laminated substrate 104S by surface activation bonding or atomic diffusion bonding.
  • the step of further laminating the electrode layer on the substrate becomes unnecessary.
  • FIG. 6 is a cross-sectional view showing a state in which a piezoelectric substrate is scraped to form a piezoelectric layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the piezoelectric substrate 110S is ground from the first main surface 111S side by, for example, a grinding machine to make it thinner, and then polished by CMP (Chemical Mechanical Polishing) or the like.
  • CMP Chemical Mechanical Polishing
  • the second electrode layer 130 is arranged on the second surface 112 side of the piezoelectric layer 110 so that at least a part thereof faces the through hole 113. ..
  • the release layer may be formed by injecting ions in advance on the second main surface 112S side of the piezoelectric substrate 110S. By forming the release layer before joining the piezoelectric substrate 110S to the second electrode layer 130, the release layer can be peeled off after joining to form the piezoelectric layer 110.
  • FIG. 7 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the step of laminating the first electrode layer 120 at least a part of the piezoelectric layer 110 faces the second electrode layer 130 via the piezoelectric layer 110 on the first surface 111 side.
  • the first electrode layer 120 is laminated.
  • the first electrode layer 120 is formed so as to have a desired pattern by using a vapor deposition lift-off method or the like.
  • FIG. 8 is a cross-sectional view showing a state in which a connection electrode is provided in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the connection electrode 140 and the outer connection electrode 145 are formed by using a vapor deposition lift-off method or the like.
  • the natural oxide film layer of the second electrode layer 130 on the connection surface 131 is removed by an etching method such as wet etching.
  • the difference in position between the connecting surface 131 and the surface of the second electrode layer 130 on the piezoelectric layer 110 side other than the connecting surface 131 in the direction perpendicular to the first surface 111 is Since the thickness of the natural oxide film layer is about 1 nm or more and 2 nm or less, it is 5 nm or less. When the thickness of the layer removed by the etching method is as thin as 5 nm or less, the contact resistance on the connecting surface 131 does not increase significantly due to modification of the connecting surface 131 or the like. That is, in the present embodiment, due to the removal of the natural oxide film layer, although not shown in FIG. 8, the connecting surface 131 is recessed on the surface of the second electrode layer 130 on the piezoelectric layer 110 side. It has become.
  • Deep reactive ion etching forms an opening 103 in the piezoelectric element 100 according to the present embodiment from the side of the base 150 opposite to the second electrode layer 130 side.
  • the silicon oxide layer 151 is etched to form the opening 103, but the silicon oxide layer 151 does not have to be etched, and the laminated substrate 104S of the silicon oxide layer 151 is laminated. A part in the direction may be etched.
  • the piezoelectric element 100 according to the first embodiment of the present invention as shown in FIGS. 1 and 2 is manufactured.
  • the second electrode layer 130 has a connecting surface 131.
  • the connection surface 131 faces the through hole 113 in a region of the second electrode layer 130 that does not face the first electrode layer 120.
  • the connection electrode 140 is provided on the connection surface 131 of the second electrode layer 130 facing the through hole 113.
  • the difference in position between the connecting surface 131 and the portion of the second electrode layer 130 on the piezoelectric layer 110 side other than the connecting surface 131 is 5 nm or less.
  • connection surface 131 is not affected by the etching for forming the through hole 113, and the difference in the above positions is 5 nm or less, so that the connection surface 131 of the second electrode layer 130 It is possible to suppress the disorder of crystallinity. As a result, it is possible to suppress the occurrence of open defects at the joint portion between the connection surface 131 of the second electrode layer 130 and the connection electrode 140.
  • the through hole 113 expands from the first surface 111 to the second surface 112. Thereby, the resistivity of the joint portion between the second electrode layer 130 and the connection electrode 140 can be reduced. That is, for the through hole 113, the cross-sectional area of the end portion on the second surface 112 side is larger than the cross-sectional area of the end portion on the first surface 111 side, so that the connection between the second electrode layer 130 and the connection electrode 140 is made. The area can be increased to reduce the contact resistance between the second electrode layer 130 and the connection electrode 140.
  • connection electrode 140 when the connection electrode 140 is formed by the lift-off method, the connection electrode 140 is easily formed, so that poor connection between the connection electrode 140 and the second electrode layer 130 is unlikely to occur, and the yield of the piezoelectric element 100 is improved. To do.
  • the through hole 113 continuously extends from the first surface 111 to the second surface 112. As a result, the number of steps for forming the through hole 113 can be reduced as compared with the case where the inner surface of the through hole 113 is formed in a stepped shape.
  • connection electrode 140 is located away from the inner surface 114 of the through hole 113. As a result, since the connection electrode 140 is not in contact with the corner portion formed by the inner surface 114 and the first surface 111 of the through hole 113 where stress concentration is likely to occur, it is possible to suppress the occurrence of cracks in the connection electrode 140. ..
  • the etching rate of the material constituting the second electrode layer 130 in the reactive ion etching with CF 4 gas is higher than the etching rate of the material constituting the piezoelectric layer 110.
  • connection surface 131 is in a state of not being affected by etching for forming the through hole 113. Therefore, it is possible to prevent the crystallinity of the connection surface 131 of the second electrode layer 130 from being disturbed. As a result, it is possible to suppress the occurrence of open defects between the connection surface 131 of the second electrode layer 130 and the connection electrode 140.
  • the piezoelectric layer 110 is composed of an alkaline niobate compound or an alkaline tantalate compound.
  • the alkali metal contained in the alkali-based niobate compound or the alkali-based tantalate compound comprises at least one of lithium, rubidium and cesium.
  • the second electrode layer 130 contains silicon as a main component.
  • the dielectric constant of the piezoelectric layer 110 can be made relatively low. Further, since the electrical impedance of the piezoelectric layer 110 is increased, the voltage applied to the piezoelectric layer 110 is increased with respect to the second electrode layer 130 containing silicon as a main component, and the driving efficiency of the piezoelectric element 100 is improved. it can.
  • the piezoelectric layer 110 is made of lithium niobate.
  • the piezoelectric constant of the piezoelectric layer 110 can be increased as compared with the case where the piezoelectric layer 110 is composed of another alkali niobate compound or an alkaline tantalate compound, so that the device of the piezoelectric element 100 can be increased.
  • the characteristics can be improved.
  • the piezoelectric layer 110 is made of lithium tantalate.
  • the dielectric constant of the piezoelectric layer 110 is lower than that in the case where the piezoelectric layer 110 is composed of another alkaline niobate-based compound or an alkaline tantalate-based compound, so that the piezoelectric layer 110 of the piezoelectric layer 110
  • the electrical impedance is increased, the driving efficiency of the piezoelectric element 100 is improved, and the device characteristics of the piezoelectric element 100 can be improved.
  • the second electrode layer 130 contains single crystal silicon as a main component. As a result, the bonding strength between the piezoelectric layer 110 and the second electrode layer 130 is improved, and the electromechanical conversion efficiency of the piezoelectric layer 110 can be improved.
  • the piezoelectric element 100 further includes a base 150 that supports a laminate 101 including at least a first electrode layer 120, a piezoelectric layer 110, and a second electrode layer 130.
  • the base portion 150 is located on the second electrode layer 130 side of the laminated body 101, and is formed in an annular shape along the peripheral edge of the surface of the laminated body 101 on the base portion 150 side when viewed from the stacking direction of the laminated body 101. ing.
  • the drive of the piezoelectric layer 110 can be converted into the bending vibration of the membrane portion 102, and the device characteristics of the piezoelectric element 100 can be improved.
  • the base 150 includes a silicon oxide layer in contact with the second electrode layer 130.
  • the second electrode layer 130 is made of single crystal silicon doped with an element that lowers the electrical resistivity of the second electrode layer 130.
  • the second electrode layer 130 and the base 150 can be simultaneously connected to the piezoelectric layer 110 by using the laminated substrate, and the current efficiency of the second electrode layer 130 can be improved.
  • the method for manufacturing the piezoelectric element 100 based on the embodiment of the present invention includes a step of forming the recess 113S in the piezoelectric substrate 110S, a step of forming the piezoelectric layer 110, a step of arranging the second electrode layer 130, and a first step. It includes a step of laminating one electrode layer 120.
  • the piezoelectric substrate 110S has a first main surface 111S and a second main surface 112S facing the first main surface 111S.
  • the recess 113S is formed on the second main surface 112S side by an etching method.
  • the piezoelectric substrate 110S is ground from the first main surface 111S side and then polished to expose the first surface 111 and the bottom of the recess 113S is removed to remove the recess.
  • a through hole 113 formed of the inner surface 114 of the 113S is formed.
  • the second electrode layer 130 is arranged on the second surface 112 side of the piezoelectric layer 110 so that at least a part of the second electrode layer 130 faces the through hole 113.
  • the first electrode layer is on the first surface 111 side of the piezoelectric layer 110 so that at least a part of the first electrode layer 120 faces the second electrode layer 130 via the piezoelectric layer 110. 120 are laminated.
  • the second electrode layer 130 is not etched when the through hole 113 is formed. ..
  • the crystallinity of the connection surface 131 of the second electrode layer 130 is suppressed from being disturbed, and the increase in electrical resistivity at the joint between the connection surface 131 of the second electrode layer 130 and the connection electrode 140 is suppressed, which in turn suppresses the increase in electrical resistivity.
  • the occurrence of open failure of the second electrode layer 130 can be suppressed.
  • the etching rate of the material constituting the second electrode layer 130 in the reactive ion etching with CF 4 gas is the same as that of the material constituting the piezoelectric layer 110. Greater than the etching rate. Therefore, if the through hole 113 is formed by the etching method after the second electrode layer 130 is arranged on the piezoelectric substrate 110S, the second electrode layer 130 is overetched. Due to the overetching, the surface of the second electrode layer 130 is modified or the thickness is reduced, so that the electrical resistivity at the joint portion is increased.
  • the second electrode layer 130 is not overetched when the through hole 113 is formed. Therefore, in the present embodiment, as the material constituting the second electrode layer 130, a material having a higher etching rate than the material constituting the piezoelectric layer 110 is used while suppressing an increase in the electrical resistivity at the joint portion. Can be adopted.
  • the through hole 113 is composed of the inner surface 114 of the recess 113S in which the piezoelectric substrate 110S is formed from the second main surface 112S side by the etching method, the through hole 113 is directed from the first surface 111 to the second surface 112. Therefore, it can be formed into a spreading shape. As a result, the connection area between the second electrode layer 130 and the connection electrode 140 can be widened, and the contact resistance between the second electrode layer 130, the connection electrode 140, and the joint can be reduced.
  • the structure of the piezoelectric element according to the second embodiment of the present invention is the same as that of the piezoelectric element 100 according to the first embodiment of the present invention, but the method for manufacturing the piezoelectric element according to the second embodiment of the present invention is the present invention. This is different from the method for manufacturing the piezoelectric element 100 according to the first embodiment. Therefore, only the manufacturing method of the piezoelectric element according to the second embodiment of the present invention will be described, and the description will not be repeated for the configuration similar to the manufacturing method of the piezoelectric element 100 according to the first embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a state in which a connection electrode is provided on the second electrode layer in the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.
  • the second electrode layer 130 is arranged before the second electrode layer 130 is arranged on the second surface 112 side of the piezoelectric layer 110.
  • a connection electrode 140 is formed on the top.
  • the connection electrode 140 can be formed by a method such as a vapor deposition method, a sputtering method, or a plating method.
  • FIG. 10 is a cross-sectional view showing a state in which a piezoelectric substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.
  • the piezoelectric substrate 110S in which the recess 113S is formed is joined to the second electrode layer 130.
  • the piezoelectric substrate 110S and the second electrode layer 130 are joined so that the inner surface 114 of the recess 113S and the connection electrode 140 do not come into contact with each other.
  • FIG. 11 is a cross-sectional view showing a state in which a piezoelectric substrate is scraped to form a piezoelectric layer in the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.
  • the piezoelectric layer 110 is formed in the same manner as in the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the second embodiment of the present invention.
  • the first electrode layer 120 is laminated by the same method as the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention.
  • the opening 103 is formed by the same method as the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention.
  • a piezoelectric element similar to the piezoelectric element 100 according to the first embodiment of the present invention shown in FIGS. 1 and 2 can be manufactured.
  • the piezoelectric element according to the third embodiment of the present invention is mainly different from the piezoelectric element 100 according to the first embodiment of the present invention in the configuration of the connection electrode. Therefore, the description of the configuration similar to that of the piezoelectric element 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 13 is a cross-sectional view showing a piezoelectric element according to the third embodiment of the present invention.
  • the through hole 113 is filled with the connection electrode 340.
  • the solder bump 360 can be provided so as to overlap the through hole 113 when viewed from the direction perpendicular to the first surface 111, so that the piezoelectric element 300 can be miniaturized. be able to.
  • connection electrode 340 buried in the through hole 113 faces outward from the first surface 111. It is possible to further suppress the peeling.
  • the through hole 113 is formed as shown in FIG. 7 in the same manner as the method for manufacturing the piezoelectric element according to the first embodiment of the present invention.
  • FIG. 14 is a cross-sectional view showing a state in which a connection electrode is filled in a through hole in the method for manufacturing a piezoelectric element according to the third embodiment of the present invention.
  • the connection electrode 340 and the outer connection electrode 145 are formed.
  • the connection electrode 340 is formed by using a plating method.
  • the through hole 113 is filled with the connection electrode 340.
  • the connection electrode 340 and the outer connection electrode 145 may be formed at the same time, or one of the connection electrode 340 and the outer connection electrode 145 may be formed and then the other may be formed.
  • the opening 103 is formed by the same method as the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention.
  • the piezoelectric element 300 according to the third embodiment of the present invention shown in FIG. 13 can be manufactured.
  • the piezoelectric element according to the fourth embodiment of the present invention is different from the piezoelectric element 100 according to the first embodiment of the present invention mainly in that it further includes a bonding layer. Therefore, the description of the configuration similar to that of the piezoelectric element 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 15 is a cross-sectional view showing a piezoelectric element according to the fourth embodiment of the present invention.
  • the piezoelectric element 400 according to the fourth embodiment of the present invention between the portion of the second electrode layer 130 other than the connection surface 131 on the piezoelectric layer 110 side and the piezoelectric layer 110.
  • the junction layer 470 is located. As a result, the bonding strength between the piezoelectric layer 110 and the second electrode layer 130 is improved.
  • the bonding layer 470 is also located on the inner surface 114 of the through hole 113. As a result, the environmental resistance of the inner surface 114 of the through hole 113 is improved.
  • the bonding layer 470 is made of silicon oxide (SiO 2 ). Thereby, the bonding layer 470 having an appropriate thickness can be provided between the second electrode layer 130 and the piezoelectric layer 110 while considering the dielectric constant of the bonding layer 470.
  • the bonding layer 470 may contain a metal.
  • the bonding layer 470 may be composed of a plurality of layers, and the plurality of layers may have a metal layer.
  • the portion of the bonding layer 470 in contact with the second electrode layer 130 may be composed of the natural oxide film layer of the second electrode layer 130.
  • the natural oxide film layer is made of, for example, SiO 2 .
  • the method for manufacturing the piezoelectric element according to the fourth embodiment of the present invention will be described.
  • the recess 113S is formed in the piezoelectric substrate 110S in the same manner as the method for manufacturing the piezoelectric element according to the first embodiment of the present invention. To form.
  • FIG. 16 is a cross-sectional view showing a state in which a bonding layer is laminated on a piezoelectric substrate in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention.
  • a bonding layer 470 is formed on the second main surface 112S of the piezoelectric substrate and on the inner surface 114 and the bottom surface of the recess 113S by the CVD (Chemical Vapor Deposition) method or the PVD (Physical Vapor Deposition) method. Laminate.
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • FIG. 17 is a cross-sectional view showing a state immediately before joining the second bonding layer to the first bonding layer when the bonding layer is composed of a plurality of layers in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention. Is. As shown in FIG.
  • the second bonding layer 472 which is the natural oxide film layer of the second electrode layer 130, is bonded to the laminated first bonding layer 471.
  • the natural oxide film layer of the second electrode layer 130 of the laminated substrate 104S facing the recess 113S of the piezoelectric substrate 110S is removed in advance. By doing so, the second bonding layer 472 does not face the recess 113S.
  • FIG. 18 is a cross-sectional view showing a state in which the bonding layer on the piezoelectric substrate is bonded to the laminated substrate including the second electrode layer in the method for manufacturing the piezoelectric element according to the fourth embodiment of the present invention.
  • the second electrode layer 130 and the piezoelectric substrate 110S are bonded to each other via the bonding layer 470 by surface activation bonding or atomic diffusion bonding.
  • the bonding layer 470 includes the first bonding layer 471 and the second bonding layer 472
  • the second electrode layer 130 is passed through the first bonding layer 471 and the second bonding layer 472.
  • the piezoelectric substrate 110S are joined to each other.
  • FIG. 19 is a cross-sectional view showing a state in which a piezoelectric substrate is scraped to form a piezoelectric layer in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention. As shown in FIG. 19, in the recess 113S, the bottom portion on which the bonding layer 470 is laminated is removed together with the bonding layer 470.
  • FIG. 20 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention. As shown in FIG. 20, the first electrode layer 120 is laminated on the first surface 111 side of the piezoelectric layer 110.
  • FIG. 21 is a cross-sectional view showing a state in which a connection electrode is provided in the method for manufacturing a piezoelectric element according to the fourth embodiment of the present invention.
  • the connection electrode 140 and the outer connection electrode 145 are formed in the same manner as the piezoelectric element 100 according to the first embodiment of the present invention.
  • the piezoelectric element 400 according to the fourth embodiment of the present invention shown in FIG. 15 is manufactured.
  • the piezoelectric element according to the fifth embodiment of the present invention is mainly different from the piezoelectric element 400 according to the fourth embodiment of the present invention in the configuration of the connection electrode. Therefore, the description of the configuration similar to that of the piezoelectric element 400 according to the fourth embodiment of the present invention will not be repeated.
  • FIG. 22 is a cross-sectional view showing a piezoelectric element according to the fifth embodiment of the present invention.
  • the through hole 113 is filled with the connection electrode 340 as in the piezoelectric element 300 according to the third embodiment of the present invention.
  • the peel strength of the connection electrode 340 with respect to the second electrode layer 130 can be improved.
  • the piezoelectric element according to the sixth embodiment of the present invention is different from the piezoelectric element 100 according to the first embodiment of the present invention mainly in that the second electrode layer is provided separately from the laminated substrate. Therefore, the description of the configuration similar to that of the piezoelectric element 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 23 is a cross-sectional view showing the piezoelectric element according to the sixth embodiment of the present invention.
  • the piezoelectric layer 110 is made of lithium niobate.
  • the second electrode layer 630 is made of a metal material.
  • the second electrode layer 630 is made of, for example, Al or Pt.
  • the second electrode layer 630 is formed when the through hole 113 is formed. Not etched. As a result, the disorder of the crystallinity of the second electrode layer 630 is suppressed, and an open defect occurs due to insufficient electrical connection at the joint portion between the connection electrode 140 and the second electrode layer 630 on the connection surface 131. Can be suppressed.
  • the silicon layer 680 is located on the surface of the second electrode layer 630 opposite to the piezoelectric layer 110 side. As a result, the silicon layer 680 also functions as the electrode layer together with the second electrode layer 630, so that the current efficiency is improved.
  • the laminate 101 further includes the silicon layer 680.
  • the base 150 is located on the silicon layer 680 side of the laminate 101.
  • FIG. 24 is a cross-sectional view showing a state in which the second electrode layer is provided on the laminated substrate in the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.
  • the laminated substrate 104S includes a silicon layer 680 and a base 150.
  • the second electrode layer 630 is provided on the silicon layer 680 of the laminated substrate 104S by a CVD method, a PVD method, or the like.
  • FIG. 25 is a cross-sectional view showing a state in which the piezoelectric substrate is bonded to the second electrode layer provided on the laminated substrate in the method for manufacturing the piezoelectric element according to the sixth embodiment of the present invention.
  • the piezoelectric substrate 110S in which the recess 113S shown in FIG. 3 is formed is bonded onto the second electrode layer 630 by surface activation bonding or atomic diffusion bonding.
  • FIG. 26 is a cross-sectional view showing a state in which a piezoelectric substrate is scraped to form a piezoelectric layer in the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.
  • the piezoelectric substrate 110S is ground and thinned by, for example, a grinder, and then polished and flattened by CMP or the like in the same manner as in the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention. , The piezoelectric layer 110 is formed.
  • the recess 113S corresponding to the through hole 113 is formed by the etching method before arranging the second electrode layer 630 on the piezoelectric substrate 110S, so that the second recess 113S is formed at the time of forming the through hole 113.
  • the electrode layer 630 is not etched.
  • the connection surface 131 of the second electrode layer 630 is suppressed from being disturbed, and an increase in the electrical resistivity at the joint portion between the connection surface 131 of the second electrode layer 630 and the connection electrode 140 can be suppressed, and by extension, the second It is possible to suppress the occurrence of open defects in the electrode layer 630.
  • the piezoelectric layer 110 is made of lithium niobate, and the metal material constituting the second electrode layer 630 has a higher etching rate than that of lithium niobate.
  • the through hole 113 is formed by the etching method after the second electrode layer 630 is arranged on the piezoelectric substrate 110S, the second electrode layer 630 is overetched. Due to the overetching, the surface of the second electrode layer 630 is modified or the thickness is reduced, so that the electrical resistivity at the joint portion is increased.
  • the second electrode layer 630 is not overetched when the through hole 113 is formed. Therefore, in the present embodiment, a metal material having an etching rate higher than that of lithium niobate can be adopted as the second electrode layer 630 while suppressing an increase in the electrical resistivity at the joint portion.
  • FIG. 27 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.
  • the first electrode layer 120 is provided in the same manner as in the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention.
  • FIG. 28 is a cross-sectional view showing a state in which a connection electrode is provided in the method for manufacturing a piezoelectric element according to the sixth embodiment of the present invention.
  • the connection electrode 140 and the outer connection electrode 145 are formed.
  • the connection surface 131 may be covered with a natural oxide film, but it is preferable that the natural oxide film is removed at the joint with the connection electrode 140. In the present embodiment, it is preferable to remove the natural oxide film layer of the entire connection surface 131 by etching or the like before forming the connection electrode 140.
  • the piezoelectric element 600 according to the sixth embodiment of the present invention shown in FIG. 23 is manufactured.
  • the piezoelectric element according to the seventh embodiment of the present invention is mainly different from the piezoelectric element 600 according to the sixth embodiment of the present invention in the configuration of the connection electrode. Therefore, the description of the configuration similar to that of the piezoelectric element 600 according to the sixth embodiment of the present invention will not be repeated.
  • FIG. 29 is a cross-sectional view showing the piezoelectric element shown in the seventh embodiment of the present invention.
  • the through hole 113 is filled with the connection electrode 340 as in the piezoelectric element 300 according to the third embodiment of the present invention.
  • the peel strength of the connection electrode 340 with respect to the second electrode layer 630 can be improved.
  • the piezoelectric element according to the eighth embodiment of the present invention is different from the piezoelectric element 400 according to the fourth embodiment of the present invention, mainly in that the second electrode layer is provided separately from the laminated substrate, and the configuration of the connection electrode is mainly. .. Therefore, the description of the configuration similar to that of the piezoelectric element 400 according to the fourth embodiment of the present invention will not be repeated.
  • FIG. 30 is a cross-sectional view showing the piezoelectric element shown in the eighth embodiment of the present invention.
  • the second electrode layer 630 is made of a metal material, similarly to the piezoelectric element 600 according to the sixth embodiment of the present invention.
  • the silicon layer 680 is located on the surface of the second electrode layer 630 opposite to the piezoelectric layer 110 side.
  • the bonding layer 470 is located between the second electrode layer 630 made of a metal material and the piezoelectric layer 110, the piezoelectric layer 110 and the second electrode layer 630 are separated from each other. The joint strength is improved.
  • the bonding layer 470 is formed on the piezoelectric substrate 110S in which the recess 113S is formed, as in the method for manufacturing the piezoelectric element 400 according to the fourth embodiment of the present invention.
  • the second electrode layer 630 is provided on the silicon layer 680 of the laminated substrate 104S in the same manner as in the method for manufacturing the piezoelectric element 600 according to the sixth embodiment of the present invention.
  • the bonding layer 470 is made of silicon oxide (SiO 2 ), as in the method for manufacturing the piezoelectric element 400 according to the fourth embodiment of the present invention.
  • the bonding layer 470 may be composed of a plurality of layers.
  • the plurality of layers may have a metal layer.
  • the portion of the bonding layer 470 in contact with the second electrode layer 630 may be composed of the natural oxide film layer of the second electrode layer 630.
  • FIG. 31 is a cross-sectional view showing a state immediately before joining the second bonding layer to the first bonding layer when the bonding layer is composed of a plurality of layers in the method for manufacturing a piezoelectric element according to the eighth embodiment of the present invention. is there.
  • FIG. 31 shows the state immediately before joining the 2nd junction layer to the 1st junction layer when the junction layer is composed of a plurality of layers in the manufacturing method of the piezoelectric element which concerns on Embodiment 8 of this invention.
  • the second bonding layer 472 is bonded to the laminated first bonding layer 471.
  • the second bonding layer 472 of the second electrode layer 630 facing the recess 113S of the piezoelectric substrate 110S is removed in advance. , The second bonding layer 472 is prevented from facing the recess 113S.
  • FIG. 32 is a cross-sectional view showing a state in which the bonding layer on the piezoelectric substrate is bonded to the second electrode layer provided on the laminated substrate in the method for manufacturing the piezoelectric element according to the eighth embodiment of the present invention.
  • the second electrode layer 630 and the piezoelectric substrate 110S are bonded to each other via the bonding layer 470 by surface activation bonding or atomic diffusion bonding.
  • the bonding layer 470 includes the first bonding layer 471 and the second bonding layer 472
  • the second electrode layer 630 is passed through the first bonding layer 471 and the second bonding layer 472.
  • the piezoelectric substrate 110S are joined to each other.
  • FIG. 33 is a cross-sectional view showing a state in which the piezoelectric substrate is scraped to form the piezoelectric layer in the method for manufacturing the piezoelectric element according to the eighth embodiment of the present invention. As shown in FIG. 33, in the recess 113S, the bottom portion to which the bonding layer 470 is bonded is removed together with the bonding layer 470.
  • FIG. 34 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the eighth embodiment of the present invention. As shown in FIG. 34, the first electrode layer 120 is laminated on the first surface 111 side of the piezoelectric layer 110.
  • FIG. 35 is a cross-sectional view showing a state in which a connection electrode is provided in the method for manufacturing a piezoelectric element according to the eighth embodiment of the present invention.
  • the connection electrode 140 and the outer connection electrode 145 are formed in the same manner as the piezoelectric element 100 according to the first embodiment of the present invention.
  • the piezoelectric element 800 according to the eighth embodiment of the present invention shown in FIG. 35 is manufactured.
  • the piezoelectric element according to the ninth embodiment of the present invention is mainly different from the piezoelectric element 800 according to the eighth embodiment of the present invention in the configuration of the connection electrode. Therefore, the description of the configuration similar to that of the piezoelectric element 800 according to the eighth embodiment of the present invention will not be repeated.
  • FIG. 36 is a cross-sectional view showing a piezoelectric element according to the ninth embodiment of the present invention.
  • the through hole 113 is filled with the connection electrode 340 as in the piezoelectric element 300 according to the third embodiment of the present invention.
  • the peel strength of the connection electrode 340 with respect to the second electrode layer 630 can be improved.
  • Piezoelectric element 101 laminate, 102 membrane part, 103 opening, 104S laminate substrate, 110 piezoelectric layer, 110S piezoelectric substrate, 111 first surface, 111S first 1 main surface, 112 second surface, 112S second main surface, 113 through hole, 113S recess, 114 inner surface, 120 first electrode layer, 130, 630 second electrode layer, 131 connection surface, 140, 340 connection electrode, 145 Outer connection electrode, 150 base, 151 silicon oxide layer, 152 base body, 190 interface, 360 solder bump, 470 junction layer, 471 first junction layer, 472 second junction layer, 680 silicon layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

圧電素子(１００)は、圧電体層(１１０)と、第１電極層(１２０)と、第２電極層(１３０)と、接続電極(１４０)とを備えている。第２電極層(１３０)は、少なくとも一部が圧電体層(１１０)を介して第１電極層(１２０)と対向している。第２電極層(１３０)は、接続面(１３１)を有している。接続面(１３１)は、第２電極層(１３０)のうち第１電極層(１２０)と対向していない領域において貫通孔(１１３)に面している。接続電極(１４０)は、接続面(１３１)上に設けられている。接続面(１３１)と、第２電極層(１３０)の圧電体層(１１０)側の面のうち接続面(１３１)以外の部分との位置の差は、５ｎｍ以下である。

Description

圧電素子およびその製造方法
　本発明は、圧電素子およびその製造方法に関する。
　圧電素子の構成を開示した文献として特開２００９－３０２６６１号公報(特許文献１)がある。特許文献１に記載された圧電素子は、シリコン基板と、圧電体膜と、導電体膜とを備えている。圧電体膜は、圧電体、たとえば窒化アルミニウム（ＡｌＮ）からなり、シリコン基板上に設けられている。導電体膜は導電材料からなり、圧電体膜上に設けられている。導電体膜は圧電体膜上および圧電体膜間に配置されており、シリコン層のｎ型領域および圧電体膜に接している。ＡｌＮ膜は、反応性マグネトロンスパッタ法により成膜し、塩素系ガスを用いたＲＩＥ(Reactive　Ion　Etching)によりパターニングすることで形成される。
特開２００９－３０２６６１号公報
　従来の圧電デバイスにおいては、圧電体層と電極層(下部電極)とを互いに積層させた後に、圧電体層を貫通する貫通孔を、電極層側とは反対側からエッチングにより形成する。電極層のうち上記貫通孔に面する部分は、上記貫通孔の形成と同時にエッチングされる。このため、従来の圧電デバイスにおいては、上記電極層のうち上記貫通孔に面する部分においては、実際には不可避的に凹部が生じるとともに、電極層の結晶性が乱れるという問題があった。そして、貫通孔内に位置する接続電極は、電極層のうち結晶性が乱れた上記の部分と接合するため、電極層と接続電極との接合部における電気的接続が不十分となり、オープン不良が発生する場合があった。
　本発明は上記問題点に鑑みてなされたものであり、電極層と接続電極との接合部におけるオープン不良の発生を抑制できる、圧電素子を提供することを目的とする。
　本発明の第１の局面に基づく圧電素子は、圧電体層と、第１電極層と、第２電極層と、接続電極とを備えている。圧電体層は、第１面と、第２面と、貫通孔とを有している。第２面は、第１面と対向している。貫通孔は、第１面から第２面まで貫通している。第１電極層は、第１面上に設けられている。第２電極層は、圧電体層の第２面側に位置している。第２電極層は、少なくとも一部が圧電体層を介して第１電極層と対向している。第２電極層は、接続面を有している。接続面は、第２電極層のうち第１電極層と対向していない領域において貫通孔に面している。接続電極は、接続面上に設けられている。接続面と、第２電極層の圧電体層側の面のうち接続面以外の部分との位置の差は、５ｎｍ以下である。
　本発明の第２の局面に基づく圧電素子は、圧電体層と、第１電極層と、第２電極層と、接続電極とを備えている。圧電体層は、第１面と、第２面と、貫通孔とを有している。第２面は、第１面と対向している。貫通孔は、第１面から第２面まで貫通している。第１電極層は、第１面上に設けられている。第２電極層は、圧電体層の第２面側に位置している。第２電極層は、少なくとも一部が圧電体層を介して第１電極層と対向している。第２電極層は、接続面を有している。接続面は、第２電極層のうち第１電極層と対向していない領域において貫通孔に面している。接続電極は、接続面上に設けられている。貫通孔は、第１面から第２面に向かうにしたがって広がっている。
　本発明の実施形態に基づく圧電素子の製造方法は、圧電体基板において凹部を形成する工程と、圧電体層を形成する工程と、第２電極層を配置する工程と、第１電極層を積層する工程とを備えている。圧電体基板は、第１主面と、第１主面と対向する第２主面とを有している。圧電体基板において凹部を形成する工程においては、エッチング法により第２主面側に上記凹部を形成する。圧電体層を形成する工程においては、圧電体基板を第１主面側から研削した後に研磨することにより、第１面を露出させ、かつ、凹部の底部を除去して凹部の内面からなる貫通孔を形成する。圧電体層は、第１面と、第２面と、貫通孔とを有する。第２面は、第１面と対向している。貫通孔は、第１面から第２面まで貫通している。第２電極層を配置する工程においては、圧電体層の第２面側に、少なくとも一部が貫通孔に面するように第２電極層を配置する。第１電極層を積層する工程においては、圧電体層の第１面側に、少なくとも一部が圧電体層を介して第２電極層と対向するように、第１電極層を積層する。
　本発明によれば、電極層と接続電極との接合部におけるオープン不良の発生を抑制できる。
本発明の実施形態１に係る圧電素子を示す概略平面図である。 図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、圧電体基板に凹部を形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板を準備した断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板を接合させた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。 本発明の実施形態２に係る圧電素子の製造方法において、第２電極層上に接続電極を設けた状態を示す断面図である。 本発明の実施形態２に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板を接合させた状態を示す断面図である。 本発明の実施形態２に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態２に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態３に係る圧電素子を示す断面図である。 本発明の実施形態３に係る圧電素子の製造方法において、貫通孔に接続電極を充填した状態を示す断面図である。 本発明の実施形態４に係る圧電素子を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法において、圧電体基板に接合層を積層させた状態を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法おいて、接合層が複数の層からなる場合の、第１接合層に第２接合層を接合させる直前の状態を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板上の接合層を接合させた状態を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態４に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。 本発明の実施形態５に係る圧電素子を示す断面図である。 本発明の実施形態６に係る圧電素子を示す断面図である。 本発明の実施形態６に係る圧電素子の製造方法において、積層基板上に第２電極層を設けた状態を示す断面図である。 本発明の実施形態６に係る圧電素子の製造方法において、積層基板上に設けた第２電極層に、圧電体基板を接合させた状態を示す断面図である。 本発明の実施形態６に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態６に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態６に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。 本発明の実施形態７に示す圧電素子を示す断面図である。 本発明の実施形態８に示す圧電素子を示す断面図である。 本発明の実施形態８に係る圧電素子の製造方法において、接合層が複数の層からなる場合の、第１接合層に第２接合層を接合させる直前の状態を示す断面図である。 本発明の実施形態８に係る圧電素子の製造方法において、積層基板上に設けた第２電極層に、圧電体基板上の接合層を接合させた状態を示す断面図である。 本発明の実施形態８に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態８に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態８に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。 本発明の実施形態９に係る圧電素子を示す断面図である。
　以下、本発明の各実施形態に係る圧電素子について図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係る圧電素子を示す概略平面図である。図２は、図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。
　図１および図２に示すように、本発明の実施形態１に係る圧電素子１００は、圧電体層１１０と、第１電極層１２０と、第２電極層１３０と、接続電極１４０と、外側接続電極１４５と、基部１５０とを備えている。
　図２に示すように、圧電体層１１０は、第１面１１１と、第２面１１２と、貫通孔１１３とを有している。第２面１１２は、第１面１１１の反対側に位置しており、第１面１１１と対向している。貫通孔１１３は、第１面１１１から第２面１１２まで貫通している。貫通孔１１３は、第１面１１１から第２面１１２に向かうにしたがって広がっている。具体的には、貫通孔１１３は、第１面１１１から第２面１１２に向かって連続的に広がっている。
　本実施形態において、圧電体層１１０は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されている。本実施形態において、上記ニオブ酸アルカリ系の化合物または上記タンタル酸アルカリ系の化合物に含まれるアルカリ金属は、リチウム、ルビジウムおよびセシウムの少なくとも１つからなる。圧電体層１１０は、たとえば、ニオブ酸リチウム(ＬｉＮｂＯ3)またはタンタル酸リチウム(ＬｉＴａＯ3)で構成されている。本実施形態において、圧電体層１１０は、単結晶からなる。
　第１電極層１２０は、圧電体層１１０の第１面１１１上に設けられている。第１電極層１２０と圧電体層１１０との間には、密着層が位置していてもよい。第１電極層１２０は、たとえばＡｌまたはＰｔなどの金属で構成されている。上記密着層は、たとえばＴｉまたはＮｉＣｒで構成されている。
　第２電極層１３０は、圧電体層１１０の第２面１１２側に位置している。第２電極層１３０は、少なくとも一部が圧電体層１１０を介して第１電極層１２０と対向している。本実施形態において、第２電極層１３０は、圧電体層１１０と、後述する第２電極層１３０の自然酸化膜層とのみを介して第１電極層１２０と対向している。すなわち、第２電極層１３０は、圧電体層１１０の第２面１１２と接続している。
　第２電極層１３０は、貫通孔１１３に面している。第２電極層１３０は、接続面１３１を有している。第２電極層１３０のうち、接続面１３１が、第１電極層１２０と対向していない領域において貫通孔１１３に面している。接続面１３１の位置と、第２電極層１３０の圧電体層１１０側の面のうち接続面１３１以外の部分の位置との、第１面１１１に垂直な方向における差は、５ｎｍ以下である。言い換えると、第２電極層１３０の圧電体層１１０側の面のうち接続面１３１以外の部分を基準面としたときに、接続面１３１は、第１面１１１から第２面１１２に向かう方向において、当該基準面に対して５ｎｍ以下の範囲で位置する。また、本実施形態においては、上記基準面と接続面１３１とが互いに離間するように、第２電極層１３０の圧電体層１１０側の面に段差が形成されている。本実施形態においては、当該基準面と接続面１３１とによって形成される段差の、第１面１１１に垂直な方向における高さの寸法が５ｎｍ以下である。上記の差、基準面に対する接続面１３１の位置および高さの寸法は、圧電素子１００を第１面１１１に対して垂直に切断したときの断面を透過型電子顕微鏡(ＴＥＭ：Transmission　Electron　Microscope)を用いて直接観察することにより確認できる。
　第２電極層１３０の圧電体層１１０側の接続面１３１以外の部分は、自然酸化膜層で覆われている。第２電極層１３０の接続面１３１は、自然酸化膜層で覆われていてもよいが、後述する接続電極１４０との接合部においては、上記自然酸化膜層が除去されていることが好ましい。本実施形態において、接続面１３１上に位置していた自然酸化膜層は除去されている。
　第２電極層１３０は、シリコンを主成分として含む。本実施形態においては、第２電極層１３０は、単結晶シリコンを主成分として含んでいる。より具体的には、第２電極層１３０は、第２電極層１３０の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている。第２電極層１３０は、たとえば、ホウ素(Ｂ)、アルミニウム(Ａｌ)、ガリウム(Ｇａ)、リン(Ｐ)、ヒ素(Ａｓ)、または、アンチモン(Ｓｂ)などの元素がドープされる。本実施形態において、第２電極層１３０を構成する材料の電気抵抗率は低いことが好ましく、具体的には、２０ｍΩ・ｃｍ以下であることが好ましい。なお、本実施形態において、ＣＦ4ガスによる反応性イオンエッチング(ＲＩＥ)における、第２電極層１３０を構成する材料のエッチングレートは、圧電体層１１０を構成する材料のエッチングレートより大きい。具体的には、第２電極層１３０を構成する材料の上記エッチングレートは、圧電体層１１０を構成する材料のエッチングレートの１．５倍以上である。
　本実施形態においては、第２電極層１３０は、シリコンを主成分として含むため、上記自然酸化膜層は酸化シリコンである。本実施形態において、自然酸化膜の厚さはおよそ１ｎｍ以上２ｎｍ以下である。
　本実施形態においては、第２電極層１３０と圧電体層１１０との間の界面１９０が、表面活性化接合または原子拡散接合により形成された界面接合部で構成されている。
　本実施形態においては、圧電体層１１０が単結晶からなり、第２電極層１３０が単結晶シリコンを主成分として含んでいるため、圧電素子１００の電気機械変換効率が良好である。
　図２に示すように、接続電極１４０は、第２電極層１３０のうち貫通孔１１３に面している接続面１３１上に設けられている。本実施形態において、接続電極１４０は、貫通孔１１３の内面１１４から離れて位置している。接続電極１４０は、たとえばＡｕで構成されている。接続電極１４０と第２電極層１３０との間には、密着層が形成されていてもよい。当該密着層はたとえばＴｉまたはＮｉＣｒで構成されている。
　図２に示すように、本実施形態においては、積層体１０１が、少なくとも圧電体層１１０と、第１電極層１２０と、第２電極層１３０とを含んでいる。また、積層体１０１は、接続電極１４０と外側接続電極１４５とをさらに含んでいる。基部１５０は、この積層体１０１を支持している。
　図２に示すように、基部１５０は、積層体１０１の第２電極層１３０側に位置している。図１に示すように、基部１５０は、積層体１０１の積層方向から見て積層体１０１の基部１５０側の面の周縁に沿うように環状に形成されている。
　図２に示すように、本実施形態において、基部１５０は、酸化シリコン層１５１と、基部本体１５２とを含んでいる。酸化シリコン層１５１は、第２電極層１３０に接している。基部本体１５２は、酸化シリコン層１５１の第２電極層１３０側とは反対側において、酸化シリコン層１５１と接している。本実施形態において、基部本体１５２を構成する材料は特に限定されないが、基部本体１５２は単結晶シリコンからなる。
　図２に示すように、開口１０３は、積層体１０１の積層方向から見て基部１５０の内側に位置している。開口１０３の端縁は、上記積層方向から見て円形状の外形を有し、上記積層方向に沿って延びているが、開口１０３の外形の形状は特に限定されない。
　図１および図２に示すように、本実施形態においては、積層体１０１に、メンブレン部１０２が形成されている。メンブレン部１０２は、積層方向から見て、開口１０３と重なっており、基部１５０と重なっていない。
　本実施形態に係る圧電素子１００は、図２示す外側接続電極１４５と、接続電極１４０との間に電圧を印加することにより、図２に示す第１電極層１２０と第２電極層１３０との間に電圧が印加される。これにより、第１電極層１２０と第２電極層１３０との間に位置する圧電体層１１０が歪むように駆動する。これにより、メンブレン部１０２が、積層体１０１の積層方向に大きく屈曲振動することができる。
　以下、本発明の実施形態１に係る圧電素子の製造方法について説明する。本発明の実施形態に基づく圧電素子１００の製造方法は、少なくとも、圧電体基板１１０Ｓにおいて凹部１１３Ｓを形成する工程と、圧電体層１１０を形成する工程と、第２電極層１３０を配置する工程と、第１電極層１２０を積層する工程とを備えている。なお、以下の図３から図８に示す各状態は、図２と同じ断面視で図示している。
　図３は、本発明の実施形態１に係る圧電素子の製造方法において、圧電体基板に凹部を形成した状態を示す断面図である。
　図３に示すように、圧電体基板１１０Ｓは、第１主面１１１Ｓと、第１主面１１１Ｓの反対側に位置する第２主面１１２Ｓとを有している。第２主面１１２Ｓは第１主面１１１Ｓと対向している。圧電体基板１１０Ｓにおいて凹部１１３Ｓを形成する工程においては、エッチング法により第２主面１１２Ｓ側に凹部１１３Ｓを形成する。凹部１１３Ｓを形成するためのエッチング法は、ドライエッチングであってもよいし、ウェットエッチングであってもよい。凹部１１３Ｓの深さは、後述のように、凹部１１３Ｓによって貫通孔１１３が形成可能な深さに適宜調整すればよい。
　図４は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板を準備した断面図である。図４に示すように、第２電極層１３０および基部１５０含む積層基板１０４Ｓを準備する。本実施形態において、積層基板１０４ＳはＳＯＩ(Silicon　on　Insulator)基板である。
　図５は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板を接合させた状態を示す断面図である。図５に示すように、本実施形態においては、圧電体基板１１０Ｓに凹部１１３Ｓを形成した後に、第２電極層１３０を圧電体基板１１０Ｓに接合させる。また、本実施形態においては、表面活性化接合または原子拡散接合により、積層基板１０４Ｓに圧電体基板１１０Ｓを接合させる。このように、本実施形態においては、基板に含まれる層を電極層として用いることができるため、基板上にさらに電極層を積層する工程が不要となる。
　図６は、本発明の実施形態１に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。図６に示すように、圧電体層１１０を形成する工程においては、圧電体基板１１０Ｓを第１主面１１１Ｓ側からたとえばグラインダにより研削して薄くした後、ＣＭＰ(Chemical　Mechanical　Polishing)などにより研磨して平坦にすることにより、第１面１１１を露出させ、かつ、凹部１１３Ｓの底部を除去して凹部１１３Ｓの内面１１４からなる貫通孔１１３を形成させる。
　このように、本実施形態に係る圧電素子１００の製造方法においては、圧電体層１１０の第２面１１２側に、少なくとも一部が貫通孔１１３に面するように第２電極層１３０を配置する。
　また、圧電体基板１１０Ｓの第２主面１１２Ｓ側に、予めイオンを注入することにより、剥離層を形成していてもよい。圧電体基板１１０Ｓを第２電極層１３０に接合させる前に当該剥離層を形成しておくことで、接合後に当該剥離層を剥離して圧電体層１１０を形成することができる。
　図７は、本発明の実施形態１に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。
　このように、第１電極層１２０を積層する工程においては、圧電体層１１０の第１面１１１側に、少なくとも一部が圧電体層１１０を介して第２電極層１３０と対向するように、第１電極層１２０を積層する。第１電極層１２０は、蒸着リフトオフ法などを用いて、所望のパターンを有するように形成する。
　図８は、本発明の実施形態１に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図８に示すように、蒸着リフトオフ法などを用いて、接続電極１４０および外側接続電極１４５を形成する。本実施形態において、接続電極１４０を形成する前には、接続面１３１における第２電極層１３０の自然酸化膜層をウェットエッチングなどのエッチング法により除去する。自然酸化膜層の除去により、第１面１１１に垂直な方向における、接続面１３１と、第２電極層１３０の圧電体層１１０側の面のうち接続面１３１以外の部分との位置の差は、自然酸化膜層の厚さがおよそ１ｎｍ以上２ｎｍ以下であるため、５ｎｍ以下となる。エッチング法により除去される層の厚さが５ｎｍ以下と非常に薄い場合であれば、接続面１３１における接触抵抗は、接続面１３１の改質等によって著しく高くなることはない。すなわち、本実施形態においては、上記の自然酸化膜層の除去により、図８には図示していないが、第２電極層１３０の圧電体層１１０側の面において接続面１３１が凹んだ凹面形状となっている。
　最後に、深掘り反応性イオンエッチング(Ｄｅｅｐ　ＲＩＥ)により、基部１５０の第２電極層１３０側とは反対側から、本実施形態に係る圧電素子１００における開口１０３が形成される。なお、本実施形態において、開口１０３を形成するために酸化シリコン層１５１をエッチングしているが、酸化シリコン層１５１は、エッチングしなくてもよいし、酸化シリコン層１５１の、積層基板１０４Ｓの積層方向における一部をエッチングしてもよい。
　上記の工程により、図１および図２に示すような本発明の実施形態１に係る圧電素子１００が製造される。
　上記のように、本発明の実施形態１に係る圧電素子１００において、第２電極層１３０は、接続面１３１を有している。接続面１３１は、第２電極層１３０のうち第１電極層１２０と対向していない領域において貫通孔１１３に面している。接続電極１４０は、第２電極層１３０のうち貫通孔１１３に面している接続面１３１上に設けられている。接続面１３１と、第２電極層１３０の圧電体層１１０側の面のうち接続面１３１以外の部分との位置の差は、５ｎｍ以下である。
　これにより、本実施形態においては、接続面１３１が、貫通孔１１３形成のためのエッチングによって影響を受けずに上記位置の差が５ｎｍ以下になることで、第２電極層１３０の接続面１３１の結晶性が乱れることを抑制できる。ひいては、第２電極層１３０の接続面１３１と接続電極１４０との接合部におけるオープン不良の発生を抑制することができる。
　貫通孔１１３は、第１面１１１から第２面１１２に向かうにしたがって広がっている。
　これにより、第２電極層１３０と、接続電極１４０との接合部の抵抗率を小さくできる。すなわち、貫通孔１１３について、第１面１１１側の端部の断面積に対して、第２面１１２側の端部の断面積を大きくなるため、第２電極層１３０と接続電極１４０との接続面積を拡げて、第２電極層１３０と接続電極１４０との接触抵抗を小さくできる。
　特に、接続電極１４０をリフトオフ法により形成する場合には、接続電極１４０の形成が容易となるため、接続電極１４０と第２電極層１３０との接続不良が生じにくく、圧電素子１００の歩留まりが向上する。
　貫通孔１１３は、第１面１１１から第２面１１２に向かって連続的に広がっている。
　これにより、貫通孔１１３の内面を階段状に形成する場合と比較して貫通孔１１３の形成工程を少なくすることができる。
　接続電極１４０は、貫通孔１１３の内面１１４から離れて位置している。
　これにより、応力集中が生じやすい貫通孔１１３の内面１１４と第１面１１１とで構成される角部に接続電極１４０が接していないため、接続電極１４０にクラックが生じることを抑制することができる。
　ＣＦ4ガスによる反応性イオンエッチングにおける、第２電極層１３０を構成する材料のエッチングレートは、圧電体層１１０を構成する材料のエッチングレートより大きい。
　本実施形態においては、上記のようなエッチングレートの差があることにより第２電極層１３０が圧電体層１１０よりエッチングされやすい場合であっても、上記位置の差が５ｎｍ以下になっており、接続面１３１は、貫通孔１１３形成のためのエッチングによる影響を受けていない状態である。このため、第２電極層１３０の接続面１３１の結晶性が乱れることを抑制できる。ひいては、第２電極層１３０の接続面１３１と接続電極１４０とのオープン不良の発生を抑制することができる。
　圧電体層１１０は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されている。上記ニオブ酸アルカリ系の化合物または上記タンタル酸アルカリ系の化合物に含まれるアルカリ金属は、リチウム、ルビジウムおよびセシウムの少なくとも１つからなる。第２電極層１３０は、シリコンを主成分として含む。
　これにより、圧電体層１１０の誘電率を比較的低くすることができる。また、圧電体層１１０の電気的インピーダンスが高くなるため、シリコンを主成分として含む第２電極層１３０に対して圧電体層１１０に印加される電圧が大きくなり、圧電素子１００の駆動効率を向上できる。
　圧電体層１１０は、ニオブ酸リチウムで構成されている。これにより、圧電体層１１０が他のニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成された場合と比較して、圧電体層１１０の圧電定数を高くできるため、圧電素子１００のデバイス特性を向上できる。
　圧電体層１１０は、タンタル酸リチウムで構成されている。これにより、圧電体層１１０が他のニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成される場合と比較して、圧電体層１１０の誘電率が低くなるため、圧電体層１１０の電気的インピーダンスが高くなり、圧電素子１００の駆動効率が向上して、圧電素子１００のデバイス特性を向上できる。
　第２電極層１３０は、単結晶シリコンを主成分として含んでいる。これにより、圧電体層１１０と第２電極層１３０との接合強度が向上し、圧電体層１１０の電気機械変換効率を向上させることができる。
　圧電素子１００は、少なくとも第１電極層１２０と、圧電体層１１０と、第２電極層１３０とを含む積層体１０１を支持する基部１５０をさらに備えている。基部１５０は、積層体１０１の第２電極層１３０側に位置しており、かつ、積層体１０１の積層方向から見て積層体１０１の基部１５０側の面の周縁に沿うように環状に形成されている。
　これにより、圧電体層１１０の駆動をメンブレン部１０２の屈曲振動に変換して、圧電素子１００のデバイス特性を向上させることができる。
　基部１５０は、第２電極層１３０に接する酸化シリコン層を含んでいる。第２電極層１３０は、第２電極層１３０の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている。
　これにより、積層基板を用いて第２電極層１３０および基部１５０を同時に圧電体層１１０に接続することができ、かつ、第２電極層１３０の電流効率を向上させることができる。
　本発明の実施形態に基づく圧電素子１００の製造方法は、圧電体基板１１０Ｓにおいて凹部１１３Ｓを形成する工程と、圧電体層１１０を形成する工程と、第２電極層１３０を配置する工程と、第１電極層１２０を積層する工程とを備えている。圧電体基板１１０Ｓは、第１主面１１１Ｓと、第１主面１１１Ｓと対向する第２主面１１２Ｓとを有している。圧電体基板１１０Ｓにおいて凹部１１３Ｓを形成する工程においては、エッチング法により第２主面１１２Ｓ側に上記凹部１１３Ｓを形成する。圧電体層１１０を形成する工程においては、圧電体基板１１０Ｓを第１主面１１１Ｓ側から研削した後に研磨することにより、第１面１１１を露出させ、かつ、凹部１１３Ｓの底部を除去して凹部１１３Ｓの内面１１４からなる貫通孔１１３を形成させる。第２電極層１３０を配置する工程においては、圧電体層１１０の第２面１１２側に、少なくとも一部が貫通孔１１３に面するように第２電極層１３０を配置する。第１電極層１２０を積層する工程においては、圧電体層１１０の第１面１１１側に、少なくとも一部が圧電体層１１０を介して第２電極層１３０と対向するように、第１電極層１２０を積層する。
　このように、貫通孔１１３に対応する凹部１１３Ｓが、圧電体基板１１０Ｓに第２電極層１３０を配置する前にエッチング法によって形成されるため、貫通孔１１３形成時に第２電極層１３０はエッチングされない。これにより、第２電極層１３０の接続面１３１の結晶性が乱れることが抑制され、第２電極層１３０の接続面１３１と接続電極１４０との接合部における電気抵抗率の上昇を抑制し、ひいては、第２電極層１３０のオープン不良の発生を抑制することができる。
　さらに、上述したように本実施形態に係る圧電素子１００においては、ＣＦ4ガスによる反応性イオンエッチングにおける、第２電極層１３０を構成する材料のエッチングレートが、圧電体層１１０を構成する材料のエッチングレートより大きい。このため、仮に圧電体基板１１０Ｓに第２電極層１３０を配置した後にエッチング法により貫通孔１１３を形成すると、第２電極層１３０をオーバーエッチングする。当該オーバーエッチングにより、第２電極層１３０の表面が改質されたり、厚さが小さくなることで、上記接合部において電気抵抗率が上昇する。しかしながら、本実施形態においては上記のように貫通孔１１３が形成されるため、貫通孔１１３形成時に第２電極層１３０がオーバーエッチングされることはない。このため、本実施形態においては、上記接合部における電気抵抗率の上昇を抑制しつつ、第２電極層１３０を構成する材料として、圧電体層１１０を構成する材料のよりエッチングレートが大きいものを採用できる。
　また、貫通孔１１３は、圧電体基板１１０Ｓを第２主面１１２Ｓ側からエッチング法によって形成する凹部１１３Ｓの内面１１４からなるため、貫通孔１１３を、第１面１１１から第２面１１２に向かうにしたがって広がるような形状に形成することができる。これにより、第２電極層１３０と接続電極１４０との接続面積を広くして、第２電極層１３０と接続電極１４０と接合部における接触抵抗を小さくできる。
　(実施形態２)
　以下、本発明の実施形態２に係る圧電素子について説明する。本発明の実施形態２に係る圧電素子の構造は、本発明の実施形態１に係る圧電素子１００と構造と同一であるが、本発明の実施形態２に係る圧電素子の製造方法が、本発明の実施形態１に係る圧電素子１００の製造方法と異なる。よって、本発明の実施形態２に係る圧電素子については、製造方法のみを説明し、本発明の実施形態１に係る圧電素子１００の製造方法と同様である構成については説明を繰り返さない。
　図９は、本発明の実施形態２に係る圧電素子の製造方法において、第２電極層上に接続電極を設けた状態を示す断面図である。図９に示すように、本発明の実施形態２に係る圧電素子の製造方法においては、圧電体層１１０の第２面１１２側に第２電極層１３０を配置する前に、第２電極層１３０上に接続電極１４０を形成する。接続電極１４０は、蒸着法、スパッタリング法、または、めっき法などの方法により形成することができる。
　図１０は、本発明の実施形態２に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板を接合させた状態を示す断面図である。図１０に示すように、凹部１１３Ｓが形成された圧電体基板１１０Ｓと、第２電極層１３０とを接合させる。このとき、凹部１１３Ｓの内面１１４と接続電極１４０とが互いに接触しないように、圧電体基板１１０Ｓと第２電極層１３０とを接合させる。本実施形態において、接続電極１４０を形成する前には、第２電極層１３０全体の自然酸化膜をエッチングなどにより除去することが好ましい。
　図１１は、本発明の実施形態２に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。図１１に示すように、本発明の実施形態１に係る圧電素子１００の製造方法と同様にして、圧電体層１１０を形成する。
　図１２は、本発明の実施形態２に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。図１２に示すように、本発明の実施形態１に係る圧電素子１００の製造方法と同様の方法で、第１電極層１２０を積層する。最後に、本発明の実施形態１に係る圧電素子１００の製造方法と同様の方法で、開口１０３を形成する。
　上記の工程により、図１および図２に示す本発明の実施形態１に係る圧電素子１００と同様の圧電素子が製造できる。
　(実施形態３)
　以下、本発明の実施形態３に係る圧電素子について説明する。本発明の実施形態３に係る圧電素子は、接続電極の構成が主に、本発明の実施形態１に係る圧電素子１００と異なる。よって、本発明の実施形態１に係る圧電素子１００と同様である構成については説明を繰り返さない。
　図１３は、本発明の実施形態３に係る圧電素子を示す断面図である。図１３に示すように、本発明の実施形態３に係る圧電素子３００において、貫通孔１１３は、接続電極３４０によって埋められている。これにより、接続電極３４０の、第２電極層１３０に対する剥離強度を向上でき、圧電素子３００の信頼性を向上できる。また、圧電素子３００をフリップチップボンディングによって実装する際に、第１面１１１に垂直な方向から見て貫通孔１１３と重なるようにはんだバンプ３６０を設けることができるため、圧電素子３００を小型化することができる。
　また、本実施形態においては、貫通孔１１３が、第１面１１１から第２面に向かうにしたがって広がっているため、貫通孔１１３に埋められた接続電極３４０が、第１面１１１より外側に向かって剥離することをさらに抑制することができる。
　次に、本発明の実施形態３に係る圧電素子３００の製造方法について説明する。本発明の実施形態３に係る圧電素子３００の製造方法においては、本発明の実施形態１に係る圧電素子の製造方法と同様にして、図７に示すように、貫通孔１１３を形成する。
　図１４は、本発明の実施形態３に係る圧電素子の製造方法において、貫通孔に接続電極を充填した状態を示す断面図である。図１４に示すように、接続電極３４０および外側接続電極１４５を形成する。本実施形態において、接続電極３４０は、めっき法を用いて形成する。これにより、貫通孔１１３は、接続電極３４０によって埋められる。接続電極３４０と外側接続電極１４５とは、同時に形成してもよいし、接続電極３４０および外側接続電極１４５のうち一方を形成した後、他方を形成してもよい。
　最後に、本発明の実施形態１に係る圧電素子１００の製造方法と同様の方法で、開口１０３を形成する。上記の工程により、図１３に示す本発明の実施形態３に係る圧電素子３００が製造できる。
　(実施形態４)
　以下、本発明の実施形態４に係る圧電素子について説明する。本発明の実施形態４に係る圧電素子は、接合層をさらに備える点が主に、本発明の実施形態１に係る圧電素子１００と異なる。よって、本発明の実施形態１に係る圧電素子１００と同様である構成については説明を繰り返さない。
　図１５は、本発明の実施形態４に係る圧電素子を示す断面図である。図１５に示すように、本発明の実施形態４に係る圧電素子４００においては、第２電極層１３０の圧電体層１１０側の接続面１３１以外の部分と、圧電体層１１０との間に、接合層４７０が位置している。これにより、圧電体層１１０と第２電極層１３０との接合強度が向上する。
　本実施形態において、接合層４７０は、貫通孔１１３の内面１１４上にも位置している。これにより、貫通孔１１３の内面１１４の耐環境性が向上する。
　本実施形態において、接合層４７０は、酸化シリコン(ＳｉＯ2)からなる。これにより、接合層４７０の誘電率を考慮しつつ、第２電極層１３０と圧電体層１１０との間に適切な厚さの接合層４７０を設けることができる。接合層４７０は金属を含んでいてもよい。
　なお、接合層４７０は、複数層で構成されていてもよく、当該複数層は金属層を有していてもよい。接合層４７０が複数の層で構成される場合、接合層４７０のうち第２電極層１３０に接する部分は、第２電極層１３０の自然酸化膜層で構成されていてもよい。上記自然酸化膜層は、たとえばＳｉＯ2からからなる。
　以下、本発明の実施形態４に係る圧電素子の製造方法について説明する。本発明の実施形態４に係る圧電素子の製造方法においては、まず、本発明の実施形態１に係る圧電素子の製造方法と同様にして、図３に示すように、圧電体基板１１０Ｓに凹部１１３Ｓを形成する。
　図１６は、本発明の実施形態４に係る圧電素子の製造方法において、圧電体基板に接合層を積層させた状態を示す断面図である。図１６に示すように、ＣＶＤ(Chemical　Vapor　Deposition)法またはＰＶＤ(Physical　Vapor　Deposition)法などにより、圧電体基板の第２主面１１２Ｓ上および凹部１１３Ｓの内面１１４と底面とに、接合層４７０を積層する。
　なお、接合層４７０が、複数の層で構成され、接合層４７０のうち第２電極層１３０に接する部分が第２電極層１３０の自然酸化膜層で構成されている場合は、上記接合層４７０を積層する方法にて第１接合層を積層させた後、自然酸化膜層である第２接合層を、第１接合層に接合させればよい。図１７は、本発明の実施形態４に係る圧電素子の製造方法おいて、接合層が複数の層からなる場合の、第１接合層に第２接合層を接合させる直前の状態を示す断面図である。図１７に示すように、積層された第１接合層４７１に、第２電極層１３０の自然酸化膜層である第２接合層４７２を接合させる。なお、第１接合層４７１と第２接合層４７２とを接合させる場合は、積層基板１０４Ｓにおける第２電極層１３０の、圧電体基板１１０Ｓの凹部１１３Ｓと面する部分の自然酸化膜層をあらかじめ除去することで、第２接合層４７２が凹部１１３Ｓに面しないようにする。
　図１８は、本発明の実施形態４に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電体基板上の接合層を接合させた状態を示す断面図である。図１８に示すように、表面活性化接合または原子拡散接合により、接合層４７０を介して第２電極層１３０と圧電体基板１１０Ｓとを互いに接合する。なお、図１６に示すように、接合層４７０が第１接合層４７１と第２接合層４７２とを含む場合は、第１接合層４７１および第２接合層４７２を介して、第２電極層１３０と圧電体基板１１０Ｓとを互いに接合する。
　図１９は、本発明の実施形態４に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。図１９に示すように、凹部１１３Ｓにおいて、接合層４７０が積層された底部は、接合層４７０とともに除去される。
　図２０は、本発明の実施形態４に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。図２０に示すように、圧電体層１１０の第１面１１１側に、第１電極層１２０を積層する。
　図２１は、本発明の実施形態４に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図２１に示すように、本発明の実施形態１に係る圧電素子１００と同様にして、接続電極１４０および外側接続電極１４５を形成する。そして、最後に、開口１０３が形成されることにより、図１５に示す本発明の実施形態４に係る圧電素子４００が製造される。
　(実施形態５)
　以下、本発明の実施形態５に係る圧電素子について説明する。本発明の実施形態５に係る圧電素子は、接続電極の構成が主に、本発明の実施形態４に係る圧電素子４００と異なる。よって、本発明の実施形態４に係る圧電素子４００と同様である構成については説明を繰り返さない。
　図２２は、本発明の実施形態５に係る圧電素子を示す断面図である。本発明の実施形態５に係る圧電素子５００においては、本発明の実施形態３に係る圧電素子３００と同様に、貫通孔１１３が、接続電極３４０によって埋められている。これにより、接続電極３４０の、第２電極層１３０に対する剥離強度を向上できる。
　(実施形態６)
　以下、本発明の実施形態６に係る圧電素子について説明する。本発明の実施形態６に係る圧電素子は、第２電極層が積層基板とは別に設けられる点が主に、本発明の実施形態１に係る圧電素子１００と異なる。よって、本発明の実施形態１に係る圧電素子１００と同様である構成については説明を繰り返さない。
　図２３は、本発明の実施形態６に係る圧電素子を示す断面図である。図２３に示すように、本発明の実施形態６に係る圧電素子６００においては、圧電体層１１０がニオブ酸リチウムで構成されている。第２電極層６３０は、金属材料で構成されている。第２電極層６３０は、たとえばＡｌまたはＰｔで構成されている。
　本実施形態においては、第２電極層６３０に用いられる金属材料よりエッチングレートが低いニオブ酸リチウムを圧電体層１１０に用いた場合であっても、貫通孔１１３の形成時に第２電極層６３０はエッチングされない。これにより、第２電極層６３０の結晶性の乱れを抑制して、接続面１３１における接続電極１４０と第２電極層６３０との接合部において電気的接続が不十分となることによるオープン不良が発生することを抑制することができる。
　本実施形態においては、第２電極層６３０の圧電体層１１０側とは反対側の面上には、シリコン層６８０が位置している。これにより、第２電極層６３０とともにシリコン層６８０も電極層として機能するため、電流効率が向上する。
　このように、本実施形態においては、積層体１０１が、シリコン層６８０をさらに含んでいる。基部１５０は、積層体１０１のシリコン層６８０側に位置している。
　以下、本発明の実施形態６に係る圧電素子の製造方法について説明する。図２４は、本発明の実施形態６に係る圧電素子の製造方法において、積層基板上に第２電極層を設けた状態を示す断面図である。図２４に示すように、本実施形態においては、積層基板１０４Ｓは、シリコン層６８０および基部１５０を含んでいる。そして、ＣＶＤ法またはＰＶＤ法などにより、積層基板１０４Ｓのシリコン層６８０上に、第２電極層６３０を設ける。
　図２５は、本発明の実施形態６に係る圧電素子の製造方法において、積層基板上に設けた第２電極層に、圧電体基板を接合させた状態を示す断面図である。図２５に示すように、表面活性化接合または原子拡散接合により、第２電極層６３０上に、図３に示す凹部１１３Ｓが形成された圧電体基板１１０Ｓを接合する。
　図２６は、本発明の実施形態６に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。図２６に示すように、本発明の実施形態１に係る圧電素子１００の製造方法と同様にして、圧電体基板１１０Ｓをたとえばグラインダにより研削して薄くした後、ＣＭＰなどにより研磨して平坦にして、圧電体層１１０を形成する。このように、本実施形態において、貫通孔１１３に対応する凹部１１３Ｓは、圧電体基板１１０Ｓに第２電極層６３０を配置する前にエッチング法によって形成されるため、貫通孔１１３形成時において第２電極層６３０はエッチングされない。これにより、第２電極層６３０の接続面１３１が乱れることが抑制され、第２電極層６３０の接続面１３１と接続電極１４０との接合部における電気抵抗率の上昇を抑制でき、ひいては、第２電極層６３０のオープン不良の発生を抑制することができる。
　さらに、上述のように、本実施形態に係る圧電素子６００において、圧電体層１１０がニオブ酸リチウムにより構成され、かつ、第２電極層６３０を構成する金属材料がニオブ酸リチウムよりエッチングレートが大きい場合には、仮に、圧電体基板１１０Ｓに第２電極層６３０を配置した後にエッチング法により貫通孔１１３を形成すると、第２電極層６３０をオーバーエッチングする。当該オーバーエッチングにより、第２電極層６３０の表面が改質されたり、厚さが小さくなることで、上記接合部における電気抵抗率が上昇する。しかしながら、本実施形態においては上記のように貫通孔１１３が形成されるため、貫通孔１１３形成時に第２電極層６３０がオーバーエッチングされることはない。このため、本実施形態においては、上記接合部における電気抵抗率の上昇を抑制しつつ、第２電極層６３０として、ニオブ酸リチウムよりエッチングレートが大きい金属材料を採用できる。
　図２７は、本発明の実施形態６に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。図２７に示すように、本発明の実施形態１係る圧電素子１００の製造方法と同様にして、第１電極層１２０を設ける。
　図２８は、本発明の実施形態６に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図２８に示すように、接続電極１４０および外側接続電極１４５を形成する。本実施形態においては、接続面１３１は、自然酸化膜で覆われていてもよいが、接続電極１４０との接合部においては、上記自然酸化膜が除去されていることが好ましい。本実施形態においては、接続電極１４０を形成する前に、接続面１３１全体の自然酸化膜層をエッチングなどにより除去することが好ましい。そして、最後に開口１０３が形成されることにより、図２３に示す本発明の実施形態６に係る圧電素子６００が製造される。
　(実施形態７)
　以下、本発明の実施形態７に係る圧電素子について説明する。本発明の実施形態７に係る圧電素子は、接続電極の構成が主に、本発明の実施形態６に係る圧電素子６００と異なる。よって、本発明の実施形態６に係る圧電素子６００と同様である構成については説明を繰り返さない。
　図２９は、本発明の実施形態７に示す圧電素子を示す断面図である。本発明の実施形態７に係る圧電素子７００においては、本発明の実施形態３に係る圧電素子３００と同様に、貫通孔１１３が、接続電極３４０によって埋められている。これにより、接続電極３４０の、第２電極層６３０に対する剥離強度を向上できる。
　(実施形態８)
　以下、本発明の実施形態８に係る圧電素子について説明する。本発明の実施形態８に係る圧電素子は、第２電極層が積層基板とは別に設けられる点が主に、接続電極の構成が主に、本発明の実施形態４に係る圧電素子４００と異なる。よって、本発明の実施形態４に係る圧電素子４００と同様である構成については説明を繰り返さない。
　図３０は、本発明の実施形態８に示す圧電素子を示す断面図である。図３０に示すように、本発明の実施形態８に係る圧電素子８００においては、本発明の実施形態６に係る圧電素子６００と同様に、第２電極層６３０が金属材料で構成されており、第２電極層６３０の圧電体層１１０側とは反対側の面上に、シリコン層６８０が位置している。本実施形態においても、金属材料で構成された第２電極層６３０と、圧電体層１１０との間に接合層４７０が位置していることにより、圧電体層１１０と第２電極層６３０との接合強度が向上している。
　以下、本発明の実施形態８に係る圧電素子の製造方法について説明する。まず、図１６に示すように、本発明の実施形態４に係る圧電素子４００の製造方法と同様に、凹部１１３Ｓが形成された圧電体基板１１０Ｓ上に、接合層４７０を形成する。そして、図２４に示すように、本発明の実施形態６に係る圧電素子６００の製造方法と同様に、積層基板１０４Ｓのシリコン層６８０上に、第２電極層６３０を設ける。
　ここで、本発明の実施形態４に係る圧電素子４００の製造方法と同様に、接合層４７０は酸化シリコン（ＳｉＯ2）からなる。接合層４７０は、複数の層で構成されていてもよい。当該複数の層は、金属層を有していてもよい。接合層４７０が複数の層で構成される場合、接合層４７０のうち第２電極層６３０に接する部分が第２電極層６３０の自然酸化膜層で構成されていてもよい。図３１は、本発明の実施形態８に係る圧電素子の製造方法において、接合層が複数の層からなる場合の、第１接合層に第２接合層を接合させる直前の状態を示す断面図である。本発明の実施形態８に係る圧電素子の製造方法において、接合層が複数の層からなる場合において、第１接合層に第２接合層を接合させる直前の状態を示す図である。図３１に示すように、積層された第１接合層４７１に、第２接合層４７２を接合させる。なお、第１接合層４７１と第２接合層４７２とを接合させる場合は、第２電極層６３０の、圧電体基板１１０Ｓの凹部１１３Ｓと面する部分の第２接合層４７２をあらかじめ除去することで、第２接合層４７２が凹部１１３Ｓに面しないようにする。
　図３２は、本発明の実施形態８に係る圧電素子の製造方法において、積層基板上に設けた第２電極層に、圧電体基板上の接合層を接合させた状態を示す断面図である。図３２に示すように、表面活性化接合または原子拡散接合により、接合層４７０を介して、第２電極層６３０と圧電体基板１１０Ｓとを互いに接合する。なお、図３１に示すように、接合層４７０が第１接合層４７１と第２接合層４７２とを含む場合は、第１接合層４７１および第２接合層４７２を介して、第２電極層６３０と圧電体基板１１０Ｓとを互いに接合する。
　図３３は、本発明の実施形態８に係る圧電素子の製造方法において、圧電体基板を削って圧電体層を形成した状態を示す断面図である。図３３に示すように、凹部１１３Ｓにおいて、接合層４７０が接合された底部は、接合層４７０とともに除去される。
　図３４は、本発明の実施形態８に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。図３４に示すように、圧電体層１１０の第１面１１１側に、第１電極層１２０を積層する。
　図３５は、本発明の実施形態８に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図３５に示すように、本発明の実施形態１に係る圧電素子１００と同様にして、接続電極１４０および外側接続電極１４５を形成する。そして、最後に、開口１０３が形成されることにより、図３５に示す本発明の実施形態８に係る圧電素子８００が製造される。
　(実施形態９)
　以下、本発明の実施形態９に係る圧電素子について説明する。本発明の実施形態９に係る圧電素子は、接続電極の構成が主に、本発明の実施形態８に係る圧電素子８００と異なる。よって、本発明の実施形態８に係る圧電素子８００と同様である構成については説明を繰り返さない。
　図３６は、本発明の実施形態９に係る圧電素子を示す断面図である。本発明の実施形態９に係る圧電素子９００においては、本発明の実施形態３に係る圧電素子３００と同様に、貫通孔１１３が、接続電極３４０によって埋められている。これにより、接続電極３４０の、第２電極層６３０に対する剥離強度を向上できる。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，３００，４００，５００，６００，７００，８００，９００　圧電素子、１０１　積層体、１０２　メンブレン部、１０３　開口、１０４Ｓ　積層基板、１１０　圧電体層、１１０Ｓ　圧電体基板、１１１　第１面、１１１Ｓ　第１主面、１１２　第２面、１１２Ｓ　第２主面、１１３　貫通孔、１１３Ｓ　凹部、１１４　内面、１２０　第１電極層、１３０，６３０　第２電極層、１３１　接続面、１４０，３４０　接続電極、１４５　外側接続電極、１５０　基部、１５１　酸化シリコン層、１５２　基部本体、１９０　界面、３６０　はんだバンプ、４７０　接合層、４７１　第１接合層、４７２　第２接合層、６８０　シリコン層。

Claims (19)

  1. 　第１面と、該第１面と対向する第２面と、前記第１面から前記第２面まで貫通する貫通孔とを有する、圧電体層と、
    　前記第１面上に設けられた第１電極層と、
    　前記圧電体層の第２面側に位置し、少なくとも一部が前記圧電体層を介して前記第１電極層と対向し、かつ、前記第１電極層と対向していない領域において前記貫通孔に面する接続面を有している、第２電極層と、
    　前記接続面上に設けられた接続電極とを備え、
    　前記接続面と、前記第２電極層の圧電体層側の面のうち前記接続面以外の部分との位置の差は、５ｎｍ以下である、圧電素子。
  2. 　前記貫通孔は、前記第１面から前記第２面に向かうにしたがって広がっている、請求項１に記載の圧電素子。
  3. 　前記貫通孔は、前記第１面から前記第２面に向かって連続的に広がっている、請求項２に記載の圧電素子。
  4. 　前記接続電極は、前記貫通孔の内面から離れて位置している、請求項１から請求項３のいずれか１項に記載の圧電素子。
  5. 　前記貫通孔は、前記接続電極によって埋められている、請求項１から請求項３のいずれか１項に記載の圧電素子。
  6. 　ＣＦ4ガスによる反応性イオンエッチングにおける、前記第２電極層を構成する材料のエッチングレートは、前記圧電体層を構成する材料のエッチングレートより大きい、請求項１から請求項５のいずれか１項に記載の圧電素子。
  7. 　前記圧電体層は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されており、
    　前記ニオブ酸アルカリ系の化合物または前記タンタル酸アルカリ系の化合物に含まれるアルカリ金属は、リチウム、ルビジウムおよびセシウムの少なくとも１つからなり、
    　前記第２電極層は、シリコンを主成分として含む、請求項１から請求項６のいずれか１項に記載の圧電素子。
  8. 　前記圧電体層は、ニオブ酸リチウムで構成されている、請求項７に記載の圧電素子。
  9. 　前記圧電体層は、タンタル酸リチウムで構成されている、請求項７に記載の圧電素子。
  10. 　前記第２電極層は、単結晶シリコンを主成分として含んでいる、請求項７から請求項９のいずれか１項に記載の圧電素子。
  11. 　前記圧電体層は、ニオブ酸リチウムで構成されており、
    　前記第２電極層は、金属材料で構成されている、請求項１から請求項６のいずれか１項に記載の圧電素子。
  12. 　前記第２電極層の前記圧電体層側の前記接続面以外の部分と、前記圧電体層との間に、接合層が位置している、請求項１から請求項１１のいずれか１項に記載の圧電素子。
  13. 　前記接合層は、酸化シリコンからなる、請求項１２に記載の圧電素子。
  14. 　前記第２電極層の圧電体層側とは反対側の面上には、シリコン層が位置している、請求項１１に記載の圧電素子。
  15. 　少なくとも前記第１電極層と、前記圧電体層と、前記第２電極層とを含む積層体を支持する基部をさらに備え、
    　前記基部は、前記積層体の第２電極層側に位置しており、かつ、前記積層体の積層方向から見て前記積層体の基部側の面の周縁に沿うように環状に形成されている、請求項１から請求項１４のいずれか１項に記載の圧電素子。
  16. 　前記基部は、前記第２電極層に接する酸化シリコン層を含み、
    　前記第２電極層は、前記第２電極層の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている、請求項１５に記載の圧電素子。
  17. 　第１面と、該第１面と対向する第２面と、前記第１面から前記第２面まで貫通する貫通孔とを有する、圧電体層と、
    　前記第１面上に設けられた第１電極層と、
    　前記圧電体層の第２面側に位置し、少なくとも一部が前記圧電体層を介して前記第１電極層と対向し、かつ、前記第１電極層と対向していない領域において前記貫通孔に面する接続面を有している、第２電極層と、
    　前記接続面上に設けられた接続電極とを備え、
    　前記貫通孔は、前記第１面から前記第２面に向かうにしたがって広がっている、圧電素子。
  18. 　前記貫通孔は、前記第１面から前記第２面に向かって連続的に広がっている、請求項１７に記載の圧電素子。
  19. 　第１主面と、該第１主面と対向する第２主面とを有する圧電体基板において、エッチング法により第２主面側に凹部を形成する工程と、
    　前記圧電体基板を第１主面側から研削した後に研磨することにより、第１面を露出させ、かつ、前記凹部の底部を除去して前記凹部の内面からなる貫通孔を形成させて、前記第１面と、該第１面と対向する第２面と、前記第１面から前記第２面まで貫通する前記貫通孔とを有する圧電体層を形成する工程と、
    　前記圧電体層の第２面側に、少なくとも一部が前記貫通孔に面するように第２電極層を配置する工程と、
    　前記圧電体層の第１面側に、少なくとも一部が前記圧電体層を介して前記第２電極層と対向するように、第１電極層を積層する工程とを備える、圧電素子の製造方法。
PCT/JP2020/026382 2019-09-17 2020-07-06 圧電素子およびその製造方法 WO2021053933A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080064776.3A CN114402448A (zh) 2019-09-17 2020-07-06 压电元件及其制造方法
US17/691,488 US20220199891A1 (en) 2019-09-17 2022-03-10 Piezoelectric element and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-168463 2019-09-17
JP2019168463 2019-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/691,488 Continuation US20220199891A1 (en) 2019-09-17 2022-03-10 Piezoelectric element and method for producing the same

Publications (1)

Publication Number Publication Date
WO2021053933A1 true WO2021053933A1 (ja) 2021-03-25

Family

ID=74884031

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026382 WO2021053933A1 (ja) 2019-09-17 2020-07-06 圧電素子およびその製造方法

Country Status (3)

Country Link
US (1) US20220199891A1 (ja)
CN (1) CN114402448A (ja)
WO (1) WO2021053933A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244725A (ja) * 2007-03-27 2008-10-09 Ngk Insulators Ltd 圧電薄膜デバイス
JP2010118730A (ja) * 2008-11-11 2010-05-27 Toshiba Corp 圧電デバイス及びその製造方法
JP2013026250A (ja) * 2011-07-15 2013-02-04 Murata Mfg Co Ltd 圧電薄膜素子の製造方法
JP2015019310A (ja) * 2013-07-12 2015-01-29 富士フイルム株式会社 ダイアフラム型共振ｍｅｍｓデバイス用基板、ダイアフラム型共振ｍｅｍｓデバイス及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244725A (ja) * 2007-03-27 2008-10-09 Ngk Insulators Ltd 圧電薄膜デバイス
JP2010118730A (ja) * 2008-11-11 2010-05-27 Toshiba Corp 圧電デバイス及びその製造方法
JP2013026250A (ja) * 2011-07-15 2013-02-04 Murata Mfg Co Ltd 圧電薄膜素子の製造方法
JP2015019310A (ja) * 2013-07-12 2015-01-29 富士フイルム株式会社 ダイアフラム型共振ｍｅｍｓデバイス用基板、ダイアフラム型共振ｍｅｍｓデバイス及びその製造方法

Also Published As

Publication number Publication date
US20220199891A1 (en) 2022-06-23
CN114402448A (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN107408936B (zh) 弹性波装置及其制造方法
WO2021012923A1 (zh) 薄膜体声波谐振器及其制作方法
WO2016021304A1 (ja) 圧電共振器の製造方法および圧電共振器
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
KR20140040252A (ko) 압전 디바이스 및 압전 디바이스의 제조방법
JP2021536158A (ja) 薄膜バルク音響波共振器及びその製造方法
US11806750B2 (en) MEMS device
KR20180017939A (ko) 탄성파 필터 장치
JP7031759B2 (ja) 圧電トランスデューサ
US20220209095A1 (en) Piezoelectric element and method for manufacturing the same
WO2020059200A1 (ja) 圧電デバイス
US9478503B2 (en) Integrated device
WO2021053933A1 (ja) 圧電素子およびその製造方法
JP5262136B2 (ja) 電子部品の製造方法
JPWO2020166120A1 (ja) 圧電デバイス
US20220045262A1 (en) Piezoelectric device
WO2021053886A1 (ja) 圧電素子
WO2021049100A1 (ja) 圧電素子
WO2021256264A1 (ja) 圧電デバイス
WO2021256265A1 (ja) 圧電デバイス
WO2021172259A1 (ja) 圧電デバイス
JP7237666B2 (ja) パッケージ及びパッケージの製造方法
US11689171B2 (en) Bulk acoustic wave resonator and fabrication method thereof
US20220045261A1 (en) Piezoelectric device
US20230084598A1 (en) Bulk acoustic wave resonator with metal bonding layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20865171

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20865171

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP