CN114402448A - 压电元件及其制造方法 - Google Patents

压电元件及其制造方法 Download PDF

Info

Publication number
CN114402448A
CN114402448A CN202080064776.3A CN202080064776A CN114402448A CN 114402448 A CN114402448 A CN 114402448A CN 202080064776 A CN202080064776 A CN 202080064776A CN 114402448 A CN114402448 A CN 114402448A
Authority
CN
China
Prior art keywords
layer
piezoelectric
electrode layer
piezoelectric element
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080064776.3A
Other languages
English (en)
Inventor
铃木胜之
池内伸介
黑川文弥
岸本谕卓
山田一
小林真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114402448A publication Critical patent/CN114402448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

压电元件(100)包括压电体层(110)、第1电极层(120)、第2电极层(130)以及连接电极(140)。第2电极层(130)至少局部隔着压电体层(110)而与第1电极层(120)相对。第2电极层(130)具有连接面(131)。连接面(131)在第2电极层(130)中的不与第1电极层(120)相对的区域中面向贯通孔(113)。连接电极(140)设于连接面(131)上。连接面(131)与第2电极层(130)的压电体层(110)侧的面中的连接面(131)以外的部分的位置的差为5nm以下。

Description

压电元件及其制造方法
技术领域
本发明涉及压电元件及其制造方法。
背景技术
作为公开了压电元件的结构的文献，有日本特开2009-302661号公报(专利文献1)。专利文献1所记载的压电元件包括硅基板、压电体膜以及导电体膜。压电体膜由压电体例如氮化铝(AlN)形成，设于硅基板上。导电体膜由导电材料形成，设于压电体膜上。导电体膜配置于压电体膜上和压电体膜间，与硅层的n型区域和压电体膜接触。AlN膜通过反应性磁控溅射法成膜，通过使用氯类气体的RIE(Reactive Ion Etching)构成图案而形成。
现有技术文献
专利文献
专利文献1：日本特开2009-302661号公报
发明内容
发明要解决的问题
在以往的压电装置中，在使压电体层和电极层(下部电极)相互层叠之后，从与电极层侧相反的那一侧通过蚀刻形成贯通压电体层的贯通孔。电极层中的面向上述贯通孔的部分在上述贯通孔的形成的同时被蚀刻。因此，在以往的压电装置中，在上述电极层中的面向上述贯通孔的部分中，实际上不可避免地产生凹部，并且存在电极层的结晶性紊乱这样的问题。并且，位于贯通孔内的连接电极与电极层中的结晶性紊乱的上述的部分接合，因此电极层与连接电极的接合部处的电连接变得不充分，有时产生断路不良。
本发明是鉴于上述问题点而完成的，其目的在于，提供一种能够抑制电极层与连接电极的接合部处的断路不良的产生的压电元件。
用于解决问题的方案
基于本发明的第1技术方案的压电元件包括压电体层、第1电极层、第2电极层以及连接电极。压电体层具有第1面、第2面以及贯通孔。第2面与第1面相对。贯通孔从第1面贯通到第2面。第1电极层设于第1面上。第2电极层位于压电体层的第2面侧。第2电极层至少局部隔着压电体层而与第1电极层相对。第2电极层具有连接面。连接面在第2电极层中的不与第1电极层相对的区域中面向贯通孔。连接电极设于连接面上。连接面与第2电极层的压电体层侧的面中的连接面以外的部分的位置的差为5nm以下。
基于本发明的第2技术方案的压电元件包括压电体层、第1电极层、第2电极层以及连接电极。压电体层具有第1面、第2面以及贯通孔。第2面与第1面相对。贯通孔从第1面贯通到第2面。第1电极层设于第1面上。第2电极层位于压电体层的第2面侧。第2电极层至少局部隔着压电体层而与第1电极层相对。第2电极层具有连接面。连接面在第2电极层中的不与第1电极层相对的区域中面向贯通孔。连接电极设于连接面上。贯通孔随着从第1面朝向第2面而扩大。
基于本发明的技术方案的压电元件的制造方法包括在压电体基板中形成凹部的工序、形成压电体层的工序、配置第2电极层的工序以及层叠第1电极层的工序。压电体基板具有第1主面和与第1主面相对的第2主面。在压电体基板中形成凹部的工序中，利用蚀刻法在第2主面侧形成上述凹部。在形成压电体层的工序中，通过在从第1主面侧磨削压电体基板之后进行抛光，从而使第1面暴露，并且，去除凹部的底部而形成由凹部的内表面形成的贯通孔。压电体层具有第1面、第2面以及贯通孔。第2面与第1面相对。贯通孔从第1面贯通到第2面。在配置第2电极层的工序中，在压电体层的第2面侧，以至少局部面向贯通孔的方式配置第2电极层。在层叠第1电极层的工序中，在压电体层的第1面侧，以至少局部隔着压电体层而与第2电极层相对的方式层叠第1电极层。
发明的效果
根据本发明，能够抑制电极层与连接电极的接合部处的断路不良的产生。
附图说明
图1是表示本发明的实施方式1的压电元件的概略俯视图。
图2是从Ⅱ-Ⅱ线箭头方向观察图1的压电元件而得到的剖视图。
图3是表示在本发明的实施方式1的压电元件的制造方法中在压电体基板形成凹部的状态的剖视图。
图4是在本发明的实施方式1的压电元件的制造方法中准备包含第2电极层的层叠基板的剖视图。
图5是表示在本发明的实施方式1的压电元件的制造方法中使压电体基板接合于包含第2电极层的层叠基板的状态的剖视图。
图6是表示在本发明的实施方式1的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。
图7是表示在本发明的实施方式1的压电元件的制造方法中设置第1电极层的状态的剖视图。
图8是表示在本发明的实施方式1的压电元件的制造方法中设置连接电极的状态的剖视图。
图9是表示在本发明的实施方式2的压电元件的制造方法中在第2电极层上设置连接电极的状态的剖视图。
图10是表示在本发明的实施方式2的压电元件的制造方法中使压电体基板接合于包含第2电极层的层叠基板的状态的剖视图。
图11是表示在本发明的实施方式2的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。
图12是表示在本发明的实施方式2的压电元件的制造方法中设置第1电极层的状态的剖视图。
图13是表示本发明的实施方式3的压电元件的剖视图。
图14是表示在本发明的实施方式3的压电元件的制造方法中在贯通孔填充连接电极的状态的剖视图。
图15是表示本发明的实施方式4的压电元件的剖视图。
图16是表示在本发明的实施方式4的压电元件的制造方法中使接合层层叠于压电体基板的状态的剖视图。
图17是表示在本发明的实施方式4的压电元件的制造方法中接合层由多个层形成的情况的即将使第2接合层接合于第1接合层之前的状态的剖视图。
图18是表示在本发明的实施方式4的压电元件的制造方法中使压电体基板上的接合层接合于包含第2电极层的层叠基板的状态的剖视图。
图19是表示在本发明的实施方式4的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。
图20是表示在本发明的实施方式4的压电元件的制造方法中设置第1电极层的状态的剖视图。
图21是表示在本发明的实施方式4的压电元件的制造方法中设置连接电极的状态的剖视图。
图22是表示本发明的实施方式5的压电元件的剖视图。
图23是表示本发明的实施方式6的压电元件的剖视图。
图24是表示在本发明的实施方式6的压电元件的制造方法中在层叠基板上设置第2电极层的状态的剖视图。
图25是表示在本发明的实施方式6的压电元件的制造方法中使压电体基板接合于设于层叠基板上的第2电极层的状态的剖视图。
图26是表示在本发明的实施方式6的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。
图27是表示在本发明的实施方式6的压电元件的制造方法中设置第1电极层的状态的剖视图。
图28是表示在本发明的实施方式6的压电元件的制造方法中设置连接电极的状态的剖视图。
图29是表示本发明的实施方式7所示的压电元件的剖视图。
图30是表示本发明的实施方式8所示的压电元件的剖视图。
图31是表示在本发明的实施方式8的压电元件的制造方法中接合层由多个层形成的情况的即将使第2接合层接合于第1接合层之前的状态的剖视图。
图32是表示在本发明的实施方式8的压电元件的制造方法中使压电体基板上的接合层接合于设于层叠基板上的第2电极层的状态的剖视图。
图33是表示在本发明的实施方式8的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。
图34是表示在本发明的实施方式8的压电元件的制造方法中设置第1电极层的状态的剖视图。
图35是表示在本发明的实施方式8的压电元件的制造方法中设置连接电极的状态的剖视图。
图36是表示本发明的实施方式9的压电元件的剖视图。
具体实施方式
以下，参照附图，说明本发明的各实施方式的压电元件。在以下的实施方式的说明中，对图中的相同或相当的部分标注相同的附图标记，不重复其说明。
(实施方式1)
图1是表示本发明的实施方式1的压电元件的概略俯视图。图2是从Ⅱ-Ⅱ线箭头方向观察图1的压电元件而得到的剖视图。
如图1和图2所示，本发明的实施方式1的压电元件100包括压电体层110、第1电极层120、第2电极层130、连接电极140、外侧连接电极145以及基部150。
如图2所示，压电体层110具有第1面111、第2面112以及贯通孔113。第2面112位于与第1面111相反的那一侧，与第1面111相对。贯通孔113从第1面111贯通到第2面112。贯通孔113随着从第1面111朝向第2面112而扩大。具体而言，贯通孔113从第1面111朝向第2面112连续地扩大。
在本实施方式中，压电体层110由碱金属铌酸盐类的化合物或碱金属钽酸盐类的化合物构成。在本实施方式中，上述碱金属铌酸盐类的化合物或上述碱金属钽酸盐类的化合物所含有的碱金属由锂、铷以及铯中的至少一者形成。压电体层110例如由铌酸锂(LiNbO3)或钽酸锂(LiTaO3)构成。在本实施方式中，压电体层110由单晶形成。
第1电极层120设于压电体层110的第1面111上。密合层位于第1电极层120与压电体层110之间。第1电极层120例如由Al或Pt等金属构成。上述密合层例如由Ti或NiCr构成。
第2电极层130位于压电体层110的第2面112侧。第2电极层130至少局部隔着压电体层110而与第1电极层120相对。在本实施方式中，第2电极层130仅隔着压电体层110和后述的第2电极层130的自然氧化膜层而与第1电极层120相对。即，第2电极层130与压电体层110的第2面112连接。
第2电极层130面向贯通孔113。第2电极层130具有连接面131。第2电极层130中的连接面131在不与第1电极层120相对的区域中面向贯通孔113。连接面131的位置与第2电极层130的压电体层110侧的面中的连接面131以外的部分的位置的与第1面111垂直的方向上的差为5nm以下。换言之，在将第2电极层130的压电体层110侧的面中的连接面131以外的部分作为基准面时，连接面131在从第1面111朝向第2面112的方向上位于相对于该基准面而言5nm以下的范围。另外，在本实施方式中，以上述基准面与连接面131相互分离的方式在第2电极层130的压电体层110侧的面形成有台阶。在本实施方式中，由该基准面和连接面131形成的台阶的与第1面111垂直的方向上的高度的尺寸为5nm以下。上述的差、连接面131相对于基准面的位置和高度的尺寸能够通过使用透射式电子显微镜(TEM：TransmissionElectron Microscope)直接观察将压电元件100相对于第1面111垂直地剖切时的截面来确认。
第2电极层130的压电体层110侧的连接面131以外的部分被自然氧化膜层覆盖。第2电极层130的连接面131也可以被自然氧化膜层覆盖，但在后述的与连接电极140的接合部处，优选去除上述自然氧化膜层。在本实施方式中，位于连接面131上的自然氧化膜层被去除。
第2电极层130含有硅作为主要成分。在本实施方式中，第2电极层130含有单晶硅作为主要成分。更具体而言，第2电极层130由掺杂有降低第2电极层130的电阻率的元素的单晶硅构成。第2电极层130例如掺杂有硼(B)、铝(Al)、镓(Ga)、磷(P)、砷(As)或锑(Sb)等元素。在本实施方式中，优选构成第2电极层130的材料的电阻率较低，具体而言，优选20mΩ·cm以下。此外，在本实施方式中，由CF4气体进行的反应性离子蚀刻(RIE)中的构成第2电极层130的材料的蚀刻速率比构成压电体层110的材料的蚀刻速率大。具体而言，构成第2电极层130的材料的上述蚀刻速率是构成压电体层110的材料的蚀刻速率的1.5倍以上。
在本实施方式中，第2电极层130含有硅作为主要成分，因此上述自然氧化膜层是氧化硅。在本实施方式中，自然氧化膜的厚度约为1nm以上且2nm以下。
在本实施方式中，第2电极层130与压电体层110之间的界面190由通过表面活化接合或原子扩散接合而形成的界面接合部构成。
在本实施方式中，压电体层110由单晶形成，第2电极层130含有单晶硅作为主要成分，因此压电元件100的电机转换效率良好。
如图2所示，连接电极140设于第2电极层130中的面向贯通孔113的连接面131上。在本实施方式中，连接电极140位于与贯通孔113的内表面114分开的位置。连接电极140例如由Au构成。也可以是，在连接电极140与第2电极层130之间形成有密合层。该密合层例如由Ti或NiCr构成。
如图2所示，在本实施方式中，层叠体101至少包含压电体层110、第1电极层120以及第2电极层130。另外，层叠体101还包含连接电极140和外侧连接电极145。基部150支承该层叠体101。
如图2所示，基部150位于层叠体101的第2电极层130侧。如图1所示，基部150以在从层叠体101的层叠方向观察时沿着层叠体101的基部150侧的面的周缘的方式形成为环状。
如图2所示，在本实施方式中，基部150包含氧化硅层151和基部主体152。氧化硅层151与第2电极层130接触。基部主体152在氧化硅层151的与第2电极层130侧相反的那一侧与氧化硅层151接触。在本实施方式中，构成基部主体152的材料没有特别限定，基部主体152由单晶硅形成。
如图2所示，开口103在从层叠体101的层叠方向观察时位于基部150的内侧。开口103的端缘在从上述层叠方向观察时具有圆形状的外形，沿着上述层叠方向延伸，但开口103的外形的形状没有特别限定。
如图1和图2所示，在本实施方式中，在层叠体101形成有膜片部102。膜片部102在从层叠方向观察时与开口103重叠，不与基部150重叠。
本实施方式的压电元件100通过向图2所示的外侧连接电极145与连接电极140之间施加电压来向图2所示的第1电极层120与第2电极层130之间施加电压。由此，以位于第1电极层120与第2电极层130之间的压电体层110变形的方式驱动。由此，膜片部102能够在层叠体101的层叠方向上大幅弯曲振动。
以下，说明本发明的实施方式1的压电元件的制造方法。基于本发明的实施方式的压电元件100的制造方法至少包括在压电体基板110S中形成凹部113S的工序、形成压电体层110的工序、配置第2电极层130的工序以及层叠第1电极层120的工序。此外，以下的图3～图8所示的各状态以与图2相同的剖视进行图示。
图3是表示在本发明的实施方式1的压电元件的制造方法中在压电体基板形成凹部的状态的剖视图。
如图3所示，压电体基板110S具有第1主面111S和位于与第1主面111S相反的那一侧的第2主面112S。第2主面112S与第1主面111S相对。在压电体基板110S中形成凹部113S的工序中，利用蚀刻法在第2主面112S侧形成凹部113S。用于形成凹部113S的蚀刻法既可以是干蚀刻，也可以是湿蚀刻。如后述那样，凹部113S的深度适当调整为能够由凹部113S形成贯通孔113的深度即可。
图4是在本发明的实施方式1的压电元件的制造方法中准备包含第2电极层的层叠基板的剖视图。如图4所示，准备包含第2电极层130和基部150的层叠基板104S。在本实施方式中，层叠基板104S是SOI(Silicon on Insulator)基板。
图5是表示在本发明的实施方式1的压电元件的制造方法中使压电体基板接合于包含第2电极层的层叠基板的状态的剖视图。如图5所示，在本实施方式中，当在压电体基板110S形成凹部113S之后，使第2电极层130接合于压电体基板110S。另外，在本实施方式中，通过表面活化接合或原子扩散接合而使压电体基板110S接合于层叠基板104S。这样，在本实施方式中，能够将使用基板所包含的层作为电极层，因此不需要在基板上进一步层叠电极层的工序。
图6是表示在本发明的实施方式1的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。如图6所示，在形成压电体层110的工序中，在例如利用磨床从第1主面111S侧磨削压电体基板110S而使其变薄之后，利用CMP(Chemical MechanicalPolishing)等进行抛光而使其平坦，从而使第1面111暴露，并且，去除凹部113S的底部而形成由凹部113S的内表面114形成的贯通孔113。
这样，在本实施方式的压电元件100的制造方法中，在压电体层110的第2面112侧，以至少局部面向贯通孔113的方式配置第2电极层130。
另外，也可以通过预先向压电体基板110S的第2主面112S侧注入离子来形成剥离层。通过在使压电体基板110S接合于第2电极层130之前预先形成该剥离层，能够在接合后剥离该剥离层而形成压电体层110。
图7是表示在本发明的实施方式1的压电元件的制造方法中设置第1电极层的状态的剖视图。
这样，在层叠第1电极层120的工序中，在压电体层110的第1面111侧，以至少局部隔着压电体层110而与第2电极层130相对的方式层叠第1电极层120。第1电极层120使用蒸镀剥离法等而形成为具有期望的图案。
图8是表示在本发明的实施方式1的压电元件的制造方法中设置连接电极的状态的剖视图。如图8所示，使用蒸镀剥离法等而形成连接电极140和外侧连接电极145。在本实施方式中，在形成连接电极140之前，利用湿蚀刻等蚀刻法去除连接面131处的第2电极层130的自然氧化膜层。通过自然氧化膜层的去除，由于自然氧化膜层的厚度约为1nm以上且2nm以下，因此连接面131与第2电极层130的压电体层110侧的面中的连接面131以外的部分的位置的与第1面111垂直的方向上的差为5nm以下。在利用蚀刻法去除的层的厚度为5nm以下这样的非常薄的情况下，连接面131处的接触电阻不会由于连接面131的改性等而显著变高。即，在本实施方式中，通过上述的自然氧化膜层的去除，在图8中虽未图示，但在第2电极层130的压电体层110侧的面处成为连接面131凹陷的凹面形状。
最后，通过深反应离子蚀刻(Deep RIE)，从基部150的与第2电极层130侧相反的那一侧形成本实施方式的压电元件100的开口103。此外，在本实施方式中，为了形成开口103而对氧化硅层151进行蚀刻，但也可以不对氧化硅层151进行蚀刻，也可以是，对氧化硅层151的层叠基板104S的层叠方向上的局部进行蚀刻。
通过上述的工序，制造如图1和图2所示那样的本发明的实施方式1的压电元件100。
如上述那样，在本发明的实施方式1的压电元件100中，第2电极层130具有连接面131。连接面131在第2电极层130中的不与第1电极层120相对的区域中面向贯通孔113。连接电极140设于第2电极层130中的面向贯通孔113的连接面131上。连接面131与第2电极层130的压电体层110侧的面中的连接面131以外的部分的位置的差为5nm以下。
由此，在本实施方式中，连接面131不受用于形成贯通孔113的蚀刻的影响而上述位置的差为5nm以下，从而能够抑制第2电极层130的连接面131的结晶性紊乱的情况。进而，能够抑制第2电极层130的连接面131与连接电极140的接合部处的断路不良的产生。
贯通孔113随着从第1面111朝向第2面112而扩大。
由此，能够减小第2电极层130与连接电极140的接合部的电阻率。即，对于贯通孔113，使第2面112侧的端部的截面面积比第1面111侧的端部的截面面积大，因此能够扩大第2电极层130与连接电极140的连接面积，减小第2电极层130与连接电极140的接触电阻。
特别是，在利用剥离法形成连接电极140的情况下，连接电极140的形成变得容易，因此难以产生连接电极140与第2电极层130的连接不良，压电元件100的成品率提高。
贯通孔113从第1面111面向第2面112连续地扩大。
由此，与将贯通孔113的内表面形成为台阶状的情况相比，能够减少贯通孔113的形成工序。
连接电极140位于与贯通孔113的内表面114分开的位置。
由此，连接电极140不与由容易产生应力集中的贯通孔113的内表面114和第1面111构成的角部接触，因此能够抑制在连接电极140产生裂纹的情况。
由CF4气体进行的反应性离子蚀刻中的构成第2电极层130的材料的蚀刻速率比构成压电体层110的材料的蚀刻速率大。
在本实施方式中，即使在具有如上述那样的蚀刻速率的差而导致第2电极层130比压电体层110容易被蚀刻的情况下，上述位置的差也成为5nm以下，连接面131也处于不受由用于形成贯通孔113的蚀刻造成的影响的状态。因此，能够抑制第2电极层130的连接面131的结晶性紊乱的情况。进而，能够抑制第2电极层130的连接面131与连接电极140的断路不良的产生。
压电体层110由碱金属铌酸盐类的化合物或碱金属钽酸盐类的化合物构成。上述碱金属铌酸盐类的化合物或上述碱金属钽酸盐类的化合物所含有的碱金属由锂、铷以及铯中的至少一者形成。第2电极层130含有硅作为主要成分。
由此，能够使压电体层110的介电常数比较低。另外，压电体层110的电阻变高，因此相对于含有硅作为主要成分的第2电极层130而言向压电体层110施加的电压变大，能够提高压电元件100的驱动效率。
压电体层110由铌酸锂构成。由此，与压电体层110由其他碱金属铌酸盐类的化合物或碱金属钽酸盐类的化合物构成的情况相比，能够提高压电体层110的压电常数，因此能够提高压电元件100的装置特性。
压电体层110由钽酸锂构成。由此，与压电体层110由其他碱金属铌酸盐类的化合物或碱金属钽酸盐类的化合物构成的情况相比，压电体层110的介电常数变低，因此压电体层110的电阻变高，压电元件100的驱动效率提高，能够提高压电元件100的装置特性。
第2电极层130含有单晶硅作为主要成分。由此，压电体层110与第2电极层130的接合强度提高，能够提高压电体层110的电机转换效率。
压电元件100还包括基部150，该基部150支承至少包含第1电极层120、压电体层110以及第2电极层130的层叠体101。基部150位于层叠体101的第2电极层130侧，并且，以在从层叠体101的层叠方向观察时沿着层叠体101的基部150侧的面的周缘的方式形成为环状。
由此，能够将压电体层110的驱动转换为膜片部102的弯曲振动，提高压电元件100的装置特性。
基部150包含与第2电极层130接触的氧化硅层。第2电极层130由掺杂有降低第2电极层130的电阻率的元素的单晶硅构成。
由此，能够使用层叠基板将第2电极层130和基部150同时连接于压电体层110，并且，能够提高第2电极层130的电流效率。
基于本发明的实施方式的压电元件100的制造方法包括在压电体基板110S中形成凹部113S的工序、形成压电体层110的工序、配置第2电极层130的工序以及层叠第1电极层120的工序。压电体基板110S具有第1主面111S和与第1主面111S相对的第2主面112S。在压电体基板110S中形成凹部113S的工序中，利用蚀刻法在第2主面112S侧形成上述凹部113S。在形成压电体层110的工序中，通过在从第1主面111S侧磨削压电体基板110S之后进行抛光，从而使第1面111暴露，并且，去除凹部113S的底部而形成由凹部113S的内表面114形成的贯通孔113。在配置第2电极层130的工序中，在压电体层110的第2面112侧，以至少局部面向贯通孔113的方式配置第2电极层130。在层叠第1电极层120的工序中，在压电体层110的第1面111侧，以至少局部隔着压电体层110而与第2电极层130相对的方式层叠第1电极层120。
这样，与贯通孔113对应的凹部113S在将第2电极层130配置于压电体基板110S之前利用蚀刻法形成，因此在贯通孔113形成时第2电极层130未被蚀刻。由此，能够抑制第2电极层130的连接面131的结晶性紊乱的情况，抑制第2电极层130的连接面131与连接电极140的接合部处的电阻率的上升，进而，抑制第2电极层130的断路不良的产生。
而且，如上述那样，在本实施方式的压电元件100中，由CF4气体进行的反应性离子蚀刻中的构成第2电极层130的材料的蚀刻速率比构成压电体层110的材料的蚀刻速率大。因此，假若在将第2电极层130配置于压电体基板110S之后利用蚀刻法形成贯通孔113，则对第2电极层130进行过蚀刻。由于该过蚀刻，第2电极层130的表面改性或厚度变小，从而在上述接合部处电阻率上升。然而，在本实施方式中，如上述那样形成贯通孔113，因此在贯通孔113形成时不会对第2电极层130进行过蚀刻。因此，在本实施方式中，能够在抑制上述接合部处的电阻率的上升的同时采用蚀刻速率比构成压电体层110的材料的蚀刻速率大的材料作为构成第2电极层130的材料。
另外，贯通孔113由在压电体基板110S从第2主面112S侧利用蚀刻法形成的凹部113S的内表面114形成，因此能够使贯通孔113形成为随着从第1面111朝向第2面112而扩大那样的形状。由此，能够扩大第2电极层130与连接电极140的连接面积，减小第2电极层130与连接电极140的接合部处的接触电阻。
(实施方式2)
以下，说明本发明的实施方式2的压电元件。本发明的实施方式2的压电元件的构造与本发明的实施方式1的压电元件100的构造相同，但本发明的实施方式2的压电元件的制造方法与本发明的实施方式1的压电元件100的制造方法不同。由此，对本发明的实施方式2的压电元件仅说明制造方法，对与本发明的实施方式1的压电元件100的制造方法同样的结构不重复说明。
图9是表示在本发明的实施方式2的压电元件的制造方法中在第2电极层上设置连接电极的状态的剖视图。如图9所示，在本发明的实施方式2的压电元件的制造方法中，在将第2电极层130配置于压电体层110的第2面112侧之前，在第2电极层130上形成连接电极140。连接电极140能够利用蒸镀法、溅射法或镀敷法等方法形成。
图10是表示在本发明的实施方式2的压电元件的制造方法中使压电体基板接合于包含第2电极层的层叠基板的状态的剖视图。如图10所示，使形成有凹部113S的压电体基板110S与第2电极层130接合。此时，以凹部113S的内表面114与连接电极140相互不接触的方式使压电体基板110S与第2电极层130接合。在本实施方式中，优选的是，在形成连接电极140之前，利用蚀刻等去除第2电极层130整体的自然氧化膜。
图11是表示在本发明的实施方式2的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。如图11所示，与本发明的实施方式1的压电元件100的制造方法同样地形成压电体层110。
图12是表示在本发明的实施方式2的压电元件的制造方法中设置第1电极层的状态的剖视图。如图12所示，利用与本发明的实施方式1的压电元件100的制造方法同样的方法，层叠第1电极层120。最后，利用与本发明的实施方式1的压电元件100的制造方法同样的方法，形成开口103。
通过上述的工序，能够制造与图1和图2所示的本发明的实施方式1的压电元件100同样的压电元件。
(实施方式3)
以下，说明本发明的实施方式3的压电元件。本发明的实施方式3的压电元件主要在连接电极的结构上与本发明的实施方式1的压电元件100不同。由此，对与本发明的实施方式1的压电元件100同样的结构不重复说明。
图13是表示本发明的实施方式3的压电元件的剖视图。如图13所示，在本发明的实施方式3的压电元件300中，贯通孔113被连接电极340填充。由此，能够提高连接电极340的相对于第2电极层130的剥离强度，能够提高压电元件300的可靠性。另外，在通过倒装接合来安装压电元件300时，能够以在从与第1面111垂直的方向观察时与贯通孔113重叠的方式设置钎焊凸块360，因此能够使压电元件300小型化。
另外，在本实施方式中，贯通孔113随着从第1面111朝向第2面而扩大，因此能够进一步抑制填充于贯通孔113的连接电极340朝向比第1面111靠外侧的位置剥离。
接着，说明本发明的实施方式3的压电元件300的制造方法。在本发明的实施方式3的压电元件300的制造方法中，如图7所示，与本发明的实施方式1的压电元件的制造方法同样地形成贯通孔113。
图14是表示在本发明的实施方式3的压电元件的制造方法中在贯通孔填充连接电极的状态的剖视图。如图14所示，形成连接电极340和外侧连接电极145。在本实施方式中，连接电极340使用镀敷法形成。由此，贯通孔113被连接电极340填充。连接电极340和外侧连接电极145既可以同时形成，也可以在形成连接电极340和外侧连接电极145中的一者之后形成另一者。
最后，利用与本发明的实施方式1的压电元件100的制造方法同样的方法，形成开口103。通过上述的工序，能够制造图13所示的本发明的实施方式3的压电元件300。
(实施方式4)
以下，说明本发明的实施方式4的压电元件。本发明的实施方式4的压电元件主要在还包括接合层这一点上与本发明的实施方式1的压电元件100不同。由此，对与本发明的实施方式1的压电元件100同样的结构不重复说明。
图15是表示本发明的实施方式4的压电元件的剖视图。如图15所示，在本发明的实施方式4的压电元件400中，接合层470位于第2电极层130的压电体层110侧的连接面131以外的部分与压电体层110之间。由此，压电体层110与第2电极层130的接合强度提高。
在本实施方式中，接合层470还位于贯通孔113的内表面114上。由此，贯通孔113的内表面114的耐环境性提高。
在本实施方式中，接合层470由氧化硅(SiO2)形成。由此，能够在考虑接合层470的介电常数的同时在第2电极层130与压电体层110之间设置适当的厚度的接合层470。接合层470也可以含有金属。
此外，接合层470也可以由多个层构成，该多个层也可以具有金属层。在接合层470由多个层构成的情况下，接合层470中的与第2电极层130接触的部分也可以由第2电极层130的自然氧化膜层构成。上述自然氧化膜层例如由SiO2形成。
以下，说明本发明的实施方式4的压电元件的制造方法。在本发明的实施方式4的压电元件的制造方法中，首先，如图3所示，与本发明的实施方式1的压电元件的制造方法同样地在压电体基板110S形成凹部113S。
图16是表示在本发明的实施方式4的压电元件的制造方法中使接合层层叠于压电体基板的状态的剖视图。如图16所示，利用CVD(Chemical Vapor Deposition)法或PVD(Physical Vapor Deposition)法等，在压电体基板的第2主面112S上和凹部113S的内表面114和底面层叠接合层470。
此外，在接合层470由多个层构成，接合层470中的与第2电极层130接触的部分由第2电极层130的自然氧化膜层构成的情况下，在利用层叠上述接合层470的方法层叠第1接合层之后，使作为自然氧化膜层的第2接合层接合于第1接合层即可。图17是表示在本发明的实施方式4的压电元件的制造方法中接合层由多个层形成的情况的即将使第2接合层接合于第1接合层之前的状态的剖视图。如图17所示，使作为第2电极层130的自然氧化膜层的第2接合层472接合于层叠的第1接合层471。此外，在使第1接合层471与第2接合层472接合的情况下，通过预先去除层叠基板104S中的第2电极层130的面向压电体基板110S的凹部113S的部分的自然氧化膜层，从而避免第2接合层472面向凹部113S。
图18是表示在本发明的实施方式4的压电元件的制造方法中使压电体基板上的接合层接合于包含第2电极层的层叠基板的状态的剖视图。如图18所示，通过表面活化接合或原子扩散接合，使第2电极层130与压电体基板110S借助接合层470而相互接合。此外，如图16所示，在接合层470包含第1接合层471和第2接合层472的情况下，使第2电极层130与压电体基板110S借助第1接合层471和第2接合层472而相互接合。
图19是表示在本发明的实施方式4的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。如图19所示，在凹部113S中，层叠有接合层470的底部与接合层470一起被去除。
图20是表示在本发明的实施方式4的压电元件的制造方法中设置第1电极层的状态的剖视图。如图20所示，在压电体层110的第1面111侧层叠第1电极层120。
图21是表示在本发明的实施方式4的压电元件的制造方法中设置连接电极的状态的剖视图。如图21所示，与本发明的实施方式1的压电元件100同样地形成连接电极140和外侧连接电极145。并且，最后，通过形成开口103，制造图15所示的本发明的实施方式4的压电元件400。
(实施方式5)
以下，说明本发明的实施方式5的压电元件。本发明的实施方式5的压电元件主要在连接电极的结构上与本发明的实施方式4的压电元件400不同。由此，对与本发明的实施方式4的压电元件400同样的结构不重复说明。
图22是表示本发明的实施方式5的压电元件的剖视图。在本发明的实施方式5的压电元件500中，与本发明的实施方式3的压电元件300同样，贯通孔113被连接电极340填充。由此，能够提高连接电极340的相对于第2电极层130的剥离强度。
(实施方式6)
以下，说明本发明的实施方式6的压电元件。本发明的实施方式6的压电元件主要在第2电极层与层叠基板分开地设置这一点上与本发明的实施方式1的压电元件100不同。由此，对与本发明的实施方式1的压电元件100同样的结构不重复说明。
图23是表示本发明的实施方式6的压电元件的剖视图。如图23所示，在本发明的实施方式6的压电元件600中，压电体层110由铌酸锂构成。第2电极层630由金属材料构成。第2电极层630例如由Al或Pt构成。
在本实施方式中，即使当在压电体层110使用蚀刻速率比第2电极层630所使用的金属材料的蚀刻速率低的铌酸锂的情况下，在贯通孔113的形成时第2电极层630也不被蚀刻。由此，能够抑制第2电极层630的结晶性的紊乱，抑制产生由在连接面131中的连接电极140与第2电极层630的接合部处电连接变得不充分引起的断路不良的情况。
在本实施方式中，硅层680位于第2电极层630的与压电体层110侧相反的那一侧的面上。由此，硅层680也与第2电极层630一起作为电极层发挥功能，因此电流效率提高。
这样，在本实施方式中，层叠体101还包含硅层680。基部150位于层叠体101的硅层680侧。
以下，说明本发明的实施方式6的压电元件的制造方法。图24是表示在本发明的实施方式6的压电元件的制造方法中在层叠基板上设置第2电极层的状态的剖视图。如图24所示，在本实施方式中，层叠基板104S包含硅层680和基部150。并且，利用CVD法或PVD法等，在层叠基板104S的硅层680上设置第2电极层630。
图25是表示在本发明的实施方式6的压电元件的制造方法中使压电体基板接合于设于层叠基板上的第2电极层的状态的剖视图。如图25所示，通过表面活化接合或原子扩散接合，在第2电极层630上接合图3所示的形成有凹部113S的压电体基板110S。
图26是表示在本发明的实施方式6的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。如图26所示，与本发明的实施方式1的压电元件100的制造方法同样，在例如利用磨床磨削压电体基板110S而使其变薄之后，利用CMP等进行抛光而使其平坦，形成压电体层110。这样，在本实施方式中，与贯通孔113对应的凹部113S在将第2电极层630配置于压电体基板110S之前利用蚀刻法形成，因此在贯通孔113形成时第2电极层630未被蚀刻。由此，能够抑制第2电极层630的连接面131紊乱的情况，抑制第2电极层630的连接面131与连接电极140的接合部处的电阻率的上升，进而，能够抑制第2电极层630的断路不良的产生。
而且，如上述那样，在本实施方式的压电元件600中，在压电体层110由铌酸锂构成，并且，构成第2电极层630的金属材料的蚀刻速率比铌酸锂的蚀刻速率大的情况下，假若在将第2电极层630配置于压电体基板110S之后利用蚀刻法形成贯通孔113，则对第2电极层630进行过蚀刻。由于该过蚀刻，第2电极层630的表面改性或厚度变小，从而上述接合部处的电阻率上升。然而，在本实施方式中，如上述那样形成贯通孔113，因此在贯通孔113形成时不会对第2电极层630进行过蚀刻。因此，在本实施方式中，能够在抑制上述接合部处的电阻率的上升的同时采用蚀刻速率比铌酸锂的蚀刻速率大的金属材料作为第2电极层630。
图27是表示在本发明的实施方式6的压电元件的制造方法中设置第1电极层的状态的剖视图。如图27所示，与本发明的实施方式1的压电元件100的制造方法同样地设置第1电极层120。
图28是表示在本发明的实施方式6的压电元件的制造方法中设置连接电极的状态的剖视图。如图28所示，形成连接电极140和外侧连接电极145。在本实施方式中，连接面131也可以被自然氧化膜覆盖，但在与连接电极140的接合部处，优选去除上述自然氧化膜。在本实施方式中，优选的是，在形成连接电极140之前，利用蚀刻等去除连接面131整体的自然氧化膜层。并且，通过最后形成开口103，从而制造图23所示的本发明的实施方式6的压电元件600。
(实施方式7)
以下，说明本发明的实施方式7的压电元件。本发明的实施方式7的压电元件主要在连接电极的结构上与本发明的实施方式6的压电元件600不同。由此，对与本发明的实施方式6的压电元件600同样的结构不重复说明。
图29是表示本发明的实施方式7所示的压电元件的剖视图。在本发明的实施方式7的压电元件700中，与本发明的实施方式3的压电元件300同样，贯通孔113被连接电极340填充。由此，能够提高连接电极340的相对于第2电极层630的剥离强度。
(实施方式8)
以下，说明本发明的实施方式8的压电元件。本发明的实施方式8的压电元件主要在第2电极层与层叠基板分开地设置这一点上且主要在连接电极的结构上与本发明的实施方式4的压电元件400不同。由此，对与本发明的实施方式4的压电元件400同样的结构不重复说明。
图30是表示本发明的实施方式8所示的压电元件的剖视图。如图30所示，在本发明的实施方式8的压电元件800中，与本发明的实施方式6的压电元件600同样，第2电极层630由金属材料构成，硅层680位于第2电极层630的与压电体层110侧相反的那一侧的面上。在本实施方式中也是，通过接合层470位于由金属材料构成的第2电极层630与压电体层110之间，压电体层110与第2电极层630的接合强度提高。
以下，说明本发明的实施方式8的压电元件的制造方法。首先，如图16所示，与本发明的实施方式4的压电元件400的制造方法同样，在形成有凹部113S的压电体基板110S上形成接合层470。并且，如图24所示，与本发明的实施方式6的压电元件600的制造方法同样，在层叠基板104S的硅层680上设置第2电极层630。
在此，与本发明的实施方式4的压电元件400的制造方法同样，接合层470由氧化硅(SiO2)形成。接合层470也可以由多个层构成。该多个层也可以具有金属层。在接合层470由多个层构成的情况下，也可以是，接合层470中的与第2电极层630接触的部分由第2电极层630的自然氧化膜层构成。图31是表示在本发明的实施方式8的压电元件的制造方法中接合层由多个层形成的情况的即将使第2接合层接合于第1接合层之前的状态的剖视图。是表示在本发明的实施方式8的压电元件的制造方法中，在接合层由多个层形成的情况下，即将使第2接合层接合于第1接合层之前的状态的图。如图31所示，使第2接合层472接合于层叠的第1接合层471。此外，在使第1接合层471与第2接合层472接合的情况下，通过预先去除第2电极层630的面向压电体基板110S的凹部113S的部分的第2接合层472，从而避免第2接合层472面向凹部113S。
图32是表示在本发明的实施方式8的压电元件的制造方法中使压电体基板上的接合层接合于设于层叠基板上的第2电极层的状态的剖视图。如图32所示，通过表面活化接合或原子扩散接合，使第2电极层630与压电体基板110S借助接合层470而相互接合。此外，如图31所示，在接合层470包含第1接合层471和第2接合层472的情况下，使第2电极层630与压电体基板110S借助第1接合层471和第2接合层472而相互接合。
图33是表示在本发明的实施方式8的压电元件的制造方法中切削压电体基板而形成压电体层的状态的剖视图。如图33所示，在凹部113S中，接合有接合层470的底部与接合层470一起被去除。
图34是表示在本发明的实施方式8的压电元件的制造方法中设置第1电极层的状态的剖视图。如图34所示，在压电体层110的第1面111侧层叠第1电极层120。
图35是表示在本发明的实施方式8的压电元件的制造方法中设置连接电极的状态的剖视图。如图35所示，与本发明的实施方式1的压电元件100同样地形成连接电极140和外侧连接电极145。并且，最后，通过形成开口103，制造图35所示的本发明的实施方式8的压电元件800。
(实施方式9)
以下，说明本发明的实施方式9的压电元件。本发明的实施方式9的压电元件主要在连接电极的结构上与本发明的实施方式8的压电元件800不同。由此，对与本发明的实施方式8的压电元件800同样的结构不重复说明。
图36是表示本发明的实施方式9的压电元件的剖视图。在本发明的实施方式9的压电元件900中，与本发明的实施方式3的压电元件300同样，贯通孔113被连接电极340填充。由此，能够提高连接电极340的相对于第2电极层630的剥离强度。
在上述的实施方式的说明中，也可以将能够组合的结构相互组合。
应该认为本次公开的实施方式在所有的方面为例示而并非限制。本发明的范围由权利要求书表示而不由上述的说明表示，意图包含在与权利要求书等同的含义和范围内的所有的变更。
附图标记说明
100、300、400、500、600、700、800、900、压电元件；101、层叠体；102、膜片部；103、开口；104S、层叠基板；110、压电体层；110S、压电体基板；111、第1面；111S、第1主面；112、第2面；112S、第2主面；113、贯通孔；113S、凹部；114、内表面；120、第1电极层；130、630、第2电极层；131、连接面；140、340、连接电极；145、外侧连接电极；150、基部；151、氧化硅层；152、基部主体；190、界面；360、钎焊凸块；470、接合层；471、第1接合层；472、第2接合层；680、硅层。

Claims (19)

1.一种压电元件，其中，
该压电元件包括：
压电体层，其具有第1面、与该第1面相对的第2面以及从所述第1面贯通到所述第2面的贯通孔；
第1电极层，其设于所述第1面上；
第2电极层，其位于所述压电体层的第2面侧，至少局部隔着所述压电体层而与所述第1电极层相对，并且，在不与所述第1电极层相对的区域中具有面向所述贯通孔的连接面；以及
连接电极，其设于所述连接面上，
所述连接面与所述第2电极层的压电体层侧的面中的所述连接面以外的部分的位置的差为5nm以下。
2.根据权利要求1所述的压电元件，其中，
所述贯通孔随着从所述第1面朝向所述第2面而扩大。
3.根据权利要求2所述的压电元件，其中，
所述贯通孔从所述第1面朝向所述第2面连续地扩大。
4.根据权利要求1～3中任一项所述的压电元件，其中，
所述连接电极位于与所述贯通孔的内表面分开的位置。
5.根据权利要求1～3中任一项所述的压电元件，其中，
所述贯通孔被所述连接电极填充。
6.根据权利要求1～5中任一项所述的压电元件，其中，
由CF4气体进行的反应性离子蚀刻中的构成所述第2电极层的材料的蚀刻速率比构成所述压电体层的材料的蚀刻速率大。
7.根据权利要求1～6中任一项所述的压电元件，其中，
所述压电体层由碱金属铌酸盐类的化合物或碱金属钽酸盐类的化合物构成，
所述碱金属铌酸盐类的化合物或所述碱金属钽酸盐类的化合物所含有的碱金属由锂、铷以及铯中的至少一者形成，
所述第2电极层含有硅作为主要成分。
8.根据权利要求7所述的压电元件，其中，
所述压电体层由铌酸锂构成。
9.根据权利要求7所述的压电元件，其中，
所述压电体层由钽酸锂构成。
10.根据权利要求7～9中任一项所述的压电元件，其中，
所述第2电极层含有单晶硅作为主要成分。
11.根据权利要求1～6中任一项所述的压电元件，其中，
所述压电体层由铌酸锂构成，
所述第2电极层由金属材料构成。
12.根据权利要求1～11中任一项所述的压电元件，其中，
接合层位于所述第2电极层的所述压电体层侧的所述连接面以外的部分与所述压电体层之间。
13.根据权利要求12所述的压电元件，其中，
所述接合层由氧化硅形成。
14.根据权利要求11所述的压电元件，其中，
硅层位于所述第2电极层的与压电体层侧相反的那一侧的面上。
15.根据权利要求1～14中任一项所述的压电元件，其中，
该压电元件还包括基部，该基部支承至少包含所述第1电极层、所述压电体层以及所述第2电极层的层叠体，
所述基部位于所述层叠体的第2电极层侧，并且，以在从所述层叠体的层叠方向观察时沿着所述层叠体的基部侧的面的周缘的方式形成为环状。
16.根据权利要求15所述的压电元件，其中，
所述基部包含与所述第2电极层接触的氧化硅层，
所述第2电极层由掺杂有降低所述第2电极层的电阻率的元素的单晶硅构成。
17.一种压电元件，其中，
该压电元件包括：
压电体层，其具有第1面、与该第1面相对的第2面以及从所述第1面贯通到所述第2面的贯通孔；
第1电极层，其设于所述第1面上；
第2电极层，其位于所述压电体层的第2面侧，至少局部隔着所述压电体层而与所述第1电极层相对，并且，在不与所述第1电极层相对的区域中具有面向所述贯通孔的连接面；以及
连接电极，其设于所述连接面上，
所述贯通孔随着从所述第1面朝向所述第2面而扩大。
18.根据权利要求17所述的压电元件，其中，
所述贯通孔从所述第1面朝向所述第2面连续地扩大。
19.一种压电元件的制造方法，其中，
该压电元件的制造方法包括如下工序：
在具有第1主面和与该第1主面相对的第2主面的压电体基板中，利用蚀刻法在第2主面侧形成凹部；
通过在从第1主面侧磨削所述压电体基板之后进行抛光，从而使第1面暴露，并且，去除所述凹部的底部而形成由所述凹部的内表面形成的贯通孔，形成具有所述第1面、与该第1面相对的第2面以及从所述第1面贯通到所述第2面的所述贯通孔的压电体层；
在所述压电体层的第2面侧，以至少局部面向所述贯通孔的方式配置第2电极层；以及
在所述压电体层的第1面侧，以至少局部隔着所述压电体层与所述第2电极层相对的方式层叠第1电极层。
CN202080064776.3A 2019-09-17 2020-07-06 压电元件及其制造方法 Pending CN114402448A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-168463 2019-09-17
JP2019168463 2019-09-17
PCT/JP2020/026382 WO2021053933A1 (ja) 2019-09-17 2020-07-06 圧電素子およびその製造方法

Publications (1)

Publication Number Publication Date
CN114402448A true CN114402448A (zh) 2022-04-26

Family

ID=74884031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080064776.3A Pending CN114402448A (zh) 2019-09-17 2020-07-06 压电元件及其制造方法

Country Status (3)

Country Link
US (1) US20220199891A1 (zh)
CN (1) CN114402448A (zh)
WO (1) WO2021053933A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047660B2 (ja) * 2007-03-27 2012-10-10 日本碍子株式会社 圧電薄膜デバイス
JP2010118730A (ja) * 2008-11-11 2010-05-27 Toshiba Corp 圧電デバイス及びその製造方法
JP5790226B2 (ja) * 2011-07-15 2015-10-07 株式会社村田製作所 圧電薄膜素子の製造方法
JP6180211B2 (ja) * 2013-07-12 2017-08-16 富士フイルム株式会社 ダイアフラム型共振ｍｅｍｓデバイス用基板、ダイアフラム型共振ｍｅｍｓデバイス及びその製造方法

Also Published As

Publication number Publication date
US20220199891A1 (en) 2022-06-23
WO2021053933A1 (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112039465B (zh) 一种薄膜体声波谐振器及其制造方法
US11806750B2 (en) MEMS device
US20210143315A1 (en) Piezoelectric device
US12068735B2 (en) Acoustic wave device and manufacturing method thereof
CN114900147A (zh) 体声波谐振器及其制造方法
CN114684778A (zh) 一种mems器件及其制作方法
CN116208117A (zh) 体声波baw谐振器
US20220209095A1 (en) Piezoelectric element and method for manufacturing the same
WO2010147000A1 (ja) 積層配線基板
US20210343929A1 (en) Piezoelectric device
CN111130493B (zh) 具有叠置单元的半导体结构及制造方法、电子设备
CN117277985A (zh) 体声波谐振器和制造体声波谐振器的方法
CN114402448A (zh) 压电元件及其制造方法
US20230115834A1 (en) Piezoelectric device
CN116073790A (zh) 声表面波saw滤波器及其制造方法
WO2021053886A1 (ja) 圧電素子
CN114342098A (zh) 压电元件
WO2021256265A1 (ja) 圧電デバイス
WO2021256264A1 (ja) 圧電デバイス
WO2021172259A1 (ja) 圧電デバイス
JP7423963B2 (ja) 振動デバイスの製造方法
CN115485869A (zh) 压电装置
US20220045261A1 (en) Piezoelectric device
CN115996036A (zh) 体声波baw谐振器
CN114665837A (zh) 一种声学谐振器及其制造方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination