WO2021172259A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2021172259A1
WO2021172259A1 PCT/JP2021/006585 JP2021006585W WO2021172259A1 WO 2021172259 A1 WO2021172259 A1 WO 2021172259A1 JP 2021006585 W JP2021006585 W JP 2021006585W WO 2021172259 A1 WO2021172259 A1 WO 2021172259A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
electrode layer
layer
lower electrode
recess
Prior art date
Application number
PCT/JP2021/006585
Other languages
English (en)
French (fr)
Inventor
諭卓 岸本
伸介 池内
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180017323.XA priority Critical patent/CN115210891A/zh
Priority to KR1020227027468A priority patent/KR20220126741A/ko
Publication of WO2021172259A1 publication Critical patent/WO2021172259A1/ja
Priority to US17/883,742 priority patent/US20220384708A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02228—Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Definitions

  • the present invention relates to a piezoelectric device.
  • Non-Patent Document 1 As prior documents describing the configuration of piezoelectric devices, "Modeling, Fabrication, and characterization of Piezoelectric Micromachined Ultrasonic Transducer Arrays Based on Cavity SOI Wafers" Y. Lu et al., Journal Microelectromechanical Systems, vol. 24, no. 2015, p.1143-1149. (Non-Patent Document 1).
  • the piezoelectric device described in Non-Patent Document 1 includes an SOI substrate having a cavity, a piezoelectric layer arranged at least above the cavity, an upper electrode layer provided above the piezoelectric layer, and a piezoelectric layer. It is provided with a lower electrode layer provided on the opposite side of the upper electrode layer. The lower electrode layer is exposed on the periphery of the SOI substrate.
  • Non-Patent Document 1 when a voltage is applied between the upper electrode layer and the lower electrode layer and the piezoelectric layer vibrates, the vibration propagates to the peripheral edge of the piezoelectric device through the lower electrode layer. Therefore, the excitation efficiency of the piezoelectric device is low.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric device having high excitation efficiency.
  • the piezoelectric device based on the present invention includes a base portion and a laminated portion.
  • the base includes one main surface and the other main surface located on the opposite side of one main surface, and has a recess formed on one main surface.
  • the laminated portion is laminated on one main surface side of the base portion so as to cover the recess from above.
  • the laminated portion includes, at least above the recess, a single crystal piezoelectric layer and a pair of electrode layers that apply a voltage to the single crystal piezoelectric layer.
  • the lower electrode layer which constitutes at least a part of the pair of electrode layers and extends along the base side of the single crystal piezoelectric layer, is located only in the recess.
  • the excitation efficiency of the piezoelectric device can be increased.
  • FIG. 5 is a cross-sectional view of the piezoelectric device of FIG. 1 as viewed from the direction of the arrow along line II-II. It is sectional drawing which shows the state which provided the lower electrode layer on the lower surface of the single crystal piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the state before forming the concave part and the protruding part in the base part in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a base portion is bonded to the lower surface of a single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of the piezoelectric device of FIG. 10 as viewed from the direction of the arrow along the XI-XI line.
  • FIG. 1 is a plan view showing the configuration of the piezoelectric device according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the piezoelectric device of FIG. 1 as viewed from the direction of the arrow along line II-II.
  • the piezoelectric device 100 includes a base portion 110 and a laminated portion 120.
  • the base 110 includes one main surface 111 and the other main surface 112 located on the opposite side of one main surface 111.
  • the base 110 has a recess 113 formed on one of the main surfaces 111.
  • the outer shape of the recess 113 is circular when viewed from the direction orthogonal to one of the main surfaces 111, but may be elliptical or polygonal.
  • the width of the opening located on one main surface 111 side of the recess 113 is narrower than the width of the bottom of the recess 113.
  • the width of the opening may be equal to the width of the bottom, and the width of the opening may be wider than the width of the bottom.
  • the region located above the opening of the recess 113 may be referred to as above the recess 113.
  • the recess 113 is covered from above by the laminated portion 120 laminated on one main surface 111 side of the base 110.
  • the inside of the recess 113 is a closed space.
  • the pressure inside the recess 113 is a negative pressure.
  • the pressure inside the recess 113 may be atmospheric pressure or positive pressure.
  • the base 110 is made of Si.
  • the material constituting the base 110 is not limited to Si.
  • the laminated portion 120 includes a single crystal piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the single crystal piezoelectric layer 130.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 150.
  • the single crystal piezoelectric layer 130 is located above the base 110.
  • the single crystal piezoelectric layer 130 is arranged so that at least a part of the single crystal piezoelectric layer 130 is located above the recess 113.
  • a hole 131 penetrating from one main surface 111 to the other main surface 112 is provided in a portion of the single crystal piezoelectric layer 130 located above the lower electrode layer 150.
  • the single crystal piezoelectric layer 130 is composed of lithium tantalate or lithium niobate.
  • the single crystal piezoelectric layer 130 composed of lithium tantalate or lithium niobate has a uniform polarization state.
  • the single crystal piezoelectric layer 130 may be made of quartz.
  • the upper electrode layer 140 is arranged above the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is arranged so that at least a part of the upper electrode layer 140 is located above the recess 113.
  • the upper electrode layer 140 is arranged above a part of the single crystal piezoelectric layer 130.
  • An adhesion layer made of, for example, Ti, Cr, Ni, NiCr, or the like may be arranged between the upper electrode layer 140 and the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is made of a metal such as Al or Pt.
  • the upper electrode layer 140 is connected to the first lead-out wiring 160.
  • the first lead-out wiring 160 is connected to the upper surface of the portion of the upper electrode layer 140 located above the base portion 110, and is drawn out along the surface of the single crystal piezoelectric layer 130 opposite to the base portion 110 side.
  • the first lead-out wiring 160 is made of a metal such as Au.
  • a close contact layer may be formed between the first lead-out wiring 160 and the upper electrode layer 140.
  • the adhesion layer is made of, for example, Ti, Cr, Ni or NiCr. Further, the first lead-out wiring 160 and the upper electrode layer 140 are in ohmic contact with each other.
  • the lower electrode layer 150 is arranged so as to face at least a part of the upper electrode layer 140 with the single crystal piezoelectric layer 130 interposed therebetween.
  • the lower electrode layer 150 constitutes a part of the pair of electrode layers.
  • the lower electrode layer 150 extends along the base 110 side of the single crystal piezoelectric layer 130.
  • the lower electrode layer 150 is located only in the recess 113.
  • the lower electrode layer 150 is arranged above the recess 113 so as to face at least a part of the upper electrode layer 140 with the single crystal piezoelectric layer 130 interposed therebetween.
  • a part of the lower electrode layer 150 is arranged so as to be located below the hole 131 formed in the single crystal piezoelectric layer 130.
  • the lower electrode layer 150 is formed so as to cover the pores 131 of the single crystal piezoelectric layer 130 from below.
  • the lower electrode layer 150 is made of a metal such as Al or Pt.
  • the second lead-out wiring 170 electrically connected to the lower electrode layer 150 is provided in the hole 131.
  • the second lead-out wiring 170 is connected to the upper surface of the lower electrode layer 150 in the hole 131, covers the inner surface of the hole 131, and is opposite to the base 110 side of the single crystal piezoelectric layer 130. It is pulled out along the surface of.
  • the second lead-out wiring 170 is made of a metal such as Au.
  • a close contact layer may be formed between the second lead-out wiring 170 and the lower electrode layer 150.
  • the adhesion layer is made of, for example, Ti, Cr, Ni or NiCr. Further, the second lead-out wiring 170 and the lower electrode layer 150 are in ohmic contact with each other.
  • the lower electrode layer 150 may be formed so as to cover the lower part of the hole 131 of the single crystal piezoelectric layer 130 with an adhesion layer.
  • the material of the adhesion layer is not particularly limited as long as it is a material having conductivity and adhesion.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr.
  • the base 110 includes a protrusion 114 protruding into the recess 113 from the bottom of the recess 113.
  • the protruding portion 114 does not necessarily have to be provided. As shown in FIG. 2, the depth of the recess 113 is H1, the height of the protrusion 114 from the bottom of the recess 113 is H2, and the relationship of H2 ⁇ H1 is satisfied.
  • the protruding portion 114 has a frustum-like shape.
  • the cross-sectional area of the protruding portion 114 increases as the distance from the bottom of the recess 113 increases.
  • the cross-sectional area may become smaller as the distance from the bottom of the recess 113 increases.
  • the cross-sectional area of the protrusion 114 may be constant regardless of the distance from the bottom of the recess 113.
  • the entire inside of the hole 131 overlaps with the upper surface 114t of the protrusion 114.
  • the area inside the hole 131 is S1
  • the area of the upper surface 114t of the protrusion 114 is S2, and the relationship S2 ⁇ S1.
  • the reinforcing lower electrode layer 180 is provided between the lower electrode layer 150 and the upper surface 114t of the protruding portion 114.
  • the reinforcing lower electrode layer 180 does not necessarily have to be provided.
  • the reinforcing lower electrode layer 180 does not necessarily have to have conductivity, and may not be made of metal.
  • the thickness of the lower electrode layer 150 of the portion where the voltage is applied to the single crystal piezoelectric layer 130 is t1
  • the lower portion of the portion located between the upper surface 114t of the protrusion 114 and the hole 131 is t2
  • the relationship of t2> t1 is satisfied.
  • a voltage is applied to the single crystal piezoelectric layer 130 at a portion located between the upper surface 114t of the protruding portion 114 and the hole 131. It is thicker than the part to be used.
  • a voltage is applied to the single crystal piezoelectric layer 130 at the portion of the lower electrode layer 150 located between the upper surface 114t of the protrusion 114 and the hole 131. Thicker than the part.
  • the upper surface 114t of the protrusion 114 is in contact with the lower electrode layer. In the present embodiment, the upper surface 114t of the protrusion 114 is in contact with the reinforcing lower electrode layer 180.
  • FIG. 3 is a cross-sectional view showing a state in which a lower electrode layer is provided on the lower surface of the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the thickness of the single crystal piezoelectric layer 130 at the time of formation is thicker than the thickness of the single crystal piezoelectric layer 130 finally included in the piezoelectric device 100 according to the present embodiment.
  • the lower electrode layer 150 is provided on the lower surface of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the reinforcing lower electrode layer 180 is further provided on a part of the lower surface of the lower electrode layer 150.
  • FIG. 4 is a cross-sectional view showing a state before forming a recess and a protrusion at the base in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a recess and a protrusion are formed in the base portion in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • a recess 113 and a protrusion are formed in the base 110 by deep reactive ion etching (DRIE) or the like from one main surface 111 side of the base 110 to the base 110.
  • DRIE deep reactive ion etching
  • FIG. 6 is a cross-sectional view showing a state in which the base portion is bonded to the lower surface of the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • one main surface 111 of the base 110 is bonded to the lower surface of the single crystal piezoelectric layer 130 by surface activation bonding or atomic diffusion bonding.
  • a bonding layer made of Ti or the like may be interposed in the bonding surface.
  • the inside of the recess 113 becomes a closed space.
  • the reinforcing lower electrode layer 180 and the upper surface 114t of the protruding portion 114 are in contact with each other.
  • the reinforcing lower electrode layer 180 and the upper surface 114t of the protruding portion 114 are not joined and can be brought into contact with each other.
  • the single crystal piezoelectric layer 130 and the base 110 are joined under vacuum pressure in order to prevent foreign matter from entering the recess 113.
  • the vacuum pressure may be any of low vacuum, medium vacuum, high vacuum and ultra high vacuum. Since the single crystal piezoelectric layer 130 and the base 110 are joined in this way, the pressure inside the recess 113 becomes a negative pressure.
  • the atmosphere when joining the single crystal piezoelectric layer 130 and the base 110 is not limited to vacuum pressure.
  • the single crystal piezoelectric layer 130 may be bonded to the base 110 under atmospheric pressure, or may be bonded to the base 110 under a pressure higher than atmospheric pressure.
  • FIG. 7 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the upper surface of the single crystal piezoelectric layer 130 is shaved by CMP or the like to make the single crystal piezoelectric layer 130 a desired thickness.
  • the thickness of the single crystal piezoelectric layer 130 is adjusted so that a desired amount of expansion and contraction of the single crystal piezoelectric layer 130 can be obtained by applying a voltage.
  • a release layer may be formed by implanting ions in advance on the upper surface side of the single crystal piezoelectric layer 130.
  • the thickness of the single crystal piezoelectric layer 130 can be easily adjusted by peeling the peeling layer before the upper surface of the single crystal piezoelectric layer 130 is scraped by CMP or the like.
  • FIG. 8 is a cross-sectional view showing a state in which an upper electrode layer is provided on the upper surface of the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the upper electrode layer 140 is provided on a part of the upper surface of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • the laminated portion 120 may be provided with a through slit communicating with the recess 113 by RIE or the like.
  • the first lead-out wiring 160 is formed by using a photolithography method, a lift-off method, or the like so as to be connected to the upper surface of a portion of the upper electrode layer 140 located above the base 110.
  • FIG. 9 is a cross-sectional view showing a state in which a hole is provided in the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the hole 131 is provided in the single crystal piezoelectric layer 130 by an etching method such as RIE.
  • the second lead-out wiring 170 is formed by using a photolithography method, a lift-off method, or the like.
  • the lower electrode layer 150 is located only in the recess 113, a voltage is applied by the upper electrode layer 140 and the lower electrode layer 150, and the voltage is simply applied.
  • the crystalline piezoelectric layer 130 vibrates, it is possible to suppress the vibration propagating to the peripheral edge of the piezoelectric device 100 through the lower electrode layer 150 and being attenuated. As a result, the excitation efficiency of the piezoelectric device 100 can be increased.
  • the base 110 includes a protrusion 114 protruding from the bottom of the recess 113 into the recess 113, and the upper surface 114t of the protrusion 114 is in contact with the lower electrode layer.
  • the laminated portion 120 can be supported by the protruding portion 114, and the laminated portion 120 can be prevented from being curved toward the recess 113.
  • a hole 131 penetrating from one main surface 111 to the other main surface 112 is provided in a portion of the single crystal piezoelectric layer 130 located above the lower electrode layer 150.
  • a second lead-out wiring 170 electrically connected to the lower electrode layer 150 is provided in the hole 131, and the entire inside of the hole 131 is viewed from a direction orthogonal to one of the main surfaces 111. , It overlaps with the upper surface 114t of the protruding portion 114.
  • the protruding portion 114 supports the reinforcing lower electrode layer 180, the lower electrode layer 150, and the second drawer wiring 170, and suppresses the occurrence of cracks in the laminated portion 120 when the second drawer wiring 170 is formed. Can be done.
  • the portion of the lower electrode layer located between the upper surface 114t of the protruding portion 114 and the hole 131 is thicker than the portion where voltage is applied to the single crystal piezoelectric layer 130. ..
  • the electrode extraction portion of the lower electrode layer can be reinforced to improve the reliability of the piezoelectric device 100.
  • the inside of the recess 113 is sealed, it is possible to suppress the mixing of foreign matter into the inside of the recess 113.
  • the single crystal piezoelectric layer 130 is composed of lithium tantalate, lithium niobate, or quartz, so that the polarization state of the single crystal piezoelectric layer 130 is made uniform.
  • the excitation characteristics of the piezoelectric device 100 can be improved.
  • the piezoelectric device according to the second embodiment of the present invention is different from the piezoelectric device 100 according to the first embodiment of the present invention in that a pair of electrode layers is mainly composed of only a lower electrode layer. The description of the configuration similar to that of the piezoelectric device 100 according to the first embodiment will not be repeated.
  • FIG. 10 is a plan view showing the configuration of the piezoelectric device according to the second embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of the piezoelectric device of FIG. 10 as viewed from the direction of the arrow along the XI-XI line.
  • the piezoelectric device 200 includes a base portion 110 and a laminated portion 220.
  • the laminated portion 220 includes a single crystal piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the single crystal piezoelectric layer 130.
  • the pair of electrode layers is composed of only the lower electrode layer 250.
  • a pair of comb-shaped electrode layers are formed in the lower electrode layer 250.
  • a voltage is applied to the single crystal piezoelectric layer 130 located between the comb-shaped electrode layers.
  • the single crystal piezoelectric layer 130 is provided with a hole 131 and another hole different from the hole 131.
  • the hole 131 is located above one of the pair of electrode layers and the other hole is above the other of the pair of electrode layers.
  • the first lead-out wire 160 is connected to the upper surface of the lower electrode layer 250 in the other hole portion in the same manner as the second lead-out wire 170, and covers the inner surface of the other hole portion while being a single crystal. It is drawn out along the surface of the piezoelectric layer 130 opposite to the base 110 side. Below the other holes, other protrusions and other reinforcing lower electrode layers are provided.
  • the other reinforcing lower electrode layer, the lower electrode layer 250, and the first drawer wiring 160 are supported by the other protrusions, and cracks are suppressed from occurring in the laminated portion 220 when the first drawer wiring 160 is formed. can do.
  • the pair of electrode layers is composed of only the lower electrode layer 250, the pair of electrode layers are arranged in a closed space in the recess 113. As a result, the pair of electrode layers can be protected, so that the environmental resistance of the piezoelectric device 200 can be improved.
  • Piezoelectric device 110 base, 111,112 main surface, 113 recess, 114 protrusion, 114t top surface, 120,220 laminated part, 130 single crystal piezoelectric layer, 131 hole part, 140 upper electrode layer, 150,250 Lower electrode layer, 160 1st lead-out wiring, 170 2nd lead-out wiring, 180 Lower electrode layer for reinforcement.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surgical Instruments (AREA)
  • Polarising Elements (AREA)

Abstract

積層部(１２０)は、少なくとも凹部(１１３)の上方において、単結晶圧電体層(１３０)と、単結晶圧電体層(１３０)に電圧を印加する１対の電極層とを含む。１対の電極層の少なくとも一部を構成し、単結晶圧電体層(１３０)の基部(１１１)側に沿って延在する下部電極層(１５０)は、凹部(１１３)内のみに位置している。

Description

圧電デバイス
　本発明は、圧電デバイスに関する。
　圧電デバイスの構成を記載した先行文献として、"Modeling,　Fabrication,　and　Characterization　of　Piezoelectric　Micromachined　Ultrasonic　Transducer　Arrays　Based　on　Cavity　SOI　Wafers"　Y.　Lu　et　al.,　Journal　Microelectromechanical　Systems,　vol.　24,　no.　4,　August　2015,　p.1143-1149.　(非特許文献１)がある。
　非特許文献１に記載された圧電デバイスは、キャビティを有するＳＯＩ基板と、少なくともキャビティの上方に配置された圧電体層と、圧電体層の上側に設けられた上部電極層と、圧電体層を挟んで上部電極層とは反対側に設けられた下部電極層とを備えている。下部電極層は、ＳＯＩ基板の周縁上にて露出している。
"Modeling,　Fabrication,　and　Characterization　of　Piezoelectric　Micromachined　Ultrasonic　Transducer　Arrays　Based　on　Cavity　SOI　Wafers"　Y.　Lu　et　al.,　Journal　Microelectromechanical　Systems,　vol.　24,　no.　4,　August　2015,　p.1143-1149.
　非特許文献１に記載された圧電デバイスにおいては、上部電極層と下部電極層との間に電圧が印加されて圧電体層が振動した際、下部電極層を通じて圧電デバイスの周縁に振動が伝搬して減衰するため、圧電デバイスの励振効率が低い。
　本発明は上記の問題点に鑑みてなされたものであって、励振効率の高い圧電デバイスを提供することを目的とする。
　本発明に基づく圧電デバイスは、基部と、積層部とを備える。基部は、一方の主面と、一方の主面とは反対側に位置する他方の主面とを含み、かつ、一方の主面に形成された凹部を有する。積層部は、上記凹部を上方から覆うように基部の一方の主面側に積層されている。積層部は、少なくとも上記凹部の上方において、単結晶圧電体層と、単結晶圧電体層に電圧を印加する１対の電極層とを含む。１対の電極層の少なくとも一部を構成し、単結晶圧電体層の基部側に沿って延在する下部電極層は、上記凹部内のみに位置している。
　本発明によれば、圧電デバイスの励振効率を高くすることができる。
本発明の実施形態１に係る圧電デバイスの構成を示す平面図である。 図１の圧電デバイスをＩＩ－ＩＩ線矢印方向から見た断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の下面に下部電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部および突出部を形成する前の状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部および突出部を形成した状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の下面に基部を接合させた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面に上部電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層に孔部を設けた状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの構成を示す平面図である。 図１０の圧電デバイスをＸＩ－ＸＩ線矢印方向から見た断面図である。
　以下、本発明の各実施形態に係る圧電デバイスについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係る圧電デバイスの構成を示す平面図である。図２は、図１の圧電デバイスをＩＩ－ＩＩ線矢印方向から見た断面図である。
　図１および図２に示すように、本発明の実施形態１に係る圧電デバイス１００は、基部１１０と、積層部１２０とを備えている。
　基部１１０は、一方の主面１１１と、一方の主面１１１とは反対側に位置する他方の主面１１２とを含んでいる。基部１１０は、一方の主面１１１に形成された凹部１１３を有している。本実施形態においては、一方の主面１１１に直交する方向から見て、凹部１１３の外形は、円形であるが、楕円形または多角形であってもよい。
　本実施形態において、凹部１１３において一方の主面１１１側に位置する開口部の幅は、凹部１１３の底部の幅より狭くなっている。なお、凹部１１３において、開口部の幅が底部の幅と等しくてもよく、開口部の幅が底部の幅より広くてもよい。以下、凹部１１３の開口部の上方に位置する領域を、凹部１１３の上方という場合がある。
　図２に示すように、凹部１１３は、基部１１０の一方の主面１１１側に積層された積層部１２０によって上方から覆われている。本実施形態においては、凹部１１３の内部は、密閉空間になっている。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部の圧力が負圧である。なお、凹部１１３の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　本実施形態において、基部１１０はＳｉで構成されている。ただし、基部１１０を構成する材料は、Ｓｉに限定されない。
　積層部１２０は、単結晶圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、単結晶圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層１５０とで構成されている。
　単結晶圧電体層１３０は、基部１１０より上側に位置している。単結晶圧電体層１３０は、単結晶圧電体層１３０の少なくとも一部が凹部１１３の上方に位置するように配置されている。単結晶圧電体層１３０において下部電極層１５０の上方に位置する部分に、一方の主面１１１から他方の主面１１２まで貫通した孔部１３１が設けられている。
　単結晶圧電体層１３０は、タンタル酸リチウムまたはニオブ酸リチウムで構成されている。タンタル酸リチウムまたはニオブ酸リチウムで構成された単結晶圧電体層１３０は、分極状態が一様である。単結晶圧電体層１３０は、水晶で構成されていてもよい。
　上部電極層１４０は、単結晶圧電体層１３０の上側に配置されている。上部電極層１４０は、上部電極層１４０の少なくとも一部が凹部１１３の上方に位置するように配置されている。
　本実施形態において、上部電極層１４０は単結晶圧電体層１３０の一部の上側に配置されている。なお、上部電極層１４０と単結晶圧電体層１３０との間に、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒなどで構成された密着層が配置されていてもよい。上部電極層１４０は、たとえばＡｌまたはＰｔなどの金属で構成されている。
　上部電極層１４０は、第１引出配線１６０と接続されている。第１引出配線１６０は、上部電極層１４０において基部１１０の上方に位置する部分の上面に接続され、単結晶圧電体層１３０の基部１１０側とは反対側の面に沿って引き出されている。
　第１引出配線１６０は、たとえばＡｕなどの金属で構成されている。第１引出配線１６０と上部電極層１４０との間には、密着層が形成されていてもよい。当該密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成でされている。また、第１引出配線１６０と上部電極層１４０とは、オーミック接触している。
　下部電極層１５０は、単結晶圧電体層１３０を挟んで上部電極層１４０の少なくとも一部に対向するように配置されている。本実施形態においては、下部電極層１５０は、上記１対の電極層の一部を構成している。下部電極層１５０は、単結晶圧電体層１３０の基部１１０側に沿って延在している。下部電極層１５０は、凹部１１３内のみに位置している。下部電極層１５０は、凹部１１３の上方において、単結晶圧電体層１３０を挟んで上部電極層１４０の少なくとも一部と対向するように配置されている。
　下部電極層１５０の一部は、単結晶圧電体層１３０に形成された孔部１３１の下方に位置するように配置されている。本実施形態においては、下部電極層１５０は、単結晶圧電体層１３０の孔部１３１を下方から覆うように形成されている。下部電極層１５０は、たとえばＡｌまたはＰｔなどの金属で構成されている。
　本実施形態においては、孔部１３１内において下部電極層１５０に電気的に接続された第２引出配線１７０が設けられている。具体的には、第２引出配線１７０は、孔部１３１内において下部電極層１５０の上面に接続され、孔部１３１の内面を覆いつつ、単結晶圧電体層１３０の基部１１０側とは反対側の面に沿って引き出されている。
　第２引出配線１７０は、たとえばＡｕなどの金属で構成されている。第２引出配線１７０と下部電極層１５０との間には、密着層が形成されていてもよい。当該密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成でされている。また、第２引出配線１７０と下部電極層１５０とは、オーミック接触している。
　なお、下部電極層１５０は、単結晶圧電体層１３０の孔部１３１の下方を、密着層を介して覆うように形成されていてもよい。密着層の材料は、導電性および密着性を有する材料であれば特に限定されない。密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成される。
　本実施形態においては、基部１１０は、凹部１１３の底から凹部１１３内に突出した突出部１１４を含む。なお、突出部１１４は、必ずしも設けられていなくてもよい。図２に示すように、凹部１１３の深さはＨ１であり、突出部１１４の凹部１１３の底からの高さはＨ２であり、Ｈ２＜Ｈ１の関係を満たす。
　突出部１１４は、錐台状の形状を有している。本実施形態においては、突出部１１４において、凹部１１３の底から離れるにしたがって横断面積が大きくなっている。ただし、突出部１１４において、凹部１１３の底から離れるにしたがって横断面積が小さくなっていてもよい。または、突出部１１４の横断面積が、凹部１１３の底からの距離にかかわらず一定であってもよい。
　一方の主面１１１に直交する方向から見て、孔部１３１の内部全体が、突出部１１４の上面１１４ｔと重なっている。図２に示すように、一方の主面１１１に直交する方向から見て、孔部１３１の内側の面積はＳ１であり、突出部１１４の上面１１４ｔの面積はＳ２であり、Ｓ２≧Ｓ１の関係を満たす。
　本実施形態においては、下部電極層１５０と突出部１１４の上面１１４ｔとの間に、補強用下部電極層１８０が設けられている。なお、補強用下部電極層１８０は、必ずしも設けられていなくてもよい。補強用下部電極層１８０は、必ずしも導電性を有していなくてもよく、金属で構成されていなくてもよい。
　図２に示すように、単結晶圧電体層１３０に電圧を印加する部分の下部電極層１５０の厚みはｔ１であり、突出部１１４の上面１１４ｔと孔部１３１との間に位置する部分の下部電極層１５０と補強用下部電極層１８０とを合わせた厚みはｔ２であり、ｔ２＞ｔ１の関係を満たす。
　すなわち、下部電極層１５０と補強用下部電極層１８０とを含む下部電極層において、突出部１１４の上面１１４ｔと孔部１３１との間に位置する部分は、単結晶圧電体層１３０に電圧を印加する部分より、厚い。
　補強用下部電極層１８０が設けられていない場合は、下部電極層１５０において、突出部１１４の上面１１４ｔと孔部１３１との間に位置する部分は、単結晶圧電体層１３０に電圧を印加する部分より、厚い。
　突出部１１４の上面１１４ｔは、下部電極層と接している。本実施形態においては、突出部１１４の上面１１４ｔは、補強用下部電極層１８０と接している。
　以下、本発明の実施形態１に係る圧電デバイス１００の製造方法について説明する。
　図３は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の下面に下部電極層を設けた状態を示す断面図である。形成時の単結晶圧電体層１３０の厚みは、本実施形態に係る圧電デバイス１００に最終的に含まれる単結晶圧電体層１３０の厚みより厚い。
　図３に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の下面に下部電極層１５０を設ける。本実施形態においては、下部電極層１５０の下面の一部に補強用下部電極層１８０をさらに設ける。
　図４は、本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部および突出部を形成する前の状態を示す断面図である。図５は、本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部および突出部を形成した状態を示す断面図である。
　図３および図４に示すように、基部１１０の一方の主面１１１側から基部１１０に対して、深掘反応性イオンエッチング（ＤＲＩＥ：Deep　Reactive　Ion　Etching）などにより、基部１１０に凹部１１３および突出部１１４を形成する。
　図６は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の下面に基部を接合させた状態を示す断面図である。
　図６に示すように、表面活性化接合または原子拡散接合などにより、単結晶圧電体層１３０の下面に、基部１１０の一方の主面１１１を接合させる。この接合面に、Ｔｉなどからなる接合層を介在させてもよい。これにより、凹部１１３の内部が、密閉空間となる。このとき、補強用下部電極層１８０と突出部１１４の上面１１４ｔとが接した状態となっている。なお、補強用下部電極層１８０と突出部１１４の上面１１４ｔとは、接合されておらず、互いに接離可能である。
　本実施形態においては、凹部１１３の内部に異物が侵入することを抑制するため、真空圧下で単結晶圧電体層１３０と基部１１０とを接合させる。この場合、上記真空圧は、低真空、中真空、高真空および超高真空のいずれであってもよい。このように単結晶圧電体層１３０と基部１１０とを接合するため、凹部１１３の内部の圧力は負圧となる。
　なお、単結晶圧電体層１３０と基部１１０とを接合させる際の雰囲気は、真空圧下に限定されない。単結晶圧電体層１３０は、大気圧下で基部１１０と接合されてもよいし、大気圧より高い圧力下で基部１１０と接合されてもよい。
　図７は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。図７に示すように、単結晶圧電体層１３０の上面をＣＭＰなどにより削って、単結晶圧電体層１３０を所望の厚みにする。この場合、単結晶圧電体層１３０の厚みは、電圧の印加による単結晶圧電体層１３０の所望の伸縮量が得られるように調整される。
　なお、単結晶圧電体層１３０の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、単結晶圧電体層１３０の上面をＣＭＰなどにより削る前に、剥離層を剥離させることにより、単結晶圧電体層１３０の厚み調整が容易になる。
　図８は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面に上部電極層を設けた状態を示す断面図である。図８に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部１２０が基部１１０の一方の主面１１１側に積層される。なお、ＲＩＥなどにより、積層部１２０に凹部１１３と連通する貫通スリットが設けられていてもよい。
　さらに、上部電極層１４０において基部１１０の上方に位置する部分の上面に接続されるように、フォトリソグラフィ法、または、リフトオフ法などを用いて、第１引出配線１６０を形成する。
　図９は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層に孔部を設けた状態を示す断面図である。図９に示すように、ＲＩＥなどのエッチング法により、単結晶圧電体層１３０に孔部１３１を設ける。
　最後に、フォトリソグラフィ法、または、リフトオフ法などを用いて、第２引出配線１７０を形成する。上記の工程により、図２に示すような本発明の実施形態１に係る圧電デバイス１００が製造される。
　上記のように、本実施形態に係る圧電デバイス１００においては、下部電極層１５０が凹部１１３内のみに位置していることにより、上部電極層１４０と下部電極層１５０とによって電圧が印加されて単結晶圧電体層１３０が振動した際、下部電極層１５０を通じて圧電デバイス１００の周縁に振動が伝搬して減衰することを抑制できる。その結果、圧電デバイス１００の励振効率を高くすることができる。
　本実施形態に係る圧電デバイス１００においては、基部１１０は、凹部１１３の底から凹部１１３内に突出した突出部１１４を含み、突出部１１４の上面１１４ｔは、下部電極層と接している。これにより、突出部１１４によって積層部１２０を支持して、積層部１２０が凹部１１３側に湾曲することを抑制することができる。
　本実施形態に係る圧電デバイス１００においては、単結晶圧電体層１３０において下部電極層１５０の上方に位置する部分に、一方の主面１１１から他方の主面１１２まで貫通した孔部１３１が設けられており、孔部１３１内において下部電極層１５０に電気的に接続された第２引出配線１７０が設けられており、一方の主面１１１に直交する方向から見て、孔部１３１の内部全体が、突出部１１４の上面１１４ｔと重なっている。これにより、突出部１１４によって補強用下部電極層１８０、下部電極層１５０および第２引出配線１７０を支持して、第２引出配線１７０の形成時に積層部１２０にクラックが発生することを抑制することができる。
　本実施形態に係る圧電デバイス１００においては、下部電極層において、突出部１１４の上面１１４ｔと孔部１３１との間に位置する部分は、単結晶圧電体層１３０に電圧を印加する部分より、厚い。これにより、下部電極層の電極引出部を補強して、圧電デバイス１００の信頼性を向上することができる。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部が密閉されていることにより、凹部１１３の内部への異物の混入を抑制することができる。
　本実施形態に係る圧電デバイス１００においては、単結晶圧電体層１３０は、タンタル酸リチウム、ニオブ酸リチウムまたは水晶で構成されていることにより、単結晶圧電体層１３０の分極状態を一様にして圧電デバイス１００の励振特性を向上することができる。
　(実施形態２)
　以下、本発明の実施形態２に係る圧電デバイスについて図を参照して説明する。本発明の実施形態２に係る圧電デバイスは、１対の電極層が下部電極層のみで構成されている点が主に、本発明の実施形態１に係る圧電デバイス１００と異なるため、本発明の実施形態１に係る圧電デバイス１００と同様である構成については説明を繰り返さない。
　図１０は、本発明の実施形態２に係る圧電デバイスの構成を示す平面図である。図１１は、図１０の圧電デバイスをＸＩ－ＸＩ線矢印方向から見た断面図である。
　図１０および図１１に示すように、本発明の実施形態２に係る圧電デバイス２００は、基部１１０と、積層部２２０とを備えている。
　積層部２２０は、単結晶圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、単結晶圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、下部電極層２５０のみで構成されている。図１０に示すように、下部電極層２５０において、１対の櫛歯状の電極層が構成されている。櫛歯状の電極層同士の間に位置する単結晶圧電体層１３０に電圧が印加される。
　単結晶圧電体層１３０には、孔部１３１と、孔部１３１とは異なる他の孔部が設けられている。孔部１３１は、１対の電極層のうちの一方の上方に位置し、他の孔部は、１対の電極層のうちの他方の上方に位置している。図１０に示すように、第１引出配線１６０は、第２引出配線１７０と同様に、他の孔部内において下部電極層２５０の上面に接続され、他の孔部の内面を覆いつつ、単結晶圧電体層１３０の基部１１０側とは反対側の面に沿って引き出されている。他の孔部の下方には、他の突出部および他の補強用下部電極層が設けられている。これにより、他の突出部によって他の補強用下部電極層、下部電極層２５０および第１引出配線１６０を支持して、第１引出配線１６０の形成時に積層部２２０にクラックが発生することを抑制することができる。
　本発明の実施形態２に係る圧電デバイス２００においては、１対の電極層が下部電極層２５０のみで構成されているため、１対の電極層は凹部１１３内の密閉空間に配置されている。これにより、１対の電極層を保護することができるため、圧電デバイス２００の耐環境性を向上することができる。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，２００　圧電デバイス、１１０　基部、１１１，１１２　主面、１１３　凹部、１１４　突出部、１１４ｔ　上面、１２０，２２０　積層部、１３０　単結晶圧電体層、１３１　孔部、１４０　上部電極層、１５０，２５０　下部電極層、１６０　第１引出配線、１７０　第２引出配線、１８０　補強用下部電極層。

Claims (5)

  1. 　一方の主面と、該一方の主面とは反対側に位置する他方の主面とを含み、かつ、前記一方の主面に形成された凹部を有する基部と、
    　前記凹部を上方から覆うように前記基部の前記一方の主面側に積層された積層部とを備え、
    　前記積層部は、少なくとも前記凹部の上方において、単結晶圧電体層と、該単結晶圧電体層に電圧を印加する１対の電極層とを含み、
    　前記１対の電極層の少なくとも一部を構成し、前記単結晶圧電体層の前記基部側に沿って延在する下部電極層は、前記凹部内のみに位置している、圧電デバイス。
  2. 　前記基部は、前記凹部の底から前記凹部内に突出した突出部を含み、
    　前記突出部の上面は、前記下部電極層と接している、請求項１に記載の圧電デバイス。
  3. 　前記単結晶圧電体層において前記下部電極層の上方に位置する部分に、前記一方の主面から前記他方の主面まで貫通した孔部が設けられており、
    　前記孔部内において前記下部電極層に電気的に接続された引出配線が設けられており、
    　前記一方の主面に直交する方向から見て、前記孔部の内部全体が、前記突出部の前記上面と重なっている、請求項２に記載の圧電デバイス。
  4. 　前記下部電極層において、前記突出部の前記上面と前記孔部との間に位置する部分は、前記単結晶圧電体層に電圧を印加する部分より、厚い、請求項３に記載の圧電デバイス。
  5. 　前記単結晶圧電体層は、タンタル酸リチウム、ニオブ酸リチウムまたは水晶で構成されている、請求項１から請求項４のいずれか１項に記載の圧電デバイス。
PCT/JP2021/006585 2020-02-26 2021-02-22 圧電デバイス WO2021172259A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180017323.XA CN115210891A (zh) 2020-02-26 2021-02-22 压电器件
KR1020227027468A KR20220126741A (ko) 2020-02-26 2021-02-22 압전 디바이스
US17/883,742 US20220384708A1 (en) 2020-02-26 2022-08-09 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-030351 2020-02-26
JP2020030351 2020-02-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/883,742 Continuation US20220384708A1 (en) 2020-02-26 2022-08-09 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2021172259A1 true WO2021172259A1 (ja) 2021-09-02

Family

ID=77489978

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/006585 WO2021172259A1 (ja) 2020-02-26 2021-02-22 圧電デバイス

Country Status (4)

Country Link
US (1) US20220384708A1 (ja)
KR (1) KR20220126741A (ja)
CN (1) CN115210891A (ja)
WO (1) WO2021172259A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001125A1 (ja) * 2004-06-25 2006-01-05 Murata Manufacturing Co., Ltd. 圧電デバイス
JP2009225232A (ja) * 2008-03-18 2009-10-01 Tdk Corp 共振子フィルタ
JP2013005250A (ja) * 2011-06-17 2013-01-07 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス、及び超音波トランスデューサー
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001125A1 (ja) * 2004-06-25 2006-01-05 Murata Manufacturing Co., Ltd. 圧電デバイス
JP2009225232A (ja) * 2008-03-18 2009-10-01 Tdk Corp 共振子フィルタ
JP2013005250A (ja) * 2011-06-17 2013-01-07 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス、及び超音波トランスデューサー
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置

Also Published As

Publication number Publication date
KR20220126741A (ko) 2022-09-16
US20220384708A1 (en) 2022-12-01
CN115210891A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
CN111033774B (zh) 压电器件以及压电器件的制造方法
WO2020026735A1 (ja) Ｍｅｍｓデバイス
WO2021106265A1 (ja) 圧電デバイス
US20210343929A1 (en) Piezoelectric device
WO2020059200A1 (ja) 圧電デバイス
US20230115834A1 (en) Piezoelectric device
WO2021172259A1 (ja) 圧電デバイス
WO2021053892A1 (ja) 圧電デバイスおよびその製造方法
US20230106579A1 (en) Piezoelectric device
WO2021210595A1 (ja) 圧電デバイス
WO2022158249A1 (ja) 弾性波装置、フィルタ装置及び弾性波装置の製造方法
WO2021210596A1 (ja) 圧電デバイス
WO2021106266A1 (ja) 圧電デバイス
WO2021166837A1 (ja) 圧電デバイス
JP2020123748A (ja) 圧電デバイス及び圧電デバイスの製造方法
US20220045261A1 (en) Piezoelectric device
WO2020059199A1 (ja) 圧電デバイス
WO2021053886A1 (ja) 圧電素子
US20220271728A1 (en) Piezoelectric element
WO2021100248A1 (ja) 圧電デバイス
WO2021053933A1 (ja) 圧電素子およびその製造方法
WO2020026611A1 (ja) 圧電デバイス
WO2020027138A1 (ja) Ｍｅｍｓデバイス
JP5527564B2 (ja) 振動デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21761696

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227027468

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21761696

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP