KR20220126741A - 압전 디바이스 - Google Patents

압전 디바이스 Download PDF

Info

Publication number
KR20220126741A
KR20220126741A KR1020227027468A KR20227027468A KR20220126741A KR 20220126741 A KR20220126741 A KR 20220126741A KR 1020227027468 A KR1020227027468 A KR 1020227027468A KR 20227027468 A KR20227027468 A KR 20227027468A KR 20220126741 A KR20220126741 A KR 20220126741A
Authority
KR
South Korea
Prior art keywords
single crystal
electrode layer
layer
lower electrode
crystal piezoelectric
Prior art date
Application number
KR1020227027468A
Other languages
English (en)
Inventor
유타카 키시모토
신스케 이케우치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20220126741A publication Critical patent/KR20220126741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H01L41/047—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H01L41/1873—
    • H01L41/29—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02228—Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surgical Instruments (AREA)
  • Polarising Elements (AREA)

Abstract

적층부(120)는 적어도 오목부(113)의 상방에서 단결정 압전체층(130)과, 단결정 압전체층(130)에 전압을 인가하는 1쌍의 전극층을 포함한다. 1쌍의 전극층의 적어도 일부를 구성하고, 단결정 압전체층(130)의 기부(111) 측을 따라 연장되는 하부전극층(150)은 오목부(113) 내에만 위치한다.

Description

압전 디바이스
본 발명은 압전 디바이스에 관한 것이다.
압전 디바이스의 구성을 기재한 선행문헌으로서, "Modeling, Fabrication, and Characterization of Piezoelectric Micromachined Ultrasonic Transducer Arrays Based on Cavity SOI Wafers" Y. Lu et al., Journal Microelectromechanical Systems, vol.24, no.4, August 2015, p.1143-1149.(비특허문헌 1)가 있다.
비특허문헌 1에 기재된 압전 디바이스는 캐비티를 가지는 SOI 기판과, 적어도 캐비티의 상방(上方)에 배치된 압전체층과, 압전체층의 위쪽에 마련된 상부전극층과, 압전체층을 사이에 두고 상부전극층과는 반대 측에 마련된 하부전극층을 포함한다. 하부전극층은 SOI 기판의 둘레 가장자리 상에서 노출된다.
"Modeling, Fabrication, and Characterization of Piezoelectric Micromachined Ultrasonic Transducer Arrays Based on Cavity SOI Wafers" Y. Lu et al., Journal Microelectromechanical Systems, vol.24, no.4, August 2015, p.1143-1149.
비특허문헌 1에 기재된 압전 디바이스에서는 상부전극층과 하부전극층 사이에 전압이 인가되어서 압전체층이 진동했을 때, 하부전극층을 통해 압전 디바이스의 둘레 가장자리에 진동이 전파하여 감쇠하기 때문에, 압전 디바이스의 여진(勵振) 효율이 낮다.
본 발명은 상기의 문제점에 비추어 보아 이루어진 것이며, 여진 효율이 높은 압전 디바이스를 제공하는 것을 목적으로 한다.
본 발명에 기초하는 압전 디바이스는 기부(基部)와 적층부를 포함한다. 기부는, 한쪽의 주면(主面)과, 한쪽의 주면과는 반대 측에 위치하는 다른 쪽의 주면을 포함하면서 한쪽의 주면에 형성된 오목부를 가진다. 적층부는, 상기 오목부를 상방으로부터 덮도록 기부의 한쪽의 주면 측에 적층된다. 적층부는 적어도 상기 오목부의 상방에서, 단결정 압전체층과, 단결정 압전체층에 전압을 인가하는 1쌍의 전극층을 포함한다. 1쌍의 전극층의 적어도 일부를 구성하고, 단결정 압전체층의 기부 측을 따라 연장되는 하부전극층은 상기 오목부 내에만 위치한다.
본 발명에 따르면, 압전 디바이스의 여진 효율을 높게 할 수 있다.
도 1은 본 발명의 실시형태 1에 따른 압전 디바이스의 구성을 나타내는 평면도이다.
도 2는 도 1의 압전 디바이스를 II-II선 화살표방향에서 본 단면도이다.
도 3은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층의 하면(下面)에 하부전극층을 마련한 상태를 나타내는 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 기부에 오목부 및 돌출부를 형성하기 전의 상태를 나타내는 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 기부에 오목부 및 돌출부를 형성한 상태를 나타내는 단면도이다.
도 6은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서, 단결정 압전체층의 하면에 기부를 접합시킨 상태를 나타내는 단면도이다.
도 7은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서, 단결정 압전체층의 상면(上面)을 깎은 상태를 나타내는 단면도이다.
도 8은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서, 단결정 압전체층의 상면에 상부전극층을 마련한 상태를 나타내는 단면도이다.
도 9는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층에 구멍부를 마련한 상태를 나타내는 단면도이다.
도 10은 본 발명의 실시형태 2에 따른 압전 디바이스의 구성을 나타내는 평면도이다.
도 11은 도 10의 압전 디바이스를 XI-XI선 화살표 방향에서 본 단면도이다.
이하, 본 발명의 각 실시형태에 따른 압전 디바이스에 대해 도면을 참조하여 설명한다. 이하의 실시형태의 설명에서는 도면 중의 동일 또는 상당 부분에는 동일 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시형태 1)
도 1은 본 발명의 실시형태 1에 따른 압전 디바이스의 구성을 나타내는 평면도이다. 도 2는 도 1의 압전 디바이스를 II-II선 화살표 방향에서 본 단면도이다.
도 1 및 도 2에 나타내는 바와 같이, 본 발명의 실시형태 1에 따른 압전 디바이스(100)는 기부(110)와 적층부(120)를 포함한다.
기부(110)는 한쪽의 주면(111)과, 한쪽의 주면(111)과는 반대 측에 위치하는 다른 쪽의 주면(112)을 포함한다. 기부(110)는 한쪽의 주면(111)에 형성된 오목부(113)를 가진다. 본 실시형태에서는 한쪽의 주면(111)에 직교하는 방향에서 보아, 오목부(113)의 외형은 원형이지만, 타원형 또는 다각형이어도 된다.
본 실시형태에서, 오목부(113)에서 한쪽의 주면(111) 측에 위치하는 개구부의 폭은 오목부(113)의 바닥부의 폭보다 좁다. 한편, 오목부(113)에서, 개구부의 폭이 바닥부의 폭과 동일해도 되고, 개구부의 폭이 바닥부의 폭보다 넓어도 된다. 이하, 오목부(113)의 개구부의 상방에 위치하는 영역을 오목부(113)의 상방이라고 하는 경우가 있다.
도 2에 나타내는 바와 같이, 오목부(113)는 기부(110)의 한쪽의 주면(111) 측에 적층된 적층부(120)에 의해 상방으로부터 덮인다. 본 실시형태에서는 오목부(113)의 내부는 밀폐 공간이다.
본 실시형태에 따른 압전 디바이스(100)에서는 오목부(113)의 내부 압력이 부압(negative pressure)이다. 한편, 오목부(113)의 내부 압력은 대기압이어도 되고, 정압(positive pressure)이어도 된다.
본 실시형태에서 기부(110)는 Si로 구성된다. 단, 기부(110)를 구성하는 재료는 Si에 한정되지 않는다.
적층부(120)는 단결정 압전체층(130)과 1쌍의 전극층을 포함한다. 1쌍의 전극층은 단결정 압전체층(130)에 전압을 인가한다. 본 실시형태에서는 1쌍의 전극층은 상부전극층(140)과 하부전극층(150)으로 구성된다.
단결정 압전체층(130)은 기부(110)보다 위쪽에 위치한다. 단결정 압전체층(130)은 단결정 압전체층(130)의 적어도 일부가 오목부(113)의 상방에 위치하도록 배치된다. 단결정 압전체층(130)에서 하부전극층(150)의 상방에 위치하는 부분에, 한쪽의 주면(111)으로부터 다른 쪽의 주면(112)까지 관통한 구멍부(131)가 마련된다.
단결정 압전체층(130)은 탄탈산리튬 또는 니오브산리튬으로 구성된다. 탄탈산리튬 또는 니오브산리튬으로 구성된 단결정 압전체층(130)은 분극 상태가 똑같다. 단결정 압전체층(130)은 수정으로 구성되어도 된다.
상부전극층(140)은 단결정 압전체층(130)의 위쪽에 배치된다. 상부전극층(140)은 상부전극층(140)의 적어도 일부가 오목부(113)의 상방에 위치하도록 배치된다.
본 실시형태에서 상부전극층(140)은 단결정 압전체층(130)의 일부의 위쪽에 배치된다. 한편, 상부전극층(140)과 단결정 압전체층(130) 사이에 예를 들면 Ti, Cr, Ni 또는 NiCr 등으로 구성된 밀착층이 배치되어도 된다. 상부전극층(140)은 예를 들면 Al 또는 Pt 등의 금속으로 구성된다.
상부전극층(140)은 제1 인출배선(160)과 접속된다. 제1 인출배선(160)은 상부전극층(140)에서 기부(110)의 상방에 위치하는 부분의 상면에 접속되고, 단결정 압전체층(130)의 기부(110) 측과는 반대 측의 면을 따라 인출된다.
제1 인출배선(160)은 예를 들면 Au 등의 금속으로 구성된다. 제1 인출배선(160)과 상부전극층(140) 사이에는 밀착층이 형성되어도 된다. 상기 밀착층은 예를 들면 Ti, Cr, Ni 또는 NiCr로 구성된다. 또한, 제1 인출배선(160)과 상부전극층(140)은 오믹(ohmic) 접촉한다.
하부전극층(150)은 단결정 압전체층(130)을 사이에 두고 상부전극층(140)의 적어도 일부에 대향하도록 배치된다. 본 실시형태에서는 하부전극층(150)은 상기 1쌍의 전극층의 일부를 구성한다. 하부전극층(150)은 단결정 압전체층(130)의 기부(110) 측을 따라 연장된다. 하부전극층(150)은 오목부(113) 내에만 위치한다. 하부전극층(150)은 오목부(113)의 상방에서 단결정 압전체층(130)을 사이에 두고 상부전극층(140)의 적어도 일부와 대향하도록 배치된다.
하부전극층(150)의 일부는 단결정 압전체층(130)에 형성된 구멍부(131)의 하방(下方)에 위치하도록 배치된다. 본 실시형태에서는 하부전극층(150)은 단결정 압전체층(130)의 구멍부(131)를 하방으로부터 덮도록 형성된다. 하부전극층(150)은 예를 들면 Al 또는 Pt 등의 금속으로 구성된다.
본 실시형태에서는 구멍부(131) 내에서 하부전극층(150)에 전기적으로 접속된 제2 인출배선(170)이 마련된다. 구체적으로는, 제2 인출배선(170)은 구멍부(131) 내에서 하부전극층(150)의 상면에 접속되고, 구멍부(131)의 내면을 덮으면서, 단결정 압전체층(130)의 기부(110) 측과는 반대 측의 면을 따라 인출된다.
제2 인출배선(170)은 예를 들면 Au 등의 금속으로 구성된다. 제2 인출배선(170)과 하부전극층(150) 사이에는 밀착층이 형성되어도 된다. 상기 밀착층은 예를 들면 Ti, Cr, Ni 또는 NiCr로 구성된다. 또한, 제2 인출배선(170)과 하부전극층(150)은 오믹 접촉한다.
한편, 하부전극층(150)은 단결정 압전체층(130)의 구멍부(131)의 하방을 밀착층을 통해 덮도록 형성되어도 된다. 밀착층의 재료는 도전성 및 밀착성을 가지는 재료라면 특별히 한정되지 않는다. 밀착층은 예를 들면 Ti, Cr, Ni 또는 NiCr로 구성된다.
본 실시형태에서는 기부(110)는 오목부(113)의 바닥으로부터 오목부(113) 안으로 돌출된 돌출부(114)를 포함한다. 한편, 돌출부(114)는 반드시 마련되지 않아도 된다. 도 2에 나타내는 바와 같이 오목부(113)의 깊이는 H1이고, 돌출부(114)의 오목부(113)의 바닥으로부터의 높이는 H2이며, H2＜H1의 관계를 충족한다.
돌출부(114)는 절두체 형태의 형상을 가진다. 본 실시형태에서는 돌출부(114)에서 오목부(113)의 바닥으로부터 멀어짐에 따라 횡단 면적이 커진다. 단, 돌출부(114)에서 오목부(113)의 바닥으로부터 멀어짐에 따라 횡단 면적이 작아져도 된다. 또는 돌출부(114)의 횡단 면적이 오목부(113)의 바닥으로부터의 거리에 상관 없이 일정해도 된다.
한쪽의 주면(111)에 직교하는 방향에서 보아, 구멍부(131)의 내부 전체가 돌출부(114)의 상면(114t)과 겹친다. 도 2에 나타내는 바와 같이, 한쪽의 주면(111)에 직교하는 방향에서 보아, 구멍부(131)의 내측의 면적은 S1이고, 돌출부(114)의 상면(114t)의 면적은 S2이며, S2≥S1의 관계를 충족한다.
본 실시형태에서는 하부전극층(150)과 돌출부(114)의 상면(114t) 사이에 보강용 하부전극층(180)이 마련된다. 한편, 보강용 하부전극층(180)은 반드시 마련되지 않아도 된다. 보강용 하부전극층(180)은 반드시 도전성을 가지지 않아도 되고, 금속으로 구성되지 않아도 된다.
도 2에 나타내는 바와 같이, 단결정 압전체층(130)에 전압을 인가하는 부분의 하부전극층(150)의 두께는 t1이고, 돌출부(114)의 상면(114t)과 구멍부(131) 사이에 위치하는 부분의 하부전극층(150)과 보강용 하부전극층(180)을 합친 두께는 t2이며, t2＞t1의 관계를 충족한다.
즉, 하부전극층(150)과 보강용 하부전극층(180)을 포함하는 하부전극층에서 돌출부(114)의 상면(114t)과 구멍부(131) 사이에 위치하는 부분은 단결정 압전체층(130)에 전압을 인가하는 부분보다 두껍다.
보강용 하부전극층(180)이 마련되지 않은 경우는 하부전극층(150)에서 돌출부(114)의 상면(114t)과 구멍부(131) 사이에 위치하는 부분은 단결정 압전체층(130)에 전압을 인가하는 부분보다 두껍다.
돌출부(114)의 상면(114t)은 하부전극층과 접한다. 본 실시형태에서는 돌출부(114)의 상면(114t)은 보강용 하부전극층(180)과 접한다.
이하, 본 발명의 실시형태 1에 따른 압전 디바이스(100)의 제조 방법에 대해 설명한다.
도 3은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층의 하면에 하부전극층을 마련한 상태를 나타내는 단면도이다. 형성 시의 단결정 압전체층(130)의 두께는 본 실시형태에 따른 압전 디바이스(100)에 최종적으로 포함되는 단결정 압전체층(130)의 두께보다 두껍다.
도 3에 나타내는 바와 같이, 리프트 오프법, 도금법, 또는 에칭법 등에 의해, 단결정 압전체층(130)의 하면에 하부전극층(150)을 마련한다. 본 실시형태에서는 하부전극층(150)의 하면의 일부에 보강용 하부전극층(180)을 더 마련한다.
도 4는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 기부에 오목부 및 돌출부를 형성하기 전의 상태를 나타내는 단면도이다. 도 5는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 기부에 오목부 및 돌출부를 형성한 상태를 나타내는 단면도이다.
도 3 및 도 4에 나타내는 바와 같이, 기부(110)의 한쪽의 주면(111) 측으로부터 기부(110)에 대하여, 심도 반응성 이온 에칭(DRIE: Deep Reactive Ion Etching) 등에 의해, 기부(110)에 오목부(113) 및 돌출부(114)를 형성한다.
도 6은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층의 하면에 기부를 접합시킨 상태를 나타내는 단면도이다.
도 6에 나타내는 바와 같이, 표면활성화 접합 또는 원자확산 접합 등에 의해, 단결정 압전체층(130)의 하면에 기부(110)의 한쪽의 주면(111)을 접합시킨다. 이 접합면에 Ti 등으로 이루어지는 접합층을 개재시켜도 된다. 이로써, 오목부(113)의 내부가 밀폐 공간이 된다. 이때, 보강용 하부전극층(180)과 돌출부(114)의 상면(114t)이 접한 상태가 된다. 한편, 보강용 하부전극층(180)과 돌출부(114)의 상면(114t)은 접합되지 않고, 서로 접촉 및 분리가 가능하다.
본 실시형태에서는 오목부(113)의 내부에 이물이 침입하는 것을 억제하기 위해, 진공압하에서 단결정 압전체층(130)과 기부(110)를 접합시킨다. 이 경우, 상기 진공압은 저진공, 중진공, 고진공 및 초고진공 중 어느 것이어도 된다. 이와 같이 단결정 압전체층(130)과 기부(110)를 접합하기 때문에 오목부(113)의 내부 압력은 부압이 된다.
한편, 단결정 압전체층(130)과 기부(110)를 접합시킬 때의 분위기는 진공압하에 한정되지 않는다. 단결정 압전체층(130)은 대기압하에서 기부(110)와 접합되어도 되고, 대기압보다 높은 압력하에서 기부(110)와 접합되어도 된다.
도 7은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층의 상면을 깎은 상태를 나타내는 단면도이다. 도 7에 나타내는 바와 같이, 단결정 압전체층(130)의 상면을 CMP 등에 의해 깎고, 단결정 압전체층(130)을 원하는 두께로 한다. 이 경우, 단결정 압전체층(130)의 두께는 전압의 인가에 의한 단결정 압전체층(130)의 원하는 신축량이 얻어지도록 조정된다.
한편, 단결정 압전체층(130)의 상면 측에 미리 이온 주입함으로써, 박리층을 형성해도 된다. 이 경우, 단결정 압전체층(130)의 상면을 CMP 등에 의해 깎기 전에 박리층을 박리시킴으로써, 단결정 압전체층(130)의 두께 조정이 용이해진다.
도 8은 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층의 상면에 상부전극층을 마련한 상태를 나타내는 단면도이다. 도 8에 나타내는 바와 같이, 리프트 오프법, 도금법, 또는 에칭법 등에 의해, 단결정 압전체층(130)의 상면의 일부에 상부전극층(140)을 마련한다. 이와 같이 하여, 적층부(120)가 기부(110)의 한쪽의 주면(111) 측에 적층된다. 한편, RIE 등에 의해, 적층부(120)에 오목부(113)와 연통하는 관통 슬릿이 마련되어도 된다.
또한, 상부전극층(140)에서 기부(110)의 상방에 위치하는 부분의 상면에 접속되도록, 포토리소그래피법, 또는 리프트 오프법 등을 이용하여 제1 인출배선(160)을 형성한다.
도 9는 본 발명의 실시형태 1에 따른 압전 디바이스의 제조 방법에서 단결정 압전체층에 구멍부를 마련한 상태를 나타내는 단면도이다. 도 9에 나타내는 바와 같이, RIE 등의 에칭법에 의해, 단결정 압전체층(130)에 구멍부(131)을 마련한다.
마지막으로, 포토리소그래피법, 또는 리프트 오프법 등을 이용하여, 제2 인출배선(170)을 형성한다. 상기의 공정에 의해, 도 2에 나타내는 바와 같은 본 발명의 실시형태 1에 따른 압전 디바이스(100)가 제조된다.
상기와 같이, 본 실시형태에 따른 압전 디바이스(100)에서는 하부전극층(150)이 오목부(113) 안에만 위치함으로써, 상부전극층(140)과 하부전극층(150)에 의해 전압이 인가되어서 단결정 압전체층(130)이 진동했을 때, 하부전극층(150)을 통해 압전 디바이스(100)의 둘레 가장자리에 진동이 전파하여 감쇠하는 것을 억제할 수 있다. 그 결과, 압전 디바이스(100)의 여진 효율을 높게 할 수 있다.
본 실시형태에 따른 압전 디바이스(100)에서는 기부(110)는 오목부(113)의 바닥으로부터 오목부(113) 안으로 돌출된 돌출부(114)를 포함하고, 돌출부(114)의 상면(114t)은 하부전극층과 접한다. 이로써, 돌출부(114)에 의해 적층부(120)를 지지하여, 적층부(120)가 오목부(113) 측으로 만곡하는 것을 억제할 수 있다.
본 실시형태에 따른 압전 디바이스(100)에서는 단결정 압전체층(130)에서 하부전극층(150)의 상방에 위치하는 부분에, 한쪽의 주면(111)으로부터 다른 쪽의 주면(112)까지 관통한 구멍부(131)가 마련되고, 구멍부(131) 안에서 하부전극층(150)에 전기적으로 접속된 제2 인출배선(170)이 마련되며, 한쪽의 주면(111)에 직교하는 방향에서 보아, 구멍부(131)의 내부 전체가 돌출부(114)의 상면(114t)과 겹친다. 이로써, 돌출부(114)에 의해 보강용 하부전극층(180), 하부전극층(150) 및 제2 인출배선(170)을 지지하여, 제2 인출배선(170)의 형성 시에 적층부(120)에 크랙이 발생하는 것을 억제할 수 있다.
본 실시형태에 따른 압전 디바이스(100)에서는 하부전극층에서 돌출부(114)의 상면(114t)과 구멍부(131) 사이에 위치하는 부분은 단결정 압전체층(130)에 전압을 인가하는 부분보다 두껍다. 이로써, 하부전극층의 전극인출부를 보강하여 압전 디바이스(100)의 신뢰성을 향상시킬 수 있다.
본 실시형태에 따른 압전 디바이스(100)에서는 오목부(113)의 내부가 밀폐됨으로써, 오목부(113)의 내부로 이물이 혼입되는 것을 억제할 수 있다.
본 실시형태에 따른 압전 디바이스(100)에서는 단결정 압전체층(130)은 탄탈산리튬, 니오브산리튬 또는 수정으로 구성됨으로써, 단결정 압전체층(130)의 분극 상태를 똑같이 하여 압전 디바이스(100)의 여진 특성을 향상시킬 수 있다.
(실시형태 2)
이하, 본 발명의 실시형태 2에 따른 압전 디바이스에 대해 도면을 참조하여 설명한다. 본 발명의 실시형태 2에 따른 압전 디바이스는 1쌍의 전극층이 하부전극층만으로 구성된 점이 본 발명의 실시형태 1에 따른 압전 디바이스(100)와 주로 다르기 때문에 본 발명의 실시형태 1에 따른 압전 디바이스(100)와 동일한 구성에 대해서는 설명을 반복하지 않는다.
도 10은 본 발명의 실시형태 2에 따른 압전 디바이스의 구성을 나타내는 평면도이다. 도 11은 도 10의 압전 디바이스를 XI-XI선 화살표방향에서 본 단면도이다.
도 10 및 도 11에 나타내는 바와 같이, 본 발명의 실시형태 2에 따른 압전 디바이스(200)는 기부(110)와 적층부(220)를 포함한다.
적층부(220)는 단결정 압전체층(130)과 1쌍의 전극층을 포함한다. 1쌍의 전극층은 단결정 압전체층(130)에 전압을 인가한다. 본 실시형태에서는 1쌍의 전극층은 하부전극층(250)만으로 구성된다. 도 10에 나타내는 바와 같이, 하부전극층(250)에서 1쌍의 빗살형상의 전극층이 구성된다. 빗살형상의 전극층들 사이에 위치하는 단결정 압전체층(130)에 전압이 인가된다.
단결정 압전체층(130)에는 구멍부(131)와, 구멍부(131)와는 상이한 다른 구멍부가 마련된다. 구멍부(131)는 1쌍의 전극층 중 한쪽의 상방에 위치하고, 다른 구멍부는 1쌍의 전극층 중 다른 쪽의 상방에 위치한다. 도 10에 나타내는 바와 같이, 제1 인출배선(160)은 제2 인출배선(170)과 마찬가지로, 다른 구멍부 내에서 하부전극층(250)의 상면에 접속되고, 다른 구멍부의 내면을 덮으면서, 단결정 압전체층(130)의 기부(110) 측과는 반대 측의 면을 따라 인출된다. 다른 구멍부의 하방에는 다른 돌출부 및 다른 보강용 하부전극층이 마련된다. 이로써, 다른 돌출부에 의해 다른 보강용 하부전극층, 하부전극층(250) 및 제1 인출배선(160)을 지지하여, 제1 인출배선(160)의 형성 시에 적층부(220)에 크랙이 발생하는 것을 억제할 수 있다.
본 발명의 실시형태 2에 따른 압전 디바이스(200)에서는 1쌍의 전극층이 하부전극층(250)만으로 구성되기 때문에, 1쌍의 전극층은 오목부(113) 안의 밀폐 공간에 배치된다. 이로써, 1쌍의 전극층을 보호할 수 있기 때문에, 압전 디바이스(200)의 내(耐)환경성을 향상시킬 수 있다.
상술한 실시형태의 설명에서 조합이 가능한 구성을 서로 조합해도 된다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아닌 청구범위에 의해 나타내지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
100, 200: 압전 디바이스
110: 기부
111, 112: 주면
113: 오목부
114: 돌출부
114t: 상면
120, 220: 적층부
130: 단결정 압전체층
131: 구멍부
140: 상부전극층
150, 250: 하부전극층
160: 제1 인출배선
170: 제2 인출배선
180: 보강용 하부전극층.

Claims (5)

  1. 한쪽의 주면(主面)과, 상기 한쪽의 주면과는 반대 측에 위치하는 다른 쪽의 주면을 포함하면서 상기 한쪽의 주면에 형성된 오목부를 가지는 기부(基部)와,
    상기 오목부를 상방(上方)으로부터 덮도록 상기 기부의 상기 한쪽의 주면 측에 적층된 적층부를 포함하고,
    상기 적층부는 적어도 상기 오목부의 상방에서, 단결정 압전체층과, 상기 단결정 압전체층에 전압을 인가하는 1쌍의 전극층을 포함하며,
    상기 1쌍의 전극층의 적어도 일부를 구성하고, 상기 단결정 압전체층의 상기 기부 측을 따라 연장되는 하부전극층은 상기 오목부 안에만 위치하는, 압전 디바이스.
  2. 제1항에 있어서,
    상기 기부는 상기 오목부의 바닥으로부터 상기 오목부 안으로 돌출된 돌출부를 포함하고,
    상기 돌출부의 상면(上面)은 상기 하부전극층과 접하는, 압전 디바이스.
  3. 제2항에 있어서,
    상기 단결정 압전체층에서 상기 하부전극층의 상방에 위치하는 부분에, 상기 한쪽의 주면으로부터 상기 다른 쪽의 주면까지 관통한 구멍부가 마련되고,
    상기 구멍부 내에서 상기 하부전극층에 전기적으로 접속된 인출배선이 마련되며,
    상기 한쪽의 주면에 직교하는 방향에서 보아, 상기 구멍부의 내부 전체가 상기 돌출부의 상기 상면과 겹치는, 압전 디바이스.
  4. 제3항에 있어서,
    상기 하부전극층에서 상기 돌출부의 상기 상면과 상기 구멍부 사이에 위치하는 부분은 상기 단결정 압전체층에 전압을 인가하는 부분보다 두꺼운, 압전 디바이스.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 단결정 압전체층은 탄탈산리튬, 니오브산리튬 또는 수정으로 구성되는, 압전 디바이스.
KR1020227027468A 2020-02-26 2021-02-22 압전 디바이스 KR20220126741A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020030351 2020-02-26
JPJP-P-2020-030351 2020-02-26
PCT/JP2021/006585 WO2021172259A1 (ja) 2020-02-26 2021-02-22 圧電デバイス

Publications (1)

Publication Number Publication Date
KR20220126741A true KR20220126741A (ko) 2022-09-16

Family

ID=77489978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027468A KR20220126741A (ko) 2020-02-26 2021-02-22 압전 디바이스

Country Status (4)

Country Link
US (1) US20220384708A1 (ko)
KR (1) KR20220126741A (ko)
CN (1) CN115210891A (ko)
WO (1) WO2021172259A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2431512B (en) * 2004-06-25 2008-05-21 Murata Manufacturing Co Piezoelectric device
JP2009225232A (ja) * 2008-03-18 2009-10-01 Tdk Corp 共振子フィルタ
JP5708290B2 (ja) * 2011-06-17 2015-04-30 セイコーエプソン株式会社 Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス、圧力センサー、及び超音波トランスデューサー
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Modeling, Fabrication, and Characterization of Piezoelectric Micromachined Ultrasonic Transducer Arrays Based on Cavity SOI Wafers" Y. Lu et al., Journal Microelectromechanical Systems, vol.24, no.4, August 2015, p.1143-1149.

Also Published As

Publication number Publication date
WO2021172259A1 (ja) 2021-09-02
CN115210891A (zh) 2022-10-18
US20220384708A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
JP4930381B2 (ja) 圧電振動装置
CN111033774B (zh) 压电器件以及压电器件的制造方法
CN112470298B (zh) Mems器件
US20220246831A1 (en) Piezoelectric device
WO2020059200A1 (ja) 圧電デバイス
US20210343929A1 (en) Piezoelectric device
US20230115834A1 (en) Piezoelectric device
KR20220126741A (ko) 압전 디바이스
JP2020123748A (ja) 圧電デバイス及び圧電デバイスの製造方法
US20220246830A1 (en) Piezoelectric device
WO2022158249A1 (ja) 弾性波装置、フィルタ装置及び弾性波装置の製造方法
WO2021210595A1 (ja) 圧電デバイス
JP7485027B2 (ja) 圧電デバイス
WO2021100248A1 (ja) 圧電デバイス
WO2021210596A1 (ja) 圧電デバイス
US20220384707A1 (en) Piezoelectric device
US20220045261A1 (en) Piezoelectric device
WO2020059199A1 (ja) 圧電デバイス
US20220271728A1 (en) Piezoelectric element
WO2020026611A1 (ja) 圧電デバイス
WO2020027138A1 (ja) Ｍｅｍｓデバイス
JP2016005162A (ja) 電子部品装置
CN115668770A (zh) 压电器件
CN115700062A (zh) 压电器件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal