WO2021210596A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2021210596A1
WO2021210596A1 PCT/JP2021/015376 JP2021015376W WO2021210596A1 WO 2021210596 A1 WO2021210596 A1 WO 2021210596A1 JP 2021015376 W JP2021015376 W JP 2021015376W WO 2021210596 A1 WO2021210596 A1 WO 2021210596A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
piezoelectric layer
crystal piezoelectric
layer
recess
Prior art date
Application number
PCT/JP2021/015376
Other languages
English (en)
French (fr)
Inventor
諭卓 岸本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2021210596A1 publication Critical patent/WO2021210596A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Definitions

  • the present invention relates to a piezoelectric device.
  • Non-Patent Document 1 Single crystal FBAR with LiNbO 3 and LiTaO 3 ", Proceedings of Symposium on Ultrasonic Electronics, Vol.28, (2007), pp.151-152.
  • Non-Patent Document 1 a hollow portion is formed.
  • Non-Patent Document 1 a support layer is provided to form a hollow portion, and the configuration is complicated.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric device having a hollow portion with a simple configuration.
  • the piezoelectric device based on the present invention includes a base portion and a laminated portion.
  • the base includes one main surface that is a flat surface and the other main surface that is located on the opposite side of one main surface.
  • the laminated portion is laminated on one main surface side of the base portion.
  • the laminated portion includes a single crystal piezoelectric layer and a pair of electrode layers for applying a voltage to the single crystal piezoelectric layer.
  • a recess is formed in the facing surface of the single crystal piezoelectric layer facing one main surface of the base.
  • the single crystal piezoelectric layer is joined to one main surface of the base portion at a portion other than the recess on the facing surface.
  • a piezoelectric device having a hollow portion can be easily configured.
  • FIG. 5 is a cross-sectional view showing a single crystal piezoelectric layer in a state before forming a recess in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a single crystal piezoelectric layer in a state where recesses are formed in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • It is sectional drawing which shows the state which provided the lower electrode layer in the recess of the single crystal piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on one Embodiment of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a facing surface of a single crystal piezoelectric layer and one main surface of a base portion are joined in the method for manufacturing a piezoelectric device according to an embodiment of the present invention. It is sectional drawing which shows the state which the upper surface of the single crystal piezoelectric layer was shaved in the manufacturing method of the piezoelectric device which concerns on one Embodiment of this invention.
  • FIG. 1 is a cross-sectional view showing the configuration of a piezoelectric device according to an embodiment of the present invention.
  • the piezoelectric device 100 according to the embodiment of the present invention includes a base portion 110 and a laminated portion 120.
  • the base 110 includes one main surface 111 which is a flat surface and the other main surface 112 located on the opposite side of one main surface 111.
  • the base 110 is made of Si.
  • the material constituting the base 110 is not limited to Si.
  • the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • the laminated portion 120 includes a single crystal piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the single crystal piezoelectric layer 130.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 150.
  • the single crystal piezoelectric layer 130 is located above the base 110.
  • the single crystal piezoelectric layer 130 is located on one main surface 111 of the base 110.
  • a recess 132 is formed in the facing surface 131 of the single crystal piezoelectric layer 130 facing one main surface 111 of the base 110.
  • the outer shape of the recess 132 is circular when viewed from the direction orthogonal to the facing surface 131, but may be elliptical or polygonal, or may have any other shape.
  • the single crystal piezoelectric layer 130 is joined to one main surface 111 of the base 110 at a portion of the facing surface 131 other than the recess 132.
  • the inside of the recess 132 is a closed space.
  • the pressure inside the recess 132 is a negative pressure.
  • the pressure inside the recess 132 may be atmospheric pressure or positive pressure.
  • the single crystal piezoelectric layer 130 is composed of lithium tantalate or lithium niobate.
  • the single crystal piezoelectric layer 130 composed of lithium tantalate or lithium niobate has a uniform polarization state.
  • the single crystal piezoelectric layer 130 may be made of quartz.
  • the upper electrode layer 140 is arranged above the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is arranged above a part of the single crystal piezoelectric layer 130.
  • An adhesion layer made of, for example, Ti, Cr, Ni, NiCr, or the like may be arranged between the upper electrode layer 140 and the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is made of a metal such as Al, Pt, Mo or W.
  • the upper electrode layer 140 is arranged so that at least a part of the upper electrode layer 140 is located above the recess 132.
  • a pair of upper electrode layers 140 are formed above the recess 132 at intervals from each other.
  • the first lead-out wiring 160 is made of a metal such as Au, Pt or Al.
  • a close contact layer may be formed between the first lead-out wiring 160 and the upper electrode layer 140.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr. Further, the first lead-out wiring 160 and the upper electrode layer 140 are in ohmic contact with each other.
  • the lower electrode layer 150 is arranged so as to face at least a part of each of the pair of upper electrode layers 140 with the single crystal piezoelectric layer 130 interposed therebetween.
  • the lower electrode layer 150 constitutes a part of the pair of electrode layers.
  • the upper electrode layers 140 are electrically connected to each other via the lower electrode layer 150.
  • the lower electrode layer 150 extends along the base 110 side of the single crystal piezoelectric layer 130. Specifically, the lower electrode layer 150 extends along the bottom surface of the recess 132 of the single crystal piezoelectric layer 130. In the present embodiment, the lower electrode layer 150 is located only in the recess 132. However, the position where the lower electrode layer 150 is arranged is not limited to the recess 132, and at least a part of the lower electrode layer 150 may be located in the recess 132.
  • the lower electrode layer 150 is made of a metal such as Al, Pt, Mo or W.
  • the thickness dimension t1 of the lower electrode layer 150 is less than the depth dimension H1 of the recess 132.
  • FIG. 2 is a cross-sectional view showing a single crystal piezoelectric layer in a state before forming a recess in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing a single crystal piezoelectric layer in a state where recesses are formed in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • the thickness of the single crystal piezoelectric layer 130 at the time of formation shown in FIG. 2 is thicker than the thickness of the single crystal piezoelectric layer 130 finally included in the piezoelectric device 100 according to the present embodiment.
  • the single crystal piezoelectric layer 130 is formed by reactive ion etching (RIE) or the like from the facing surface 131 side of the single crystal piezoelectric layer 130 to the single crystal piezoelectric layer 130.
  • RIE reactive ion etching
  • FIG. 4 is a cross-sectional view showing a state in which a lower electrode layer is provided in a recess of a single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • the lower electrode layer 150 is provided in the recess 132 of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • FIG. 5 is a cross-sectional view showing a base portion before being bonded to the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a state in which the facing surface of the single crystal piezoelectric layer and one main surface of the base portion are joined in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • the facing surface 131 of the single crystal piezoelectric layer 130 and one main surface 111 of the base 110 are bonded by direct bonding such as surface activation bonding or atomic diffusion bonding.
  • a bonding layer made of Ti or the like may be interposed in the bonding surface. As a result, the inside of the recess 132 becomes a closed space.
  • the single crystal piezoelectric layer 130 and the base 110 are joined under vacuum pressure in order to prevent foreign matter from entering the recess 132.
  • the vacuum pressure may be any of low vacuum, medium vacuum, high vacuum and ultra high vacuum. Since the single crystal piezoelectric layer 130 and the base 110 are joined in this way, the pressure inside the recess 132 becomes a negative pressure.
  • the atmosphere when joining the single crystal piezoelectric layer 130 and the base 110 is not limited to vacuum pressure.
  • the single crystal piezoelectric layer 130 may be bonded to the base 110 under atmospheric pressure, or may be bonded to the base 110 under a pressure higher than atmospheric pressure.
  • FIG. 7 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to an embodiment of the present invention.
  • the upper surface of the single crystal piezoelectric layer 130 is shaved by CMP (Chemical Mechanical Polishing) or the like to make the single crystal piezoelectric layer 130 a desired thickness.
  • CMP Chemical Mechanical Polishing
  • the thickness of the single crystal piezoelectric layer 130 is adjusted so that the desired excitation of the single crystal piezoelectric layer 130 can be obtained by applying a voltage.
  • a release layer may be formed by implanting ions in advance on the upper surface side of the single crystal piezoelectric layer 130.
  • the thickness of the single crystal piezoelectric layer 130 can be easily adjusted by peeling the peeling layer before the upper surface of the single crystal piezoelectric layer 130 is scraped by CMP or the like.
  • an upper electrode layer 140 is provided on a part of the upper surface of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • the first lead-out wiring 160 is formed by using a photolithography method, a lift-off method, or the like so as to be connected to the upper surface of the upper electrode layer 140.
  • the piezoelectric device 100 according to the embodiment of the present invention as shown in FIG. 1 is manufactured.
  • the recess 132 is formed in the facing surface 131 facing one main surface 111 of the base 110 in the single crystal piezoelectric layer 130.
  • the single crystal piezoelectric layer 130 is joined to one main surface 111 of the base 110 at a portion of the facing surface 131 other than the recess 132.
  • a space can be formed between the lower electrode layer 150 and the base portion 110, so that the piezoelectric device 100 having a hollow portion can be easily configured.
  • the lower electrode layer 150 that constitutes at least a part of the pair of electrode layers and extends along the base 110 side of the single crystal piezoelectric layer 130 is formed. It is located in the recess 132, and the thickness dimension t1 of the lower electrode layer 150 is less than the depth dimension H1 of the recess 132. As a result, a space can be provided directly under the lower electrode layer 150, so that the excitation characteristics of the piezoelectric device 100 can be improved.
  • the lower electrode layer 150 is located only in the recess 132.
  • the single crystal piezoelectric layer 130 and the base 110 are joined to each other, it is not necessary to align the single crystal piezoelectric layer 130 and the base 110 with high precision. Therefore, the single crystal piezoelectric layer 130 and the base 110 are not required to be aligned with each other. It becomes possible to easily join the 110.
  • a voltage is applied by the upper electrode layer 140 and the lower electrode layer 150 and the single crystal piezoelectric layer 130 vibrates, the vibration is suppressed from propagating to the peripheral edge of the piezoelectric device 100 through the lower electrode layer 150 and being attenuated. can. As a result, the excitation efficiency of the piezoelectric device 100 can be increased.
  • the single crystal piezoelectric layer 130 is directly bonded to the base 110. As a result, the piezoelectric device 100 can be easily configured.
  • Piezoelectric device 110 base, 111 one main surface, 112 other main surface, 120 laminated part, 130 single crystal piezoelectric layer, 131 facing surface, 132 recess, 140 upper electrode layer, 150 lower electrode layer, 160 first Drawer wiring.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

基部(１１０)と、積層部(１２０)とを備える。基部(１１０)は、平坦面である一方の主面(１１１)と、一方の主面(１１１)とは反対側に位置する他方の主面(１１２)とを含む。積層部(１２０)は、基部(１１０)の一方の主面(１１１)側に積層されている。積層部(１２０)は、単結晶圧電体層(１３０)と、単結晶圧電体層(１３０)に電圧を印加する１対の電極層とを含む。単結晶圧電体層(１３０)における基部(１１０)の一方の主面(１１１)と対向している対向面(１３１)に、凹部(１３２)が形成されている。単結晶圧電体層(１３０)は、対向面(１３１)における凹部(１３２)以外の部分にて基部(１１０)の一方の主面(１１１)と接合されている。

Description

圧電デバイス
　本発明は、圧電デバイスに関する。
　圧電デバイスの構成を開示した先行文献として、"Single　crystal　FBAR　with　LiNbO3　and　LiTaO3",　Proceedings　of　Symposium　on　Ultrasonic　Electronics,　Vol.28,　(2007),　pp.151-152　(非特許文献１)がある。非特許文献１に記載された圧電デバイスにおいては、中空部が形成されている。
"Single　crystal　FBAR　with　LiNbO3　and　LiTaO3",　Proceedings　of　Symposium　on　Ultrasonic　Electronics,　Vol.28,　(2007),　pp.151-152
　非特許文献１に記載された圧電デバイスにおいては、中空部を形成するために支持層が設けられており、構成が複雑である。
　本発明は上記の問題点に鑑みてなされたものであって、簡易な構成で中空部を有する圧電デバイスを提供することを目的とする。
　本発明に基づく圧電デバイスは、基部と、積層部とを備える。基部は、平坦面である一方の主面と、一方の主面とは反対側に位置する他方の主面とを含む。積層部は、基部の一方の主面側に積層されている。積層部は、単結晶圧電体層と、単結晶圧電体層に電圧を印加する１対の電極層とを含む。単結晶圧電体層における基部の一方の主面と対向している対向面に、凹部が形成されている。単結晶圧電体層は、対向面における凹部以外の部分にて基部の一方の主面と接合されている。
　本発明によれば、中空部を有する圧電デバイスを簡易に構成することができる。
本発明の一実施形態に係る圧電デバイスの構成を示す横断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、凹部を形成する前の状態の単結晶圧電体層を示す断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、凹部を形成した状態の単結晶圧電体層を示す断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の凹部内に下部電極層を設けた状態を示す断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層と接合される前の基部を示す断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の対向面と基部の一方の主面とを接合させた状態を示す断面図である。 本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。
　以下、本発明の一実施形態に係る圧電デバイスについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　図１は、本発明の一実施形態に係る圧電デバイスの構成を示す横断面図である。図１に示すように、本発明の一実施形態に係る圧電デバイス１００は、基部１１０と、積層部１２０とを備えている。
　基部１１０は、平坦面である一方の主面１１１と、一方の主面１１１とは反対側に位置する他方の主面１１２とを含んでいる。本実施形態において、基部１１０はＳｉで構成されている。ただし、基部１１０を構成する材料は、Ｓｉに限定されない。
　積層部１２０は、基部１１０の一方の主面１１１側に積層されている。積層部１２０は、単結晶圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、単結晶圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層１５０とで構成されている。
　単結晶圧電体層１３０は、基部１１０より上側に位置している。本実施形態においては、単結晶圧電体層１３０は、基部１１０の一方の主面１１１上に位置している。単結晶圧電体層１３０における基部１１０の一方の主面１１１と対向している対向面１３１に、凹部１３２が形成されている。本実施形態においては、対向面１３１に直交する方向から見て、凹部１３２の外形は、円形であるが、楕円形または多角形であってもよいし、その他任意の形状であってもよい。単結晶圧電体層１３０は、対向面１３１における凹部１３２以外の部分にて基部１１０の一方の主面１１１と接合されている。
　本実施形態においては、凹部１３２の内部は、密閉空間になっている。本実施形態に係る圧電デバイス１００においては、凹部１３２の内部の圧力が負圧である。なお、凹部１３２の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　単結晶圧電体層１３０は、タンタル酸リチウムまたはニオブ酸リチウムで構成されている。タンタル酸リチウムまたはニオブ酸リチウムで構成された単結晶圧電体層１３０は、分極状態が一様である。単結晶圧電体層１３０は、水晶で構成されていてもよい。
　上部電極層１４０は、単結晶圧電体層１３０の上側に配置されている。本実施形態において、上部電極層１４０は単結晶圧電体層１３０の一部の上側に配置されている。なお、上部電極層１４０と単結晶圧電体層１３０との間に、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒなどで構成された密着層が配置されていてもよい。上部電極層１４０は、たとえばＡｌ、Ｐｔ、ＭｏまたはＷなどの金属で構成されている。
　上部電極層１４０は、上部電極層１４０の少なくとも一部が凹部１３２の上方に位置するように配置されている。本実施形態においては、凹部１３２の上方において、互いに間隔をあけて１対の上部電極層１４０が形成されている。
　１対の上部電極層１４０の各々は、第１引出配線１６０と接続されている。第１引出配線１６０は、たとえばＡｕ、ＰｔまたはＡｌなどの金属で構成されている。第１引出配線１６０と上部電極層１４０との間には、密着層が形成されていてもよい。当該密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成されている。また、第１引出配線１６０と上部電極層１４０とは、オーミック接触している。
　下部電極層１５０は、単結晶圧電体層１３０を挟んで１対の上部電極層１４０の各々の少なくとも一部に対向するように配置されている。本実施形態においては、下部電極層１５０は、上記１対の電極層の一部を構成している。下部電極層１５０を介して上部電極層１４０同士が互いに電気的に接続される。
　下部電極層１５０は、単結晶圧電体層１３０の基部１１０側に沿って延在している。具体的には、下部電極層１５０は、単結晶圧電体層１３０の凹部１３２の底面に沿って延在している。本実施形態においては、下部電極層１５０は、凹部１３２内のみに位置している。ただし、下部電極層１５０が配置される位置は、凹部１３２内のみに限られず、下部電極層１５０の少なくとも一部が凹部１３２内に位置していればよい。下部電極層１５０は、たとえばＡｌ、Ｐｔ、ＭｏまたはＷなどの金属で構成されている。
　図１に示すように、下部電極層１５０の厚みの寸法ｔ１は、凹部１３２の深さの寸法Ｈ１未満である。
　以下、本発明の一実施形態に係る圧電デバイス１００の製造方法について説明する。
　図２は、本発明の一実施形態に係る圧電デバイスの製造方法において、凹部を形成する前の状態の単結晶圧電体層を示す断面図である。図３は、本発明の一実施形態に係る圧電デバイスの製造方法において、凹部を形成した状態の単結晶圧電体層を示す断面図である。
　図２に示す形成時の単結晶圧電体層１３０の厚みは、本実施形態に係る圧電デバイス１００に最終的に含まれる単結晶圧電体層１３０の厚みより厚い。
　図３に示すように、単結晶圧電体層１３０の対向面１３１側から単結晶圧電体層１３０に対して、反応性イオンエッチング(ＲＩＥ：Reactive　Ion　Etching)などにより、単結晶圧電体層１３０に凹部１３２を形成する。
　図４は、本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の凹部内に下部電極層を設けた状態を示す断面図である。図４に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の凹部１３２内に下部電極層１５０を設ける。
　図５は、本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層と接合される前の基部を示す断面図である。図６は、本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の対向面と基部の一方の主面とを接合させた状態を示す断面図である。
　図５および図６に示すように、表面活性化接合または原子拡散接合などの直接接合により、単結晶圧電体層１３０の対向面１３１と、基部１１０の一方の主面１１１とを接合させる。この接合面に、Ｔｉなどからなる接合層を介在させてもよい。これにより、凹部１３２の内部が、密閉空間となる。
　本実施形態においては、凹部１３２の内部に異物が侵入することを抑制するため、真空圧下で単結晶圧電体層１３０と基部１１０とを接合させる。この場合、上記真空圧は、低真空、中真空、高真空および超高真空のいずれであってもよい。このように単結晶圧電体層１３０と基部１１０とを接合するため、凹部１３２の内部の圧力は負圧となる。
　なお、単結晶圧電体層１３０と基部１１０とを接合させる際の雰囲気は、真空圧下に限定されない。単結晶圧電体層１３０は、大気圧下で基部１１０と接合されてもよいし、大気圧より高い圧力下で基部１１０と接合されてもよい。
　図７は、本発明の一実施形態に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。図７に示すように、単結晶圧電体層１３０の上面をＣＭＰ(Chemical　Mechanical　Polishing)などにより削って、単結晶圧電体層１３０を所望の厚みにする。この場合、単結晶圧電体層１３０の厚みは、電圧の印加による単結晶圧電体層１３０の所望の励振が得られるように調整される。
　なお、単結晶圧電体層１３０の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、単結晶圧電体層１３０の上面をＣＭＰなどにより削る前に、剥離層を剥離させることにより、単結晶圧電体層１３０の厚み調整が容易になる。
　図１に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部１２０が基部１１０の一方の主面１１１側に積層される。さらに、上部電極層１４０の上面に接続されるように、フォトリソグラフィ法、または、リフトオフ法などを用いて、第１引出配線１６０を形成する。
　上記の工程により、図１に示すような本発明の一実施形態に係る圧電デバイス１００が製造される。
　上記のように、本実施形態に係る圧電デバイス１００においては、単結晶圧電体層１３０における基部１１０の一方の主面１１１と対向している対向面１３１に、凹部１３２が形成されている。単結晶圧電体層１３０は、対向面１３１における凹部１３２以外の部分にて基部１１０の一方の主面１１１と接合されている。これにより、下部電極層１５０と基部１１０との間に空間を形成することができるため、中空部を有する圧電デバイス１００を簡易に構成することができる。
　本実施形態に係る圧電デバイス１００においては、１対の電極層の少なくとも一部を構成し、単結晶圧電体層１３０の基部１１０側に沿って延在する下部電極層１５０の少なくとも一部は、凹部１３２内に位置しており、下部電極層１５０の厚みの寸法ｔ１は、凹部１３２の深さの寸法Ｈ１未満である。これにより、下部電極層１５０の直下に空間を設けることができるため、圧電デバイス１００の励振特性を向上することができる。
　本実施形態に係る圧電デバイス１００においては、下部電極層１５０は、凹部１３２内のみに位置している。これにより、単結晶圧電体層１３０と基部１１０とを互いに接合する際に、単結晶圧電体層１３０と基部１１０との高精度の位置合わせが不要となるため、単結晶圧電体層１３０と基部１１０とを容易に接合することが可能となる。また、上部電極層１４０と下部電極層１５０とによって電圧が印加されて単結晶圧電体層１３０が振動した際、下部電極層１５０を通じて圧電デバイス１００の周縁に振動が伝搬して減衰することを抑制できる。その結果、圧電デバイス１００の励振効率を高くすることができる。
　本実施形態に係る圧電デバイス１００においては、単結晶圧電体層１３０は、基部１１０と直接接合されている。これにより、圧電デバイス１００を簡易に構成することができる。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００　圧電デバイス、１１０　基部、１１１　一方の主面、１１２　他方の主面、１２０　積層部、１３０　単結晶圧電体層、１３１　対向面、１３２　凹部、１４０　上部電極層、１５０　下部電極層、１６０　第１引出配線。

Claims (4)

  1. 　平坦面である一方の主面と、該一方の主面とは反対側に位置する他方の主面とを含む基部と、
    　前記基部の一方の主面側に積層された積層部とを備え、
    　前記積層部は、単結晶圧電体層と、該単結晶圧電体層に電圧を印加する１対の電極層とを含み、
    　前記単結晶圧電体層における前記基部の前記一方の主面と対向している対向面に、凹部が形成されており、
    　前記単結晶圧電体層は、前記対向面における前記凹部以外の部分にて前記基部の前記一方の主面と接合されている、圧電デバイス。
  2. 　前記１対の電極層の少なくとも一部を構成し、前記単結晶圧電体層の基部側に沿って延在する下部電極層の少なくとも一部は、前記凹部内に位置しており、
    　前記下部電極層の厚みの寸法は、前記凹部の深さの寸法未満である、請求項１に記載の圧電デバイス。
  3. 　前記下部電極層は、前記凹部内にのみ位置している、請求項２に記載の圧電デバイス。
  4. 　前記単結晶圧電体層は、前記基部と直接接合されている、請求項１から請求項３のいずれか１項に記載の圧電デバイス。
PCT/JP2021/015376 2020-04-16 2021-04-14 圧電デバイス WO2021210596A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020073697 2020-04-16
JP2020-073697 2020-04-16

Publications (1)

Publication Number Publication Date
WO2021210596A1 true WO2021210596A1 (ja) 2021-10-21

Family

ID=78084564

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015376 WO2021210596A1 (ja) 2020-04-16 2021-04-14 圧電デバイス

Country Status (1)

Country Link
WO (1) WO2021210596A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076066A1 (fr) * 1999-06-08 2000-12-14 Takaya Watanabe Vibrateur piezoelectrique
JP2002009583A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 圧電デバイス及びその製造方法
JP2007228356A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076066A1 (fr) * 1999-06-08 2000-12-14 Takaya Watanabe Vibrateur piezoelectrique
JP2002009583A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 圧電デバイス及びその製造方法
JP2007228356A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス

Similar Documents

Publication Publication Date Title
US9240540B2 (en) Piezoelectric device
JP2021044835A (ja) 波閉じ込め構造を有する板波デバイス及び作製方法
JP4060972B2 (ja) 圧電振動子及びその製造方法
CN108140723B (zh) 压电元件、压电传声器、压电谐振子以及压电元件的制造方法
JP6642499B2 (ja) 弾性波装置
WO2017026257A1 (ja) 圧電薄膜素子の製造方法
WO2021106265A1 (ja) 圧電デバイス
WO2021210596A1 (ja) 圧電デバイス
JP5263475B2 (ja) 圧電デバイスおよびその製造方法
US10700661B2 (en) Surface acoustic wave device with unidirectional transducer
US20230115834A1 (en) Piezoelectric device
WO2021210595A1 (ja) 圧電デバイス
JPWO2020166120A1 (ja) 圧電デバイス
WO2021172259A1 (ja) 圧電デバイス
WO2022158249A1 (ja) 弾性波装置、フィルタ装置及び弾性波装置の製造方法
WO2021106266A1 (ja) 圧電デバイス
US11706988B2 (en) Piezoelectric device and method of manufacturing the same
JP5020612B2 (ja) 圧電薄膜デバイス
WO2021166837A1 (ja) 圧電デバイス
WO2021049100A1 (ja) 圧電素子
WO2021100248A1 (ja) 圧電デバイス
JP7307397B2 (ja) 振動素子、振動子及び振動素子の製造方法
US20220045261A1 (en) Piezoelectric device
JP7188608B2 (ja) 圧電素子
JPH11340777A (ja) 圧電振動素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21789235

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21789235

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP