WO2021210595A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2021210595A1
WO2021210595A1 PCT/JP2021/015375 JP2021015375W WO2021210595A1 WO 2021210595 A1 WO2021210595 A1 WO 2021210595A1 JP 2021015375 W JP2021015375 W JP 2021015375W WO 2021210595 A1 WO2021210595 A1 WO 2021210595A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
layer
lower electrode
electrode layer
recess
Prior art date
Application number
PCT/JP2021/015375
Other languages
English (en)
French (fr)
Inventor
諭卓 岸本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180028099.4A priority Critical patent/CN115485869A/zh
Publication of WO2021210595A1 publication Critical patent/WO2021210595A1/ja
Priority to US17/965,867 priority patent/US20230043420A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Definitions

  • the present invention relates to a piezoelectric device.
  • Non-Patent Document 1 Single crystal FBAR with LiNbO 3 and LiTaO 3 ", Proceedings of Symposium on Ultrasonic Electronics, Vol.28, (2007), pp.151-152.
  • Non-Patent Document 1 a space is formed between the lower electrode layer formed on the piezoelectric layer and the base substrate.
  • Non-Patent Document 1 if the lower electrode layer and the base substrate are joined to each other when the piezoelectric device is excited, the excitation characteristics of the piezoelectric device become unstable.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric device having stable excitation characteristics.
  • the piezoelectric device based on the present invention includes a base portion and a laminated portion.
  • the base includes one main surface and the other main surface located on the opposite side of one main surface.
  • the laminated portion is laminated on one main surface side of the base portion.
  • the laminated portion includes a single crystal piezoelectric layer and a pair of electrode layers for applying a voltage to the single crystal piezoelectric layer.
  • a first recess is formed on the first facing surface of the single crystal piezoelectric layer facing one main surface of the base.
  • the single crystal piezoelectric layer is joined to one main surface of the base portion at a portion other than the first recess on the first facing surface.
  • At least a part of the lower electrode layer which constitutes at least a part of the pair of electrode layers and extends along the base side of the single crystal piezoelectric layer is located in the first recess.
  • the surface roughness (Ra) of the second facing surface facing one main surface of the base portion in the lower electrode layer is larger than the surface roughness (Ra) of the first facing surface of the single crystal piezoelectric layer.
  • the excitation characteristics of the piezoelectric device can be stabilized.
  • FIG. 1 It is a cross-sectional view which shows the structure of the piezoelectric device which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the single crystal piezoelectric layer in the state before forming the 1st recess in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the single crystal piezoelectric layer in the state which formed the 1st recess in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the state which provided the lower electrode layer in the 1st recess of the single crystal piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention. FIG.
  • FIG. 5 is a cross-sectional view showing a base portion before being bonded to a single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a first facing surface of a single crystal piezoelectric layer and one main surface of a base portion are joined in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a reinforcing lower electrode layer is provided on a part of a second facing surface of the lower electrode layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention. It is sectional drawing which shows the state which formed the 2nd concave part and the protruding part in the base part in the manufacturing method of the piezoelectric device which concerns on Embodiment 2 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a reinforcing lower electrode layer is provided on a part of a second facing surface of the lower electrode layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • It is sectional drawing which shows the state which formed the 2nd concave part and the protruding part in the base part in the manufacturing method of the piezoelectric device which concerns on Embodiment 2 of this invention.
  • FIG. 5 is a cross-sectional view showing a state in which a first facing surface of a single crystal piezoelectric layer and one main surface of a base portion are joined in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention. It is sectional drawing which shows the state which the upper surface of the single crystal piezoelectric layer was shaved in the manufacturing method of the piezoelectric device which concerns on Embodiment 2 of this invention. It is sectional drawing which shows the state which provided the hole part in the single crystal piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on Embodiment 2 of this invention. It is a cross-sectional view which shows the structure of the piezoelectric device which concerns on Embodiment 3 of this invention. It is a cross-sectional view which shows the structure of the piezoelectric device which concerns on Embodiment 4 of this invention.
  • FIG. 1 is a cross-sectional view showing the configuration of the piezoelectric device according to the first embodiment of the present invention.
  • the piezoelectric device 100 according to the first embodiment of the present invention includes a base portion 110 and a laminated portion 120.
  • the base 110 includes one main surface 111 and the other main surface 112 located on the opposite side of one main surface 111.
  • the base 110 is made of Si.
  • the material constituting the base 110 is not limited to Si.
  • the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • the laminated portion 120 includes a single crystal piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the single crystal piezoelectric layer 130.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 150.
  • the single crystal piezoelectric layer 130 is located above the base 110.
  • the single crystal piezoelectric layer 130 is located on one main surface 111 of the base 110.
  • a first recess 132 is formed on the first facing surface 131 of the single crystal piezoelectric layer 130 facing one main surface 111 of the base 110.
  • the outer shape of the first recess 132 is circular when viewed from the direction orthogonal to the first facing surface 131, but may be elliptical or polygonal, or any other shape. You may.
  • the single crystal piezoelectric layer 130 is joined to one main surface 111 of the base 110 at a portion of the first facing surface 131 other than the first recess 132.
  • the inside of the first recess 132 is a closed space.
  • the pressure inside the first recess 132 is a negative pressure.
  • the pressure inside the first recess 132 may be atmospheric pressure or positive pressure.
  • the single crystal piezoelectric layer 130 is composed of lithium tantalate or lithium niobate.
  • the single crystal piezoelectric layer 130 composed of lithium tantalate or lithium niobate has a uniform polarization state.
  • the single crystal piezoelectric layer 130 may be made of quartz.
  • the upper electrode layer 140 is arranged above the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is arranged above a part of the single crystal piezoelectric layer 130.
  • An adhesion layer made of, for example, Ti, Cr, Ni, NiCr, or the like may be arranged between the upper electrode layer 140 and the single crystal piezoelectric layer 130.
  • the upper electrode layer 140 is made of a metal such as Al, Pt, Mo or W.
  • the upper electrode layer 140 is arranged so that at least a part of the upper electrode layer 140 is located above the first recess 132. In the present embodiment, a pair of upper electrode layers 140 are formed above the first recess 132 at intervals from each other.
  • the first lead-out wiring 160 is made of a metal such as Au, Pt or Al.
  • a close contact layer may be formed between the first lead-out wiring 160 and the upper electrode layer 140.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr. Further, the first lead-out wiring 160 and the upper electrode layer 140 are in ohmic contact with each other.
  • the lower electrode layer 150 is arranged so as to face at least a part of each of the pair of upper electrode layers 140 with the single crystal piezoelectric layer 130 interposed therebetween.
  • the lower electrode layer 150 constitutes a part of the pair of electrode layers.
  • the upper electrode layers 140 are electrically connected to each other via the lower electrode layer 150.
  • the lower electrode layer 150 extends along the base 110 side of the single crystal piezoelectric layer 130. Specifically, the lower electrode layer 150 extends along the bottom surface of the first recess 132 of the single crystal piezoelectric layer 130. In the present embodiment, the lower electrode layer 150 is located only in the first recess 132. However, the position where the lower electrode layer 150 is arranged is not limited to the inside of the first recess 132, and at least a part of the lower electrode layer 150 may be located in the first recess 132.
  • the lower electrode layer 150 is made of a metal such as Al, Pt, Mo or W.
  • the thickness dimension t1 of the lower electrode layer 150 is equal to or less than the depth dimension H1 of the first recess 132.
  • the thickness dimension t1 of the lower electrode layer 150 is preferably less than the depth dimension H1 of the first recess 132.
  • the surface roughness (Ra) of the second facing surface 151 facing one main surface 111 of the base 110 in the lower electrode layer 150 is the surface roughness (Ra) of the first facing surface 131 of the single crystal piezoelectric layer 130. ) Greater than.
  • the surface roughness (Ra) is an arithmetic mean roughness (JIS B 0601).
  • the surface roughness (Ra) of the second facing surface 151 in the lower electrode layer 150 is 0.5 nm or more and 5.0 nm or less.
  • FIG. 2 is a cross-sectional view showing a single crystal piezoelectric layer in a state before forming the first recess in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing a single crystal piezoelectric layer in a state where the first recess is formed in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the thickness of the single crystal piezoelectric layer 130 at the time of formation shown in FIG. 2 is thicker than the thickness of the single crystal piezoelectric layer 130 finally included in the piezoelectric device 100 according to the present embodiment.
  • the single crystal piezoelectric layer 130 is subjected to reactive ion etching (RIE) or the like from the first facing surface 131 side of the single crystal piezoelectric layer 130 to the single crystal piezoelectric layer 130.
  • RIE reactive ion etching
  • FIG. 4 is a cross-sectional view showing a state in which the lower electrode layer is provided in the first recess of the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the lower electrode layer 150 is provided in the first recess 132 of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • FIG. 5 is a cross-sectional view showing a base portion before being bonded to the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a state in which the first facing surface of the single crystal piezoelectric layer and one main surface of the base portion are joined in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the first facing surface 131 of the single crystal piezoelectric layer 130 and one main surface 111 of the base 110 are bonded by surface activation bonding or atomic diffusion bonding.
  • a bonding layer made of Ti or the like may be interposed in the bonding surface. As a result, the inside of the first recess 132 becomes a closed space.
  • the single crystal piezoelectric layer 130 and the base 110 are joined under vacuum pressure in order to prevent foreign matter from entering the inside of the first recess 132.
  • the vacuum pressure may be any of low vacuum, medium vacuum, high vacuum and ultra high vacuum. Since the single crystal piezoelectric layer 130 and the base 110 are joined in this way, the pressure inside the first recess 132 becomes a negative pressure.
  • the atmosphere when joining the single crystal piezoelectric layer 130 and the base 110 is not limited to vacuum pressure.
  • the single crystal piezoelectric layer 130 may be bonded to the base 110 under atmospheric pressure, or may be bonded to the base 110 under a pressure higher than atmospheric pressure.
  • FIG. 7 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the upper surface of the single crystal piezoelectric layer 130 is shaved by CMP (Chemical Mechanical Polishing) or the like to make the single crystal piezoelectric layer 130 a desired thickness.
  • CMP Chemical Mechanical Polishing
  • the thickness of the single crystal piezoelectric layer 130 is adjusted so that a desired amount of expansion and contraction of the single crystal piezoelectric layer 130 can be obtained by applying a voltage.
  • a release layer may be formed by implanting ions in advance on the upper surface side of the single crystal piezoelectric layer 130.
  • the thickness of the single crystal piezoelectric layer 130 can be easily adjusted by peeling the peeling layer before the upper surface of the single crystal piezoelectric layer 130 is scraped by CMP or the like.
  • an upper electrode layer 140 is provided on a part of the upper surface of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • the first lead-out wiring 160 is formed by using a photolithography method, a lift-off method, or the like so as to be connected to the upper surface of the upper electrode layer 140.
  • the piezoelectric device 100 according to the first embodiment of the present invention as shown in FIG. 1 is manufactured.
  • the surface roughness (Ra) of the second facing surface 151 facing one main surface 111 of the base 110 in the lower electrode layer 150 is a single crystal. It is larger than the surface roughness (Ra) of the first facing surface 131 of the piezoelectric layer 130.
  • the surface roughness (Ra) of the second facing surface 151 in the lower electrode layer 150 is 0.5 nm or more and 5.0 nm or less.
  • the second facing surface 151 of the lower electrode layer 150 and the one main surface 111 of the base 110 are less likely to be joined to each other, so that the excitation characteristics of the piezoelectric device 100 can be further stabilized.
  • the lower electrode layer 150 is located only in the first recess 132.
  • the single crystal piezoelectric layer 130 and the base 110 are joined to each other, it is not necessary to align the single crystal piezoelectric layer 130 and the base 110 with high precision. Therefore, the single crystal piezoelectric layer 130 and the base 110 are not required to be aligned with each other. It becomes possible to easily join the 110.
  • a voltage is applied by the upper electrode layer 140 and the lower electrode layer 150 and the single crystal piezoelectric layer 130 vibrates, the vibration is suppressed from propagating to the peripheral edge of the piezoelectric device 100 through the lower electrode layer 150 and being attenuated. can. As a result, the excitation efficiency of the piezoelectric device 100 can be increased.
  • the thickness dimension t1 of the lower electrode layer 150 is equal to or less than the depth dimension H1 of the first recess 132.
  • the lower electrode layer 150 can be accommodated in the first recess 132 even if one main surface 111 of the base 110 is a flat surface having no recess.
  • the configuration of the piezoelectric device 100 can be simplified.
  • a second recess is formed on one main surface of the base portion, and the lower electrode layer is in contact with the base portion, mainly in the first embodiment of the present invention. Since it is different from the piezoelectric device 100, the same configuration as the piezoelectric device 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 8 is a cross-sectional view showing the configuration of the piezoelectric device according to the second embodiment of the present invention.
  • the piezoelectric device 200 according to the second embodiment of the present invention includes a base portion 110 and a laminated portion 220.
  • the second recess 113 is formed at a position facing the first recess 132 on one main surface 111 of the base 110.
  • the outer shape of the second recess 113 is circular when viewed from a direction orthogonal to one of the main surfaces 111, but may be elliptical or polygonal, or may have any other shape.
  • the second recess 113 is covered from above by the laminated portion 220 laminated on one main surface 111 side of the base 110.
  • the inside of the first recess 132 and the second recess 113 is a closed space.
  • the pressure inside the first recess 132 and the second recess 113 is a negative pressure.
  • the pressure inside the first recess 132 and the second recess 113 may be atmospheric pressure or positive pressure.
  • a hole 133 penetrating from the upper surface opposite to the first facing surface 131 to the bottom surface of the first recess 132 is provided. It is provided.
  • a part of the lower electrode layer 150 is arranged so as to be located below the hole 133 formed in the single crystal piezoelectric layer 130.
  • the lower electrode layer 150 is formed so as to cover the pores 133 of the single crystal piezoelectric layer 130 from below.
  • a second lead-out wiring 270 electrically connected to the lower electrode layer 150 through the hole 133 is provided.
  • the second lead-out wiring 270 is connected to the upper surface of the lower electrode layer 150 in the hole 133, penetrates the hole 133, and is opposite to the base 110 side of the single crystal piezoelectric layer 130. It is pulled out along the upper surface of the.
  • the second lead-out wiring 270 is made of a metal such as Au, Pt or Al.
  • a close contact layer may be formed between the second lead-out wiring 270 and the lower electrode layer 150.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr. Further, the second lead-out wiring 270 and the lower electrode layer 150 are in ohmic contact with each other.
  • the lower electrode layer 150 may be formed so as to cover the lower part of the hole 133 of the single crystal piezoelectric layer 130 with an adhesion layer.
  • the material of the adhesion layer is not particularly limited as long as it is a material having conductivity and adhesion.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr.
  • the base 110 includes a protrusion 114 protruding into the second recess 113 from the bottom of the second recess 113.
  • the protruding portion 114 does not necessarily have to be provided. As shown in FIG. 8, the depth of the second recess 113 is H2, the height of the protrusion 114 from the bottom of the second recess 113 is H3, and the relationship of H3 ⁇ H2 is satisfied.
  • the protruding portion 114 has a columnar shape.
  • the shape of the protrusion 114 is not limited to a columnar shape, and may be a prismatic shape or any other shape.
  • the entire inside of the hole 133 overlaps with the upper surface 114t of the protrusion 114.
  • the area inside the hole 133 is equal to or less than the area of the upper surface 114t of the protrusion 114 when viewed from the direction orthogonal to the one main surface 111.
  • the reinforcing lower electrode layer 250 is provided between the lower electrode layer 150 and the upper surface 114t of the protruding portion 114.
  • the reinforcing lower electrode layer 250 does not necessarily have to have conductivity, and may not be made of metal.
  • the thickness of the lower electrode layer 150 of the portion where the voltage is applied to the single crystal piezoelectric layer 130 is t1
  • the lower portion of the portion located between the upper surface 114t of the protruding portion 114 and the hole portion 133 is t2
  • the relationship of t2> t1 is satisfied.
  • a voltage is applied to the single crystal piezoelectric layer 130 at a portion located between the upper surface 114t of the protrusion 114 and the hole 133. It is thicker than the part to be used.
  • the upper surface 114t of the protrusion 114 is in contact with the lower electrode layer. In the present embodiment, the upper surface 114t of the protrusion 114 is in contact with the reinforcing lower electrode layer 250.
  • the thickness dimension t2 of the lower electrode layer is greater than the depth dimension H1 of the first recess 132. It includes a large region and is in contact with the protruding portion 114 of the base 110 located in the second recess 113 in the region.
  • the surface roughness (Ra) of the second facing surface 251 facing the upper surface 114t of the protruding portion 114 in the reinforcing lower electrode layer 250 is the surface roughness (Ra) of the first facing surface 131 of the single crystal piezoelectric layer 130. ) Greater than.
  • the surface roughness (Ra) of the second facing surface 251 in the reinforcing lower electrode layer 250 is 0.5 nm or more and 5.0 nm or less.
  • the method for manufacturing the piezoelectric device 200 according to the second embodiment of the present invention is the same as the method for manufacturing the piezoelectric device 100 according to the first embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a state in which a reinforcing lower electrode layer is provided on a part of a second facing surface of the lower electrode layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • a reinforcing lower electrode layer 250 is provided on a part of the second facing surface 151 of the lower electrode layer 150 by a lift-off method, a plating method, an etching method, or the like.
  • FIG. 10 is a cross-sectional view showing a state in which a second concave portion and a protruding portion are formed in the base portion in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • a second recess 113 and a protruding portion are formed in the base 110 by deep reactive ion etching (DRIE) or the like from one main surface 111 side of the base 110 to the base 110.
  • DRIE deep reactive ion etching
  • FIG. 11 is a cross-sectional view showing a state in which the first facing surface of the single crystal piezoelectric layer and one main surface of the base are joined in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the first facing surface 131 of the single crystal piezoelectric layer 130 and one main surface 111 of the base 110 are bonded by surface activation bonding or atomic diffusion bonding.
  • a bonding layer made of Ti or the like may be interposed in the bonding surface.
  • the inside of the first recess 132 and the second recess 113 becomes a closed space.
  • the reinforcing lower electrode layer 250 and the upper surface 114t of the protruding portion 114 are in contact with each other.
  • FIG. 12 is a cross-sectional view showing a state in which the upper surface of the single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the upper surface of the single crystal piezoelectric layer 130 is shaved by CMP or the like to make the single crystal piezoelectric layer 130 a desired thickness.
  • FIG. 13 is a cross-sectional view showing a state in which a hole is provided in the single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the pore portion 133 is provided in the single crystal piezoelectric layer 130 by an etching method such as RIE.
  • the upper electrode layer 140 is provided on a part of the upper surface of the single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the laminated portion 220 is laminated on one main surface 111 side of the base 110.
  • the laminated portion 220 may be provided with a through slit communicating with the first recess 132 by RIE or the like.
  • the first lead-out wiring 160 is formed by using a photolithography method, a lift-off method, or the like so as to be connected to the upper surface of the base 110 in the upper electrode layer 140.
  • the second lead-out wiring 270 is formed by using a photolithography method, a lift-off method, or the like. By the above steps, the piezoelectric device 200 according to the second embodiment of the present invention as shown in FIG. 8 is manufactured.
  • the second recess 113 is formed at a position facing the first recess 132 on one main surface 111 of the base 110, and the lower electrode layer is formed on the lower electrode layer.
  • the thickness t2 of the lower electrode layer includes a region larger than the depth dimension H1 of the first recess 132, and is in contact with the protrusion 114 of the base 110 located in the second recess 113 in the region.
  • the laminated portion 220 is supported by the protruding portion 114 to prevent the portion of the laminated portion 220 on the first recess 132 from being curved toward the second recess 113, and the laminated portion 220 is laminated when the second lead-out wiring 270 is formed. It is possible to suppress the occurrence of cracks in the portion 220.
  • the piezoelectric device according to the third embodiment of the present invention is different from the piezoelectric device 200 according to the second embodiment of the present invention mainly in that the second recess and the lower electrode layer for reinforcement are not provided. The description of the configuration similar to that of the piezoelectric device 200 according to the second embodiment will not be repeated.
  • FIG. 14 is a cross-sectional view showing the configuration of the piezoelectric device according to the third embodiment of the present invention.
  • the piezoelectric device 300 according to the third embodiment of the present invention includes a base portion 110 and a laminated portion 320.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 150.
  • the pair of electrode layers may be composed of only the lower electrode layer 150.
  • a pair of comb-shaped electrode layers are formed in the lower electrode layer 150, and the piezoelectric device 300 is formed on a single crystal piezoelectric layer 130 located between the comb-shaped electrode layers.
  • the configuration may be such that a voltage is applied.
  • the surface roughness (Ra) of the second facing surface 151 facing one main surface 111 of the base 110 in the lower electrode layer 150 is the surface roughness (Ra) of the single crystal piezoelectric layer 130. It is larger than the surface roughness (Ra) of the first facing surface 131.
  • the piezoelectric device according to the fourth embodiment of the present invention is different from the piezoelectric device 100 according to the first embodiment of the present invention mainly in that a lower electrode for drawing is provided. Therefore, the piezoelectric device according to the first embodiment of the present invention is provided. The description of the configuration similar to that of the device 100 will not be repeated.
  • FIG. 15 is a cross-sectional view showing the configuration of the piezoelectric device according to the fourth embodiment of the present invention.
  • the piezoelectric device 400 according to the fourth embodiment of the present invention includes a base portion 110 and a laminated portion 420.
  • the piezoelectric device 400 further includes an intermediate layer 410 provided between the base 110 and the laminated portion 420.
  • the laminated portion 420 is laminated on one main surface 111 side of the base 110 via an intermediate layer 410.
  • the first facing surface 131 of the single crystal piezoelectric layer 130 and one main surface 411 of the intermediate layer 410 are joined to each other.
  • the intermediate layer 410 is composed of SiO 2.
  • the material of the intermediate layer 410 is not limited to SiO 2 , and may be an insulating material.
  • the intermediate layer 410 may be made of an organic material having electrical insulating properties and heat insulating properties.
  • the drawing lower electrode 450 is provided between the intermediate layer 410 and the lower electrode layer 150.
  • the drawing lower electrode 450 is connected to the lower electrode layer 150 in the first recess 132, and is pulled out along the interface between the intermediate layer 410 and the single crystal piezoelectric layer 130.
  • the drawer lower electrode 450 is electrically connected to the second drawer wiring 470 through the hole 133 on the outside of the first recess 132 when viewed from the direction orthogonal to the first facing surface 131.
  • the surface roughness (Ra) of the second facing surface 151 facing one main surface 111 of the base 110 in the lower electrode layer 150 is the surface roughness (Ra) of the single crystal piezoelectric layer 130. It is larger than the surface roughness (Ra) of the first facing surface 131.
  • the top of the first recess 132 in the laminated portion 420 is formed. Can be prevented from bending toward the intermediate layer 410. This also makes it difficult for the second facing surface 151 of the lower electrode layer 150 and the one main surface 411 of the intermediate layer 410 to be joined to each other, so that the excitation characteristics of the piezoelectric device 400 can be stabilized.
  • Piezoelectric device 110 base, 111,411 one main surface, 112 the other main surface, 113 second recess, 114 protrusion, 114t top surface, 120, 220, 320, 420 laminated part, 130 Single crystal piezoelectric layer, 131 first facing surface, 132 first recess, 133 hole, 140 upper electrode layer, 150 lower electrode layer, 151,251 second facing surface, 160 first drawer wiring, 250 reinforcing lower electrode Layer, 270, 470, second lead-out wiring, 410, intermediate layer, 450, lower electrode for pull-out.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

単結晶圧電体層(１３０)における基部(１１０)の一方の主面(１１１)と対向している第１対向面(１３１)に、第１凹部(１３２)が形成されている。単結晶圧電体層(１３０)は、第１対向面(１３１)における第１凹部(１３２)以外の部分にて基部(１１０)の一方の主面(１１１)と接合されている。１対の電極層の少なくとも一部を構成し、単結晶圧電体層(１３０)の基部(１１０)側に沿って延在する下部電極層(１５０)の少なくとも一部は、第１凹部(１３２)内に位置している。下部電極層(１５０)における基部(１１０)の一方の主面(１１１)と対向している第２対向面(１５１)の表面粗さ(Ｒａ)は、単結晶圧電体層(１３０)の第１対向面(１３１)の表面粗さ(Ｒａ)より大きい。

Description

圧電デバイス
　本発明は、圧電デバイスに関する。
　圧電デバイスの構成を開示した先行文献として、"Single　crystal　FBAR　with　LiNbO3　and　LiTaO3",　Proceedings　of　Symposium　on　Ultrasonic　Electronics,　Vol.28,　(2007),　pp.151-152　(非特許文献１)がある。非特許文献１に記載された圧電デバイスにおいては、圧電体層に形成された下部電極層と下地基板との間に空間が形成されている。
"Single　crystal　FBAR　with　LiNbO3　and　LiTaO3",　Proceedings　of　Symposium　on　Ultrasonic　Electronics,　Vol.28,　(2007),　pp.151-152
　非特許文献１に記載された圧電デバイスにおいては、圧電デバイスの励振時に下部電極層と下地基板とが互いに接合された場合、圧電デバイスの励振特性が不安定になる。
　本発明は上記の問題点に鑑みてなされたものであって、励振特性の安定した圧電デバイスを提供することを目的とする。
　本発明に基づく圧電デバイスは、基部と、積層部とを備える。基部は、一方の主面と、一方の主面とは反対側に位置する他方の主面とを含む。積層部は、基部の一方の主面側に積層されている。積層部は、単結晶圧電体層と、単結晶圧電体層に電圧を印加する１対の電極層とを含む。単結晶圧電体層における基部の一方の主面と対向している第１対向面に、第１凹部が形成されている。単結晶圧電体層は、第１対向面における第１凹部以外の部分にて基部の一方の主面と接合されている。１対の電極層の少なくとも一部を構成し、単結晶圧電体層の基部側に沿って延在する下部電極層の少なくとも一部は、第１凹部内に位置している。下部電極層における基部の一方の主面と対向している第２対向面の表面粗さ(Ｒａ)は、単結晶圧電体層の第１対向面の表面粗さ(Ｒａ)より大きい。
　本発明によれば、圧電デバイスの励振特性を安定させることができる。
本発明の実施形態１に係る圧電デバイスの構成を示す横断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、第１凹部を形成する前の状態の単結晶圧電体層を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、第１凹部を形成した状態の単結晶圧電体層を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の第１凹部内に下部電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層と接合される前の基部を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の第１対向面と基部の一方の主面とを接合させた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの構成を示す横断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層の第２対向面の一部に補強用下部電極層を設けた状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、基部に第２凹部および突出部を形成した状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層の第１対向面と基部の一方の主面とを接合させた状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層に孔部を設けた状態を示す断面図である。 本発明の実施形態３に係る圧電デバイスの構成を示す横断面図である。 本発明の実施形態４に係る圧電デバイスの構成を示す横断面図である。
　以下、本発明の各実施形態に係る圧電デバイスについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係る圧電デバイスの構成を示す横断面図である。図１に示すように、本発明の実施形態１に係る圧電デバイス１００は、基部１１０と、積層部１２０とを備えている。
　基部１１０は、一方の主面１１１と、一方の主面１１１とは反対側に位置する他方の主面１１２とを含んでいる。本実施形態において、基部１１０はＳｉで構成されている。ただし、基部１１０を構成する材料は、Ｓｉに限定されない。
　積層部１２０は、基部１１０の一方の主面１１１側に積層されている。積層部１２０は、単結晶圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、単結晶圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層１５０とで構成されている。
　単結晶圧電体層１３０は、基部１１０より上側に位置している。本実施形態においては、単結晶圧電体層１３０は、基部１１０の一方の主面１１１上に位置している。単結晶圧電体層１３０における基部１１０の一方の主面１１１と対向している第１対向面１３１に、第１凹部１３２が形成されている。本実施形態においては、第１対向面１３１に直交する方向から見て、第１凹部１３２の外形は、円形であるが、楕円形または多角形であってもよいし、その他任意の形状であってもよい。単結晶圧電体層１３０は、第１対向面１３１における第１凹部１３２以外の部分にて基部１１０の一方の主面１１１と接合されている。
　本実施形態においては、第１凹部１３２の内部は、密閉空間になっている。本実施形態に係る圧電デバイス１００においては、第１凹部１３２の内部の圧力が負圧である。なお、第１凹部１３２の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　単結晶圧電体層１３０は、タンタル酸リチウムまたはニオブ酸リチウムで構成されている。タンタル酸リチウムまたはニオブ酸リチウムで構成された単結晶圧電体層１３０は、分極状態が一様である。単結晶圧電体層１３０は、水晶で構成されていてもよい。
　上部電極層１４０は、単結晶圧電体層１３０の上側に配置されている。本実施形態において、上部電極層１４０は単結晶圧電体層１３０の一部の上側に配置されている。なお、上部電極層１４０と単結晶圧電体層１３０との間に、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒなどで構成された密着層が配置されていてもよい。上部電極層１４０は、たとえばＡｌ、Ｐｔ、ＭｏまたはＷなどの金属で構成されている。
　上部電極層１４０は、上部電極層１４０の少なくとも一部が第１凹部１３２の上方に位置するように配置されている。本実施形態においては、第１凹部１３２の上方において、互いに間隔をあけて１対の上部電極層１４０が形成されている。
　１対の上部電極層１４０の各々は、第１引出配線１６０と接続されている。第１引出配線１６０は、たとえばＡｕ、ＰｔまたはＡｌなどの金属で構成されている。第１引出配線１６０と上部電極層１４０との間には、密着層が形成されていてもよい。当該密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成されている。また、第１引出配線１６０と上部電極層１４０とは、オーミック接触している。
　下部電極層１５０は、単結晶圧電体層１３０を挟んで１対の上部電極層１４０の各々の少なくとも一部に対向するように配置されている。本実施形態においては、下部電極層１５０は、上記１対の電極層の一部を構成している。下部電極層１５０を介して上部電極層１４０同士が互いに電気的に接続される。
　下部電極層１５０は、単結晶圧電体層１３０の基部１１０側に沿って延在している。具体的には、下部電極層１５０は、単結晶圧電体層１３０の第１凹部１３２の底面に沿って延在している。本実施形態においては、下部電極層１５０は、第１凹部１３２内のみに位置している。ただし、下部電極層１５０が配置される位置は、第１凹部１３２内のみに限られず、下部電極層１５０の少なくとも一部が第１凹部１３２内に位置していればよい。下部電極層１５０は、たとえばＡｌ、Ｐｔ、ＭｏまたはＷなどの金属で構成されている。
　図１に示すように、下部電極層１５０の厚みの寸法ｔ１は、第１凹部１３２の深さの寸法Ｈ１以下である。好ましくは、圧電デバイス１００の励振特性をより安定させるために、好ましくは、下部電極層１５０の厚みの寸法ｔ１は、第１凹部１３２の深さの寸法Ｈ１未満である。
　下部電極層１５０における基部１１０の一方の主面１１１と対向している第２対向面１５１の表面粗さ(Ｒａ)は、単結晶圧電体層１３０の第１対向面１３１の表面粗さ(Ｒａ)より大きい。なお、表面粗さ(Ｒａ)は、算術平均粗さ(ＪＩＳ　Ｂ　０６０１)である。本実施形態においては、下部電極層１５０における第２対向面１５１の表面粗さ(Ｒａ)は、０．５ｎｍ以上５．０ｎｍ以下である。
　以下、本発明の実施形態１に係る圧電デバイス１００の製造方法について説明する。
　図２は、本発明の実施形態１に係る圧電デバイスの製造方法において、第１凹部を形成する前の状態の単結晶圧電体層を示す断面図である。図３は、本発明の実施形態１に係る圧電デバイスの製造方法において、第１凹部を形成した状態の単結晶圧電体層を示す断面図である。
　図２に示す形成時の単結晶圧電体層１３０の厚みは、本実施形態に係る圧電デバイス１００に最終的に含まれる単結晶圧電体層１３０の厚みより厚い。
　図３に示すように、単結晶圧電体層１３０の第１対向面１３１側から単結晶圧電体層１３０に対して、反応性イオンエッチング(ＲＩＥ：Reactive　Ion　Etching)などにより、単結晶圧電体層１３０に第１凹部１３２を形成する。
　図４は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の第１凹部内に下部電極層を設けた状態を示す断面図である。図４に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の第１凹部１３２内に下部電極層１５０を設ける。
　図５は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層と接合される前の基部を示す断面図である。図６は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の第１対向面と基部の一方の主面とを接合させた状態を示す断面図である。
　図５および図６に示すように、表面活性化接合または原子拡散接合などにより、単結晶圧電体層１３０の第１対向面１３１と、基部１１０の一方の主面１１１とを接合させる。この接合面に、Ｔｉなどからなる接合層を介在させてもよい。これにより、第１凹部１３２の内部が、密閉空間となる。
　本実施形態においては、第１凹部１３２の内部に異物が侵入することを抑制するため、真空圧下で単結晶圧電体層１３０と基部１１０とを接合させる。この場合、上記真空圧は、低真空、中真空、高真空および超高真空のいずれであってもよい。このように単結晶圧電体層１３０と基部１１０とを接合するため、第１凹部１３２の内部の圧力は負圧となる。
　なお、単結晶圧電体層１３０と基部１１０とを接合させる際の雰囲気は、真空圧下に限定されない。単結晶圧電体層１３０は、大気圧下で基部１１０と接合されてもよいし、大気圧より高い圧力下で基部１１０と接合されてもよい。
　図７は、本発明の実施形態１に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。図７に示すように、単結晶圧電体層１３０の上面をＣＭＰ(Chemical　Mechanical　Polishing)などにより削って、単結晶圧電体層１３０を所望の厚みにする。この場合、単結晶圧電体層１３０の厚みは、電圧の印加による単結晶圧電体層１３０の所望の伸縮量が得られるように調整される。
　なお、単結晶圧電体層１３０の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、単結晶圧電体層１３０の上面をＣＭＰなどにより削る前に、剥離層を剥離させることにより、単結晶圧電体層１３０の厚み調整が容易になる。
　図１に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部１２０が基部１１０の一方の主面１１１側に積層される。さらに、上部電極層１４０の上面に接続されるように、フォトリソグラフィ法、または、リフトオフ法などを用いて、第１引出配線１６０を形成する。
　上記の工程により、図１に示すような本発明の実施形態１に係る圧電デバイス１００が製造される。
　上記のように、本実施形態に係る圧電デバイス１００においては、下部電極層１５０における基部１１０の一方の主面１１１と対向している第２対向面１５１の表面粗さ(Ｒａ)は、単結晶圧電体層１３０の第１対向面１３１の表面粗さ(Ｒａ)より大きい。これにより、仮に、圧電デバイス１００の励振時に、下部電極層１５０の第２対向面１５１と基部１１０の一方の主面１１１とが互いに接合された場合に、接合強度を低くすることができる。その結果、下部電極層１５０の第２対向面１５１と基部１１０の一方の主面１１１とが互いに接合されたことによって圧電デバイス１００の励振特性が不安定になることを、抑制することができる。すなわち、圧電デバイス１００の励振特性を安定させることができる。
　本実施形態に係る圧電デバイス１００においては、下部電極層１５０における第２対向面１５１の表面粗さ(Ｒａ)は、０．５ｎｍ以上５．０ｎｍ以下である。これにより、下部電極層１５０の第２対向面１５１と基部１１０の一方の主面１１１とが互いに接合されにくくなるため、圧電デバイス１００の励振特性をさらに安定させることができる。
　本実施形態に係る圧電デバイス１００においては、下部電極層１５０は、第１凹部１３２内のみに位置している。これにより、単結晶圧電体層１３０と基部１１０とを互いに接合する際に、単結晶圧電体層１３０と基部１１０との高精度の位置合わせが不要となるため、単結晶圧電体層１３０と基部１１０とを容易に接合することが可能となる。また、上部電極層１４０と下部電極層１５０とによって電圧が印加されて単結晶圧電体層１３０が振動した際、下部電極層１５０を通じて圧電デバイス１００の周縁に振動が伝搬して減衰することを抑制できる。その結果、圧電デバイス１００の励振効率を高くすることができる。
　本実施形態に係る圧電デバイス１００においては、下部電極層１５０の厚みの寸法ｔ１は、第１凹部１３２の深さの寸法Ｈ１以下である。これにより、基部１１０の一方の主面１１１が凹部を有さない平坦面であっても第１凹部１３２内に下部電極層１５０を収容することが可能となる。その結果、圧電デバイス１００の構成を簡易にすることができる。
　(実施形態２)
　以下、本発明の実施形態２に係る圧電デバイスについて図を参照して説明する。本発明の実施形態２に係る圧電デバイスは、基部の一方の主面に第２凹部が形成されており、下部電極層が基部と接触している点が主に、本発明の実施形態１に係る圧電デバイス１００と異なるため、本発明の実施形態１に係る圧電デバイス１００と同様である構成については説明を繰り返さない。
　図８は、本発明の実施形態２に係る圧電デバイスの構成を示す横断面図である。図８に示すように、本発明の実施形態２に係る圧電デバイス２００は、基部１１０と、積層部２２０とを備えている。
　本実施形態においては、基部１１０の一方の主面１１１における第１凹部１３２と面する位置に、第２凹部１１３が形成されている。一方の主面１１１に直交する方向から見て、第２凹部１１３の外形は、円形であるが、楕円形または多角形であってもよいし、その他任意の形状であってもよい。
　図８に示すように、第２凹部１１３は、基部１１０の一方の主面１１１側に積層された積層部２２０によって上方から覆われている。本実施形態においては、第１凹部１３２および第２凹部１１３の内部は、密閉空間になっている。
　本実施形態に係る圧電デバイス２００においては、第１凹部１３２および第２凹部１１３の内部の圧力が負圧である。なお、第１凹部１３２および第２凹部１１３の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　本実施形態においては、単結晶圧電体層１３０において下部電極層１５０の上方に位置する部分に、第１対向面１３１とは反対側の上面から第１凹部１３２の底面まで貫通した孔部１３３が設けられている。
　下部電極層１５０の一部は、単結晶圧電体層１３０に形成された孔部１３３の下方に位置するように配置されている。本実施形態においては、下部電極層１５０は、単結晶圧電体層１３０の孔部１３３を下方から覆うように形成されている。
　図８に示すように、孔部１３３を通じて下部電極層１５０に電気的に接続された第２引出配線２７０が設けられている。具体的には、第２引出配線２７０は、孔部１３３内において下部電極層１５０の上面に接続され、孔部１３３内を貫通して、単結晶圧電体層１３０の基部１１０側とは反対側の上面に沿って引き出されている。
　第２引出配線２７０は、たとえばＡｕ、ＰｔまたはＡｌなどの金属で構成されている。第２引出配線２７０と下部電極層１５０との間には、密着層が形成されていてもよい。当該密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成されている。また、第２引出配線２７０と下部電極層１５０とは、オーミック接触している。
　なお、下部電極層１５０は、単結晶圧電体層１３０の孔部１３３の下方を、密着層を介して覆うように形成されていてもよい。密着層の材料は、導電性および密着性を有する材料であれば特に限定されない。密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成される。
　本実施形態においては、基部１１０は、第２凹部１１３の底から第２凹部１１３内に突出した突出部１１４を含む。なお、突出部１１４は、必ずしも設けられていなくてもよい。図８に示すように、第２凹部１１３の深さはＨ２であり、突出部１１４の第２凹部１１３の底からの高さはＨ３であり、Ｈ３＜Ｈ２の関係が満たされている。
　突出部１１４は、円柱状の形状を有している。突出部１１４の形状は、円柱状に限られず、角柱状であってもよいし、その他任意の形状であってもよい。
　一方の主面１１１に直交する方向から見て、孔部１３３の内部全体が、突出部１１４の上面１１４ｔと重なっている。一方の主面１１１に直交する方向から見て、孔部１３３の内側の面積は、突出部１１４の上面１１４ｔの面積以下である。
　本実施形態においては、下部電極層１５０と突出部１１４の上面１１４ｔとの間に、補強用下部電極層２５０が設けられている。補強用下部電極層２５０は、必ずしも導電性を有していなくてもよく、金属で構成されていなくてもよい。
　図８に示すように、単結晶圧電体層１３０に電圧を印加する部分の下部電極層１５０の厚みはｔ１であり、突出部１１４の上面１１４ｔと孔部１３３との間に位置する部分の下部電極層１５０と補強用下部電極層２５０とを合わせた厚みはｔ２であり、ｔ２＞ｔ１の関係が満たされている。
　すなわち、下部電極層１５０と補強用下部電極層２５０とを含む下部電極層において、突出部１１４の上面１１４ｔと孔部１３３との間に位置する部分は、単結晶圧電体層１３０に電圧を印加する部分より、厚い。
　突出部１１４の上面１１４ｔは、下部電極層と接している。本実施形態においては、突出部１１４の上面１１４ｔは、補強用下部電極層２５０と接している。
　上記のように、本実施形態においては、下部電極層１５０と補強用下部電極層２５０とを含む下部電極層は、下部電極層の厚みの寸法ｔ２が第１凹部１３２の深さの寸法Ｈ１より大きい領域を含み、かつ、当該領域において第２凹部１１３内に位置する基部１１０の突出部１１４と接している。
　補強用下部電極層２５０における突出部１１４の上面１１４ｔと対向している第２対向面２５１の表面粗さ(Ｒａ)は、単結晶圧電体層１３０の第１対向面１３１の表面粗さ(Ｒａ)より大きい。本実施形態においては、補強用下部電極層２５０における第２対向面２５１の表面粗さ(Ｒａ)は、０．５ｎｍ以上５．０ｎｍ以下である。
　以下、本発明の実施形態２に係る圧電デバイス２００の製造方法について説明する。
　図２～図４に示す工程までは、本発明の実施形態２に係る圧電デバイス２００の製造方法は、本発明の実施形態１に係る圧電デバイス１００の製造方法と同一である。
　図９は、本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層の第２対向面の一部に補強用下部電極層を設けた状態を示す断面図である。図９に示すように、リフトオフ法、めっき法、または、エッチング法などにより、下部電極層１５０の第２対向面１５１の一部に補強用下部電極層２５０を設ける。
　図１０は、本発明の実施形態２に係る圧電デバイスの製造方法において、基部に第２凹部および突出部を形成した状態を示す断面図である。図１０に示すように、基部１１０の一方の主面１１１側から基部１１０に対して、深掘反応性イオンエッチング(ＤＲＩＥ：Deep　Reactive　Ion　Etching)などにより、基部１１０に第２凹部１１３および突出部１１４を形成する。
　図１１は、本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層の第１対向面と基部の一方の主面とを接合させた状態を示す断面図である。
　図１１に示すように、表面活性化接合または原子拡散接合などにより、単結晶圧電体層１３０の第１対向面１３１と、基部１１０の一方の主面１１１とを接合させる。この接合面に、Ｔｉなどからなる接合層を介在させてもよい。これにより、第１凹部１３２および第２凹部１１３の内部が、密閉空間となる。このとき、補強用下部電極層２５０と突出部１１４の上面１１４ｔとが接した状態となっている。
　図１２は、本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層の上面を削った状態を示す断面図である。図１２に示すように、単結晶圧電体層１３０の上面をＣＭＰなどにより削って、単結晶圧電体層１３０を所望の厚みにする。
　図１３は、本発明の実施形態２に係る圧電デバイスの製造方法において、単結晶圧電体層に孔部を設けた状態を示す断面図である。図１３に示すように、ＲＩＥなどのエッチング法により、単結晶圧電体層１３０に孔部１３３を設ける。
　図８に示すように、リフトオフ法、めっき法、または、エッチング法などにより、単結晶圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部２２０が基部１１０の一方の主面１１１側に積層される。なお、ＲＩＥなどにより、積層部２２０に第１凹部１３２と連通する貫通スリットが設けられていてもよい。
　さらに、上部電極層１４０において基部１１０の上面に接続されるように、フォトリソグラフィ法、または、リフトオフ法などを用いて、第１引出配線１６０を形成する。
　最後に、フォトリソグラフィ法、または、リフトオフ法などを用いて、第２引出配線２７０を形成する。上記の工程により、図８に示すような本発明の実施形態２に係る圧電デバイス２００が製造される。
　上記のように、本実施形態に係る圧電デバイス２００においては、基部１１０の一方の主面１１１における第１凹部１３２と面する位置に、第２凹部１１３が形成されており、下部電極層は、下部電極層の厚みの寸法ｔ２が第１凹部１３２の深さの寸法Ｈ１より大きい領域を含み、かつ、当該領域において第２凹部１１３内に位置する基部１１０の突出部１１４と接している。これにより、突出部１１４によって積層部２２０を支持して、積層部２２０における第１凹部１３２上の部分が第２凹部１１３側に湾曲することを抑制するとともに、第２引出配線２７０の形成時に積層部２２０にクラックが発生することを抑制することができる。
　(実施形態３)
　以下、本発明の実施形態３に係る圧電デバイスについて図を参照して説明する。本発明の実施形態３に係る圧電デバイスは、第２凹部および補強用下部電極層が設けられていない点が主に、本発明の実施形態２に係る圧電デバイス２００と異なるため、本発明の実施形態２に係る圧電デバイス２００と同様である構成については説明を繰り返さない。
　図１４は、本発明の実施形態３に係る圧電デバイスの構成を示す横断面図である。図１４に示すように、本発明の実施形態３に係る圧電デバイス３００は、基部１１０と、積層部３２０とを備えている。
　本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層１５０とで構成されている。ただし、１対の電極層が下部電極層１５０のみで構成されていてもよい。具体的には、下部電極層１５０において、１対の櫛歯状の電極層が構成されており、圧電デバイス３００は、櫛歯状の電極層同士の間に位置する単結晶圧電体層１３０に電圧が印加される構成であってもよい。
　本実施形態に係る圧電デバイス３００においては、下部電極層１５０における基部１１０の一方の主面１１１と対向している第２対向面１５１の表面粗さ(Ｒａ)は、単結晶圧電体層１３０の第１対向面１３１の表面粗さ(Ｒａ)より大きい。これにより、仮に、積層部３２０における第１凹部１３２上の部分が基部１１０側に湾曲して下部電極層１５０の第２対向面１５１と基部１１０の一方の主面１１１とが互いに接合された場合に、接合強度を低くすることができる。その結果、下部電極層１５０の第２対向面１５１と基部１１０の一方の主面１１１とが互いに接合されたことによって圧電デバイス３００の励振特性が不安定になることを、抑制することができる。すなわち、圧電デバイス３００の励振特性を安定させることができる。
　(実施形態４)
　以下、本発明の実施形態４に係る圧電デバイスについて図を参照して説明する。本発明の実施形態４に係る圧電デバイスは、引出用下部電極が設けられている点が主に、本発明の実施形態１に係る圧電デバイス１００と異なるため、本発明の実施形態１に係る圧電デバイス１００と同様である構成については説明を繰り返さない。
　図１５は、本発明の実施形態４に係る圧電デバイスの構成を示す横断面図である。図１５に示すように、本発明の実施形態４に係る圧電デバイス４００は、基部１１０と、積層部４２０とを備えている。圧電デバイス４００は、基部１１０と積層部４２０と間に設けられた中間層４１０をさらに備えている。
　積層部４２０は、基部１１０の一方の主面１１１側に中間層４１０を介して積層されている。単結晶圧電体層１３０の第１対向面１３１と、中間層４１０の一方の主面４１１とが互いに接合されている。中間層４１０は、ＳｉＯ2で構成されている。中間層４１０の材料は、ＳｉＯ2に限定されず、絶縁物であればよい。たとえば、中間層４１０は、電気絶縁性および断熱性を有する有機材料で構成されていてもよい。
　本実施形態においては、中間層４１０と下部電極層１５０との間に、引出用下部電極４５０が設けられている。引出用下部電極４５０は、第１凹部１３２内において下部電極層１５０に接続され、中間層４１０と単結晶圧電体層１３０との界面に沿って引き出されている。引出用下部電極４５０は、第１対向面１３１に直交する方向から見て、第１凹部１３２の外側において孔部１３３を通じて第２引出配線４７０に電気的に接続されている。
　本実施形態に係る圧電デバイス４００においては、下部電極層１５０における基部１１０の一方の主面１１１と対向している第２対向面１５１の表面粗さ(Ｒａ)は、単結晶圧電体層１３０の第１対向面１３１の表面粗さ(Ｒａ)より大きい。これにより、仮に、下部電極層１５０の第２対向面１５１と中間層４１０の一方の主面４１１とが互いに接合された場合に、接合強度を低くすることができる。その結果、下部電極層１５０の第２対向面１５１と中間層４１０の一方の主面４１１とが互いに接合されたことによって圧電デバイス４００の励振特性が不安定になることを、抑制することができる。すなわち、圧電デバイス４００の励振特性を安定させることができる。
　また、第１対向面１３１に直交する方向から見て、第１凹部１３２の外側において引出用下部電極４５０と第２引出配線４７０とを互いに接続することにより、積層部４２０における第１凹部１３２上の部分が中間層４１０側に湾曲することを抑制することができる。これによっても、下部電極層１５０の第２対向面１５１と中間層４１０の一方の主面４１１とが互いに接合されにくくすることができるため、圧電デバイス４００の励振特性を安定させることができる。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，２００，３００，４００　圧電デバイス、１１０　基部、１１１，４１１　一方の主面、１１２　他方の主面、１１３　第２凹部、１１４　突出部、１１４ｔ　上面、１２０，２２０，３２０，４２０　積層部、１３０　単結晶圧電体層、１３１　第１対向面、１３２　第１凹部、１３３　孔部、１４０　上部電極層、１５０　下部電極層、１５１，２５１　第２対向面、１６０　第１引出配線、２５０　補強用下部電極層、２７０，４７０　第２引出配線、４１０　中間層、４５０　引出用下部電極。

Claims (5)

  1. 　一方の主面と、該一方の主面とは反対側に位置する他方の主面とを含む基部と、
    　前記基部の一方の主面側に積層された積層部とを備え、
    　前記積層部は、単結晶圧電体層と、該単結晶圧電体層に電圧を印加する１対の電極層とを含み、
    　前記単結晶圧電体層における前記基部の前記一方の主面と対向している第１対向面に、第１凹部が形成されており、
    　前記単結晶圧電体層は、前記第１対向面における前記第１凹部以外の部分にて前記基部の前記一方の主面と接合されており、
    　前記１対の電極層の少なくとも一部を構成し、前記単結晶圧電体層の基部側に沿って延在する下部電極層の少なくとも一部は、前記第１凹部内に位置しており、
    　前記下部電極層における前記基部の前記一方の主面と対向している第２対向面の表面粗さ(Ｒａ)は、前記単結晶圧電体層の前記第１対向面の表面粗さ(Ｒａ)より大きい、圧電デバイス。
  2. 　前記下部電極層における前記第２対向面の表面粗さ(Ｒａ)は、０．５ｎｍ以上５．０ｎｍ以下である、請求項１に記載の圧電デバイス。
  3. 　前記下部電極層は、前記第１凹部内にのみ位置している、請求項１または請求項２に記載の圧電デバイス。
  4. 　前記下部電極層の厚みの寸法は、前記第１凹部の深さの寸法以下である、請求項１から請求項３のいずれか１項に記載の圧電デバイス。
  5. 　前記基部の前記一方の主面における前記第１凹部と面する位置に、第２凹部が形成されており、
    　前記下部電極層は、前記下部電極層の厚みの寸法が前記第１凹部の深さの寸法より大きい領域を含み、かつ、前記領域において前記第２凹部内に位置する前記基部と接している、請求項１から請求項３のいずれか１項に記載の圧電デバイス。
PCT/JP2021/015375 2020-04-16 2021-04-14 圧電デバイス WO2021210595A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180028099.4A CN115485869A (zh) 2020-04-16 2021-04-14 压电装置
US17/965,867 US20230043420A1 (en) 2020-04-16 2022-10-14 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020073696 2020-04-16
JP2020-073696 2020-04-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/965,867 Continuation US20230043420A1 (en) 2020-04-16 2022-10-14 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2021210595A1 true WO2021210595A1 (ja) 2021-10-21

Family

ID=78084982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015375 WO2021210595A1 (ja) 2020-04-16 2021-04-14 圧電デバイス

Country Status (3)

Country Link
US (1) US20230043420A1 (ja)
CN (1) CN115485869A (ja)
WO (1) WO2021210595A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076066A1 (fr) * 1999-06-08 2000-12-14 Takaya Watanabe Vibrateur piezoelectrique
JP2007228356A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス
JP2013179405A (ja) * 2012-02-28 2013-09-09 Murata Mfg Co Ltd 圧電デバイス、圧電デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076066A1 (fr) * 1999-06-08 2000-12-14 Takaya Watanabe Vibrateur piezoelectrique
JP2007228356A (ja) * 2006-02-24 2007-09-06 Ngk Insulators Ltd 圧電薄膜デバイス
JP2013179405A (ja) * 2012-02-28 2013-09-09 Murata Mfg Co Ltd 圧電デバイス、圧電デバイスの製造方法

Also Published As

Publication number Publication date
US20230043420A1 (en) 2023-02-09
CN115485869A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
JP4930381B2 (ja) 圧電振動装置
WO2016021304A1 (ja) 圧電共振器の製造方法および圧電共振器
CN111033774B (zh) 压电器件以及压电器件的制造方法
JP6642499B2 (ja) 弾性波装置
WO2021106265A1 (ja) 圧電デバイス
WO2020059200A1 (ja) 圧電デバイス
US20210343929A1 (en) Piezoelectric device
WO2021210595A1 (ja) 圧電デバイス
US11706988B2 (en) Piezoelectric device and method of manufacturing the same
US20230115834A1 (en) Piezoelectric device
WO2021172259A1 (ja) 圧電デバイス
WO2022158249A1 (ja) 弾性波装置、フィルタ装置及び弾性波装置の製造方法
WO2021210596A1 (ja) 圧電デバイス
WO2021246443A1 (ja) 圧電デバイス
WO2022107606A1 (ja) 弾性波装置
WO2021100248A1 (ja) 圧電デバイス
WO2021106266A1 (ja) 圧電デバイス
WO2021166837A1 (ja) 圧電デバイス
WO2021049100A1 (ja) 圧電素子
US20220045261A1 (en) Piezoelectric device
WO2021053886A1 (ja) 圧電素子
WO2024209743A1 (ja) トランスデューサ
JP4947059B2 (ja) 圧電薄膜共振子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21788990

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21788990

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP