CN115668770A - 压电器件 - Google Patents

压电器件 Download PDF

Info

Publication number
CN115668770A
CN115668770A CN202180039210.XA CN202180039210A CN115668770A CN 115668770 A CN115668770 A CN 115668770A CN 202180039210 A CN202180039210 A CN 202180039210A CN 115668770 A CN115668770 A CN 115668770A
Authority
CN
China
Prior art keywords
electrode layer
layer
crystal piezoelectric
piezoelectric layer
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180039210.XA
Other languages
English (en)
Inventor
茶谷宗人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115668770A publication Critical patent/CN115668770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

层叠部(120)至少在开口部(113)的上方包括第一单晶压电体层(130)、第二单晶压电体层(140)、中间电极层(150)、下部电极层(160)和上部电极层(170)。第一单晶压电体层(130)由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第一单晶压电体层(130)的极化电荷在中间电极层(150)侧为正，在下部电极层(160)侧为负。

Description

压电器件
技术领域
本发明涉及压电器件。
背景技术
作为公开压电器件的结构的文献，有国际公开第2019/102951号(专利文献1)。专利文献1中记载的压电器件具备压电单晶体、上部电极、下部电极和支承基板。压电单晶体的极化状态相同。上部电极配置在压电单晶体的上表面上。下部电极配置在压电单晶体的下表面上。支承基板配置在压电单晶体的下方。设置有从支承基板的下表面向压电单晶体的下表面上凹进的凹部。
现有技术文献
专利文献
专利文献1：国际公开第2019/102951号
发明内容
发明要解决的课题
专利文献1中记载的压电器件仅具备一层单晶压电体层，在想要增大压电器件的激励时的振幅的情况下，由于从与单晶压电体层正交的方向观察时的单晶压电体层的面积变大，因此压电器件的占有面积变大。
此外，在通过蚀刻形成用于与下部电极层电连接的孔部时由于过蚀刻而在下部电极层形成贯通孔的情况下，与下部电极层的电连接变得不充分而使压电器件的激励特性降低。
本发明是鉴于上述问题点而完成的，其目的在于，提供一种能够抑制压电器件的占有面积变大以及与下部电极层的电连接变得不充分而使激励特性降低、同时能够增大压电器件的激励时的振幅的压电器件。
用于解决课题的技术方案
基于本发明的压电器件具备基部和层叠部。基部包括一个主面和位于与一个主面相反的一侧的另一个主面，且具有在一个主面形成的开口部。层叠部层叠在基部的一个主面侧，从上方覆盖开口部。层叠部至少在开口部的上方包括第一单晶压电体层、配置在第一单晶压电体层的上方的第二单晶压电体层、配置在第一单晶压电体层与第二单晶压电体层之间的中间电极层、配置在第一单晶压电体层的下侧并隔着第一单晶压电体层而与中间电极层相对的下部电极层、以及配置在第二单晶压电体层的上侧并隔着第二单晶压电体层而与中间电极层相对的上部电极层，且具有作为覆盖开口部的部分的膜片部。从与上述一个主面正交的方向观察，在层叠部中，在开口部的外侧的位置，形成有贯通第一单晶压电体层、中间电极层及第二单晶压电体层而到达下部电极层的孔部。在上述孔部的内侧设置有引出电极，该引出电极与中间电极层绝缘的同时与下部电极层连接，并且引出到第二单晶压电体层的上表面上。第一单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第一单晶压电体层的极化电荷在中间电极层侧为正，在下部电极层侧为负。
发明的效果
根据本发明，能够抑制压电器件的占有面积变大以及由于与下部电极层的连接不良而导致压电器件的激励特性降低，同时能够增大压电器件的激励时的振幅。
附图说明
图1是本发明的实施方式1涉及的压电器件的纵剖视图。
图2是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的下表面设置了下部电极层的状态的剖视图。
图3是示出在本发明的实施方式1涉及的压电器件的制造方法中、在下部电极层和第一单晶压电体层各自的下表面设置了中间层的状态的剖视图。
图4是示出在本发明的实施方式1涉及的压电器件的制造方法中、拟使基部接合到图3所示的多个层的状态的剖视图。
图5是示出在本发明的实施方式1涉及的压电器件的制造方法中、使基部接合于中间层的下表面之后的状态的剖视图。
图6是示出在本发明的实施方式1涉及的压电器件的制造方法中、削去第一单晶压电体层的上表面之后的状态的剖视图。
图7是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的上表面设置了中间电极层的状态的剖视图。
图8是示出在本发明的实施方式1涉及的压电器件的制造方法中、使第二单晶压电体层接合到图7所示的多个层的状态的剖视图。
图9是示出在本发明的实施方式1涉及的压电器件的制造方法中、削去第二单晶压电体层的上表面之后的状态的剖视图。
图10是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第二单晶压电体层的上表面设置了上部电极层的状态的剖视图。
图11是示出在本发明的实施方式1涉及的压电器件的制造方法中、在层叠部形成了孔部的状态的剖视图。
图12是示出在本发明的实施方式1涉及的压电器件的制造方法中、在形成于层叠部的孔部的内侧形成了绝缘膜的状态的剖视图。
图13是示出在本发明的实施方式1涉及的压电器件的制造方法中、除去了绝缘膜的底部的中央部的状态的剖视图。
图14是示出在本发明的实施方式1涉及的压电器件的制造方法中、形成了引出电极的状态的剖视图。
图15是示出在本发明的实施方式1涉及的压电器件的制造方法中、形成了第一引出布线和第二引出布线中的每一个引出布线的状态的剖视图。
图16是本发明的实施方式2涉及的压电器件的纵剖视图。
具体实施方式
(实施方式1)
图1是本发明的实施方式1涉及的压电器件的纵剖视图。如图1所示，本发明的实施方式1涉及的压电器件100具备基部110和层叠部120。
基部110包括一个主面111和位于与一个主面111相反的一侧的另一个主面112。基部110具有形成在一个主面111的开口部113。在本实施方式中，开口部113从一个主面111贯通至另一个主面112。但是，开口部113也可以从一个主面111侧形成而不到达另一个主面112。或者，开口部113也可以从另一个主面112侧形成到靠近一个主面111的位置，而不到达一个主面111。开口部113被层叠在基部110的一个主面111侧的层叠部120从上方覆盖。
在本实施方式中，基部110由Si构成。但是，构成基部110的材料并不限定于Si。
层叠部120至少在开口部113的上方包括第一单晶压电体层130、第二单晶压电体层140、中间电极层150、下部电极层160和上部电极层170。
层叠部120具有作为覆盖开口部113的部分的膜片部Mb。从与一个主面111正交的方向观察，膜片部Mb是层叠部120中的位于开口部113的开口端部的内侧的部分。
从与一个主面111正交的方向观察，在层叠部120中，在开口部113的外侧的位置，形成有贯通第一单晶压电体层130、中间电极层150及第二单晶压电体层140而到达下部电极层160的孔部H。在孔部H的内周面上形成有绝缘膜194。在孔部H的内侧设置有引出电极193，该引出电极193与中间电极层150绝缘的同时与下部电极层160连接，并且引出到第二单晶压电体层140的上表面上。
第一单晶压电体层130位于基部110的上方。第一单晶压电体层130的一部分位于开口部113的上方。第一单晶压电体层130的上表面和下表面各自是平坦的。
第二单晶压电体层140位于第一单晶压电体层130的上方。第二单晶压电体层140的一部分位于开口部113的上方。第二单晶压电体层140的上表面和下表面各自是平坦的。
第二单晶压电体层140具有孔部141。孔部141上下贯通第二单晶压电体层140。在本实施方式中，孔部141位于基部110的一个主面111的上方，而不位于开口部113的上方。
第一单晶压电体层130由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第二单晶压电体层140由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第二单晶压电体层140可以由与第一单晶压电体层130相同的材料构成，也可以由与第一单晶压电体层130不同的材料构成。
在本实施方式中，第一单晶压电体层130和第二单晶压电体层140各自由铌酸锂(LiNbO3)或者钽酸锂(LiTaO3)构成。另外，第一单晶压电体层130和第二单晶压电体层140各自也可以由K和Na以外的其他碱金属的铌酸化合物或钽酸化合物构成。
第一单晶压电体层130的极化电荷在中间电极层150侧为正，在下部电极层160侧为负。第二单晶压电体层140的极化电荷在中间电极层150侧为正，在上部电极层170侧为负。另外，第二单晶压电体层140的极化电荷也可以在中间电极层150侧为负，在上部电极层170侧为正。
中间电极层150位于第一单晶压电体层130与第二单晶压电体层140之间。中间电极层150被夹在第一单晶压电体层130的上表面与第二单晶压电体层140的下表面之间。中间电极层150的一部分位于开口部113的上方。中间电极层150的上表面和下表面各自是平坦的。中间电极层150也可以通过层叠两层电极层而构成。在本实施方式中，中间电极层150的厚度比下部电极层160和上部电极层170各自的厚度厚。但是，中间电极层150的厚度也可以在下部电极层160和上部电极层170各自的厚度以下。
中间电极层150例如由Al或者Pt等金属构成。中间电极层150也可以由掺杂有As等的电阻率低的Si构成。在该情况下，中间电极层150例如优选由电阻率为20mΩcm以下的Si构成。或者，中间电极层150也可以由LaNiO3、SrRuO3或RuO2等导电性氧化物构成。
另外，也可以在中间电极层150与第一单晶压电体层130之间配置有由Ti等构成的密接层。也可以在中间电极层150与第二单晶压电体层140之间配置有由Ti等构成的密接层。
下部电极层160配置在第一单晶压电体层130的下侧，隔着第一单晶压电体层130而与中间电极层150相对。下部电极层160的一部分位于开口部113的上方。下部电极层160的另一部分位于形成在第一单晶压电体层130的孔部H的下方。下部电极层160的另一部分从下方覆盖孔部H。
下部电极层160例如由Al或者Pt等金属构成。下部电极层160也可以由LaNiO3、SrRuO3或RuO2等导电性氧化物构成。下部电极层160也可以是通过使导电物外延生长而形成的外延生长膜。
上部电极层170配置在第二单晶压电体层140的上侧，隔着第二单晶压电体层140而与中间电极层150相对。上部电极层170的一部分位于开口部113的上方。
上部电极层170例如由Al或者Pt等金属构成。上部电极层170也可以是通过使导电物外延生长而形成的外延生长膜。另外，也可以在上部电极层170与第二单晶压电体层140之间配置有由Ti等构成的密接层。
引出电极193遍及形成在第二单晶压电体层140的上表面上、绝缘膜194的内周面上、以及通过孔部H露出的下部电极层160的一部分的上表面上。引出电极193例如由Al或者Pt等金属构成。绝缘膜194例如由SiO2等绝缘物构成。
层叠部120还具备中间层180。中间层180在与第一单晶压电体层130之间夹着下部电极层160。在中间层180的下表面形成有与基部110的开口部113连通的开口部183。开口部183位于开口部113的上方。通过开口部183，下部电极层160的下表面的一部分露出。通过开口部183露出的下部电极层160的下表面的一部分构成膜片部Mb的下表面。
中间层180由SiO2构成。中间层180的材料并不限定于SiO2，只要是绝缘物即可。例如，中间层180也可以由具有电绝缘性和绝热性的有机材料构成。
压电器件100还具备第一引出布线191和第二引出布线192。第一引出布线191配置在上部电极层170的上侧。第二引出布线192在孔部141内配置在中间电极层150的上侧。
这样，层叠部120至少在开口部113的上方包括第一单晶压电体层130、第二单晶压电体层140、中间电极层150、下部电极层160和上部电极层170。
在本实施方式中，从与一个主面111正交的方向观察，开口部113的外形为矩形。但是，从与一个主面111正交的方向观察，开口部113的外形不限于矩形，也可以是矩形以外的多边形或者圆形。
根据上述结构，通过在下部电极层160与中间电极层150之间施加电压，第一单晶压电体层130伸缩，并且通过在上部电极层170与中间电极层150之间施加电压，第二单晶压电体层140伸缩，另一方面，上部电极层170、中间电极层150及下部电极层160各自不伸缩，因此膜片部Mb上下弯曲振动。
以下，对本发明的实施方式1涉及的压电器件的制造方法进行说明。
图2是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的下表面设置了下部电极层的状态的剖视图。形成时的第一单晶压电体层130的厚度比本实施方式涉及的压电器件100中最终包括的第一单晶压电体层130的厚度厚。
第一单晶压电体层130的极化电荷在上表面侧为正，在下表面侧为负。第一单晶压电体层130由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。
如图2所示，通过剥离(lift-off)法、镀敷法或者蚀刻法等，在第一单晶压电体层130的下表面设置下部电极层160。在下部电极层160由导电性氧化物构成的情况下，通过反应溅射法，将靶中含有的金属氧化后的导电性氧化物在第一单晶压电体层130的下表面上成膜，从而设置下部电极层160。在下部电极层160为外延生长膜的情况下，通过在第一单晶压电体层130的下表面通过异质外延生长形成导电膜，并使导电膜图案化来设置下部电极层160。
图3是示出在本发明的实施方式1涉及的压电器件的制造方法中、在下部电极层和第一单晶压电体层各自的下表面设置了中间层的状态的剖视图。如图3所示，通过化学气相沉积(CVD，即Chemical Vapor Deposition)法或者物理气相沉积(PVD，即Physical VaporDeposition)法等，在下部电极层160和第一单晶压电体层130各自的下表面设置中间层180，之后，通过化学机械研磨(CMP：Chemical Mechanical Polishing)等使中间层180的下表面平坦。
图4是示出在本发明的实施方式1涉及的压电器件的制造方法中、拟使基部接合到图3所示的多个层的状态的剖视图。图5是示出在本发明的实施方式1涉及的压电器件的制造方法中、使基部接合于中间层的下表面的状态的剖视图。
如图4和图5所示，通过表面活性化接合或者原子扩散接合等，使未形成开口部113的、作为基部110的基板接合于中间层180的下表面。另外，也可以在基部110预先形成有开口部113。
图6是示出在本发明的实施方式1涉及的压电器件的制造方法中、削去第一单晶压电体层的上表面之后的状态的剖视图。如图6所示，通过CMP等削去第一单晶压电体层130的上表面，使第一单晶压电体层130变为所希望的厚度。另外，也可以在第一单晶压电体层130的上表面侧预先通过进行离子注入从而形成剥离层。在该情况下，在通过切削或者CMP等削去第一单晶压电体层130的上表面之前，使剥离层剥离，由此第一单晶压电体层130的厚度调整变得容易。第一单晶压电体层130的厚度被调整为可获得电压的施加所引起的第一单晶压电体层130的所希望的激励。
图7是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的上表面设置了中间电极层的状态的剖视图。如图7所示，通过剥离法、镀敷法或者蚀刻法等，在第一单晶压电体层130的上表面设置中间电极层150。
在中间电极层150由电阻率低的Si构成的情况下，通过表面活性化接合或者原子扩散接合等，将掺杂有As等的Si基板接合到第一单晶压电体层130的上表面，之后，通过CMP等削去Si基板的上表面，使其变为所希望的厚度。另外，也可以在Si基板的上表面侧预先通过进行离子注入从而形成剥离层。在该情况下，在通过切削或者CMP等削去Si基板的上表面之前，使剥离层剥离，由此Si基板的厚度调整变得容易。在中间电极层150由导电性氧化物构成的情况下，通过反应溅射法，将靶中含有的金属氧化后的导电性氧化物在第一单晶压电体层130的上表面上成膜，从而设置中间电极层150。
图8是示出在本发明的实施方式1涉及的压电器件的制造方法中、使第二单晶压电体层接合到图7所示的多个层的状态的剖视图。如图8所示，通过表面活性化接合或者原子扩散接合等，使第二单晶压电体层140接合于中间电极层150的上表面。形成时的第二单晶压电体层140的厚度比本实施方式涉及的压电器件100中最终包括的第二单晶压电体层140的厚度厚。
在本实施方式中，第二单晶压电体层140的极化电荷在上表面侧为负，在下表面侧为正。第二单晶压电体层140由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。
图9是示出在本发明的实施方式1涉及的压电器件的制造方法中、削去第二单晶压电体层的上表面之后的状态的剖视图。如图9所示，通过CMP等削去第二单晶压电体层140的上表面，使第二单晶压电体层140变为所希望的厚度。另外，也可以在第二单晶压电体层140的上表面侧预先通过进行离子注入从而形成剥离层。在该情况下，在通过切削或者CMP等削去第二单晶压电体层140的上表面之前，使剥离层剥离，由此第二单晶压电体层140的厚度调整变得容易。第二单晶压电体层140的厚度被调整为可获得电压的施加所引起的第二单晶压电体层140的所希望的激励。
图10是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第二单晶压电体层的上表面设置了上部电极层的状态的剖视图。如图10所示，通过剥离法、镀敷法或者蚀刻法等，在第二单晶压电体层140的上表面设置上部电极层170。在上部电极层170为外延生长膜的情况下，通过在第二单晶压电体层140的上表面通过异质外延生长形成导电膜，并使导电膜图案化来设置上部电极层170。
图11是示出在本发明的实施方式1涉及的压电器件的制造方法中、在层叠部形成了孔部的状态的剖视图。如图11所示，通过蚀刻法，形成贯通第一单晶压电体层130、中间电极层150及第二单晶压电体层140而到达下部电极层160的孔部H。此外，通过蚀刻法，形成贯通第二单晶压电体层140而到达中间电极层150的孔部141。
孔部H和孔部141各自通过从第二单晶压电体层140的上表面侧蚀刻而形成。第二单晶压电体层140由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，从极化电荷的负侧进行蚀刻的情况下的蚀刻速率，比从极化电荷的正侧进行蚀刻的情况下的蚀刻速率高。由于第二单晶压电体层140的极化电荷在上表面侧为负，在下表面侧为正，因此，通过从第二单晶压电体层140的上表面侧进行蚀刻，能够以高蚀刻速率对第二单晶压电体层140进行蚀刻。
在本实施方式中，由于中间电极层150的厚度比下部电极层160和上部电极层170各自的厚度厚，因此，能够抑制由于过蚀刻而使孔部141贯通中间电极层150。
在孔部H贯通中间电极层150之后，第一单晶压电体层130从上表面侧被蚀刻。第一单晶压电体层130由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，从极化电荷的正侧进行蚀刻的情况下的蚀刻速率，比从极化电荷的负侧进行蚀刻的情况下的蚀刻速率低。由于第一单晶压电体层130的极化电荷在上表面侧为正，在下表面侧为负，因此，通过从第一单晶压电体层130的上表面侧进行蚀刻，能够以低蚀刻速率对第一单晶压电体层130进行蚀刻。由此，能够抑制由于过蚀刻而使孔部H贯通下部电极层160。
图12是示出在本发明的实施方式1涉及的压电器件的制造方法中、在形成于层叠部的孔部的内侧形成了绝缘膜的状态的剖视图。如图12所示，通过溅射法或者CVD法等，在孔部H的内侧形成绝缘膜194。
图13是示出在本发明的实施方式1涉及的压电器件的制造方法中、除去了绝缘膜的底部的中央部的状态的剖视图。如图13所示，通过蚀刻法，留下绝缘膜194中位于孔部H的内周面上的部分，同时除去绝缘膜194的底部的中央部，由此使下部电极层160的一部分露出。
图14是示出在本发明的实施方式1涉及的压电器件的制造方法中、形成了引出电极的状态的剖视图。如图14所示，通过溅射法、蒸镀法或者镀敷法等，遍及形成在第二单晶压电体层140的上表面上、绝缘膜194的内周面上、以及通过孔部H露出的下部电极层160的一部分的上表面上。
图15是示出在本发明的实施方式1涉及的压电器件的制造方法中、形成了第一引出布线和第二引出布线中的每一个引出布线的状态的剖视图。如图15所示，通过剥离法、镀敷法或者蒸镀法等，在上部电极层170的上表面上形成第一引出布线191，在通过孔部141露出的中间电极层150的一部分的上表面上形成第二引出布线192。
最后，通过蚀刻法，在基部110形成开口部113，并且在中间层180形成开口部183。另外，未必一定要形成开口部183。通过上述工序，制造如图1所示的本发明的实施方式1涉及的压电器件100。
在本发明的实施方式1涉及的压电器件100中，具备膜片部Mb，该膜片部Mb具有夹在中间电极层150与下部电极层160之间的第一单晶压电体层130、以及夹在中间电极层150与上部电极层170之间的第二单晶压电体层140这两层单晶压电体层，由此，与压电器件仅具备一层单晶压电体层的情况相比，能够在不增大单晶压电体层的面积的情况下增大压电器件的激励时的振幅。其结果是，能够在抑制压电器件100的占有面积变大的同时增大压电器件100的激励时的振幅。
在本发明的实施方式1涉及的压电器件100中，第一单晶压电体层130由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，第一单晶压电体层130的极化电荷在中间电极层150侧为正、在下部电极层160侧为负，由此，在通过蚀刻形成用于与下部电极层160电连接的孔部H时，能够以低蚀刻速率对第一单晶压电体层130进行蚀刻，因此能够抑制由于过蚀刻而在下部电极层160形成贯通孔。其结果是，能够抑制与下部电极层160的电连接变得不充分而使压电器件100的激励特性降低。
在本发明的实施方式1涉及的压电器件100中，中间电极层150的厚度比下部电极层160和上部电极层170各自的厚度厚。由此，能够抑制在通过蚀刻形成孔部141时由于过蚀刻而在中间电极层150形成贯通孔。其结果是，能够抑制中间电极层150与第二引出布线192的电连接变得不充分而使压电器件100的激励特性降低。
在本发明的实施方式1涉及的压电器件100中，中间电极层150也可以由Si构成。在该情况下，由于Si结晶稳定，因此不与第一单晶压电体层130和第二单晶压电体层140的每一个压电体层反应，因而能够抑制由于与第一单晶压电体层130和第二单晶压电体层140的每一个压电体层的相互反应而使第一单晶压电体层130和第二单晶压电体层140各自的特性劣化。
在本发明的实施方式1涉及的压电器件100中，由于第二单晶压电体层140由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，第二单晶压电体层140的极化电荷在中间电极层150侧为正、在上部电极层170侧为负，因此通过从第二单晶压电体层140的上表面侧进行蚀刻，能够以高蚀刻速率对第二单晶压电体层140进行蚀刻。其结果是，能够缩短第二单晶压电体层140的蚀刻所需要的时间。
在本发明的实施方式1涉及的压电器件100中，第一单晶压电体层130和第二单晶压电体层140各自由K和Na以外的碱金属的铌酸化合物或钽酸化合物构成，不含铅，因此能够减轻对环境造成的负担。第一单晶压电体层130和第二单晶压电体层140各自由铌酸锂(LiNbO3)或者钽酸锂(LiTaO3)构成，由此能够提高压电器件100的压电特性。
在本发明的实施方式1涉及的压电器件100中，下部电极层160和中间电极层150中的至少一者也可以由导电性氧化物构成。在下部电极层160由导电性氧化物构成的情况下，在对第一单晶压电体层130进行干式蚀刻而形成孔部H时，增大第一单晶压电体层130与下部电极层160的蚀刻选择比，能够抑制由于过蚀刻而在下部电极层160形成贯通孔。在中间电极层150由导电性氧化物构成的情况下，在对第二单晶压电体层140进行干式蚀刻而形成孔部141时，增大第二单晶压电体层140与中间电极层150的蚀刻选择比，能够抑制由于过蚀刻而在中间电极层150形成贯通孔。
在本发明的实施方式1涉及的压电器件100中，下部电极层160及上部电极层170中的至少一者可以是外延生长膜。外延生长膜的结晶性良好，因此能够抑制迁移的发生，能够提高下部电极层160和上部电极层170各自的耐功率特性。
(实施方式2)
以下，参照附图对本发明的实施方式2涉及的压电器件进行说明。本发明的实施方式2涉及的压电器件与本发明的实施方式1涉及的压电器件100的不同点仅在于，设置有增强用下部电极层，因此对于与本发明的实施方式1涉及的压电器件100相同的结构，不再重复说明。
图16是本发明的实施方式2涉及的压电器件的纵剖视图。如图16所示，在本发明的实施方式2涉及的压电器件200中，在下部电极层160中的位于孔部H的下方的部分的下侧设置有增强用下部电极层260。
增强用下部电极层260例如由Al或者Pt等金属构成。增强用下部电极层260也可以由LaNiO3、SrRuO3或RuO2等导电性氧化物构成。增强用下部电极层260也可以是通过使导电物外延生长而形成的外延生长膜。
具体地，通过剥离法、镀敷法或者蚀刻法等，在下部电极层160的下表面设置增强用下部电极层260。在增强用下部电极层260由导电性氧化物构成的情况下，通过反应溅射法，将靶中含有的金属氧化后的导电性氧化物在下部电极层160的下表面上成膜，从而设置增强用下部电极层260。在增强用下部电极层260为外延生长膜的情况下，通过在下部电极层160的下表面通过同质外延生长形成导电膜，并使导电膜图案化来设置增强用下部电极层260。
在本发明的实施方式2涉及的压电器件200中，通过在下部电极层160中的位于孔部H的下方的部分的下侧设置增强用下部电极层260，能够抑制在通过蚀刻形成孔部H时由于过蚀刻而在下部电极层160和增强用下部电极层260形成贯通孔。
此外，在通过使下部电极层160整体变厚来防止由过蚀刻引起的贯通孔的形成的情况下，由于在下部电极层160产生的应力而在膜片部Mb发生翘曲，压电器件的激励特性降低，但通过仅在下部电极层160中的位于孔部H的下方的部分的下侧设置增强用下部电极层260，能够抑制由于膜片部Mb的翘曲而导致压电器件200的激励特性降低。
在上述实施方式的说明中，也可以将能够组合的结构相互组合。
应认为本次公开的实施方式在所有方面均为例示而不是限制性的。本发明的范围不是由上述的说明示出，而是由权利要求书示出，其意图包含与权利要求书等同的含义以及范围内的所有变更。
附图标记说明
100、200：压电器件，110：基部，111、112：主面，113、183：开口部，120：层叠部，130：第一单晶压电体层，140：第二单晶压电体层，141、H：孔部，150：中间电极层，160：下部电极层，170：上部电极层，180：中间层，191：第一引出布线，192：第二引出布线，193：引出电极，194：绝缘膜，260：增强用下部电极层，Mb：膜片部。

Claims (8)

1.一种压电器件，具备：
基部，其包括一个主面和位于与该一个主面相反的一侧的另一个主面，且具有在所述一个主面形成的开口部；以及
层叠部，其层叠在所述基部的所述一个主面侧，从上方覆盖所述开口部，
所述层叠部至少在所述开口部的上方包括第一单晶压电体层、配置在该第一单晶压电体层的上方的第二单晶压电体层、配置在所述第一单晶压电体层与所述第二单晶压电体层之间的中间电极层、配置在所述第一单晶压电体层的下侧并隔着所述第一单晶压电体层而与所述中间电极层相对的下部电极层、以及配置在所述第二单晶压电体层的上侧并隔着所述第二单晶压电体层而与所述中间电极层相对的上部电极层，且具有作为覆盖所述开口部的部分的膜片部，
从与所述一个主面正交的方向观察，在所述层叠部中，在所述开口部的外侧的位置，形成有贯通所述第一单晶压电体层、所述中间电极层及所述第二单晶压电体层而到达所述下部电极层的孔部，
在所述孔部的内侧设置有引出电极，该引出电极与所述中间电极层绝缘的同时与所述下部电极层连接，并且引出到所述第二单晶压电体层的上表面上，
所述第一单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，
所述第一单晶压电体层的极化电荷在中间电极层侧为正，在下部电极层侧为负。
2.根据权利要求1所述的压电器件，其中，所述中间电极层的厚度比所述下部电极层和所述上部电极层各自的厚度厚。
3.根据权利要求1或2所述的压电器件，其中，所述中间电极层由Si构成。
4.根据权利要求1至3中任一项所述的压电器件，其中，
所述第二单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成，
所述第二单晶压电体层的极化电荷在中间电极层侧为正，在上部电极层侧为负。
5.根据权利要求1至4中任一项所述的压电器件，其中，所述第一单晶压电体层和所述第二单晶压电体层各自由铌酸锂(LiNbO3)或者钽酸锂(LiTaO3)构成。
6.根据权利要求1至5中任一项所述的压电器件，其中，所述下部电极层和所述中间电极层中的至少一者由导电性氧化物构成。
7.根据权利要求1至5中任一项所述的压电器件，其中，所述下部电极层和所述上部电极层中的至少一者为外延生长膜。
8.根据权利要求1至7中任一项所述的压电器件，其中，在所述下部电极层中的位于所述孔部的下方的部分的下侧设置有增强用下部电极层。
CN202180039210.XA 2020-06-16 2021-06-02 压电器件 Pending CN115668770A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020103641 2020-06-16
JP2020-103641 2020-06-16
PCT/JP2021/021023 WO2021256264A1 (ja) 2020-06-16 2021-06-02 圧電デバイス

Publications (1)

Publication Number Publication Date
CN115668770A true CN115668770A (zh) 2023-01-31

Family

ID=79267869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180039210.XA Pending CN115668770A (zh) 2020-06-16 2021-06-02 压电器件

Country Status (3)

Country Link
US (1) US20230080949A1 (zh)
CN (1) CN115668770A (zh)
WO (1) WO2021256264A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076822A (ja) * 2000-08-28 2002-03-15 Kyocera Corp 圧電薄膜フィルタ
JP4186685B2 (ja) * 2003-04-10 2008-11-26 宇部興産株式会社 窒化アルミニウム薄膜及びそれを用いた圧電薄膜共振子
JP2005353876A (ja) * 2004-06-11 2005-12-22 Canon Inc 圧電体積層構造、圧電素子、圧電体デバイスおよび液体吐出ヘッド
JP2006295380A (ja) * 2005-04-07 2006-10-26 Seiko Epson Corp 圧電薄膜共振子およびフィルタ
JP2021086982A (ja) * 2019-11-29 2021-06-03 Tdk株式会社 圧電薄膜素子

Also Published As

Publication number Publication date
US20230080949A1 (en) 2023-03-16
WO2021256264A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111033774B (zh) 压电器件以及压电器件的制造方法
US9991439B2 (en) Method for implanting a piezoelectric material
WO2020026735A1 (ja) Ｍｅｍｓデバイス
US11844281B2 (en) Piezoelectric device
US20220209095A1 (en) Piezoelectric element and method for manufacturing the same
US20210343929A1 (en) Piezoelectric device
US20230115834A1 (en) Piezoelectric device
CN115668770A (zh) 压电器件
WO2021256265A1 (ja) 圧電デバイス
US20230106579A1 (en) Piezoelectric device
CN115208349A (zh) 一种声表面波滤波器
KR20220158248A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
CN114402448A (zh) 压电元件及其制造方法
CN111095585A (zh) 压电器件以及压电器件的制造方法
CN115485869A (zh) 压电装置
CN115136332A (zh) 压电器件
JP7188608B2 (ja) 圧電素子
WO2021172259A1 (ja) 圧電デバイス
WO2020059199A1 (ja) 圧電デバイス
CN114342098A (zh) 压电元件
KR20220158255A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination