CN114900147A - 体声波谐振器及其制造方法 - Google Patents

体声波谐振器及其制造方法 Download PDF

Info

Publication number
CN114900147A
CN114900147A CN202210796845.0A CN202210796845A CN114900147A CN 114900147 A CN114900147 A CN 114900147A CN 202210796845 A CN202210796845 A CN 202210796845A CN 114900147 A CN114900147 A CN 114900147A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
piezoelectric
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210796845.0A
Other languages
English (en)
Other versions
CN114900147B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210796845.0A priority Critical patent/CN114900147B/zh
Publication of CN114900147A publication Critical patent/CN114900147A/zh
Application granted granted Critical
Publication of CN114900147B publication Critical patent/CN114900147B/zh
Priority to US18/074,109 priority patent/US11838001B2/en
Priority to US18/504,325 priority patent/US20240072752A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02047—Treatment of substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本公开实施例提供一种体声波谐振器及其形成方法。体声波谐振器包括：第一载体衬底；阻挡层，位于第一载体衬底的主表面上，且被配置成防止在第一载体衬底的主表面形成电荷积聚而产生非预期导电沟道；缓冲层，位于阻挡层的远离第一载体衬底的一侧；压电层，位于缓冲层的远离缓冲层的一侧；第一电极和第二电极，在垂直于第一载体衬底的主表面的方向上位于压电层的相对侧，第一电极设置在压电层的靠近第一载体衬底的一侧；第一钝化层和第二钝化层，分别覆盖第一电极和第二电极的侧壁及其远离压电层一侧的表面；介电层，位于第一钝化层和缓冲层之间，且在第一钝化层和介电层之间具有第一空腔，其中第一空腔和第一电极被第一钝化层间隔开。

Description

体声波谐振器及其制造方法
技术领域
本公开的实施例涉及一种体声波谐振器及其制造方法。
背景技术
随着移动通讯技术快速发展，以谐振器为基本单元的滤波器越来越广泛且大量的应用在智能手机等通讯装置中。薄膜体声波谐振器（film bulk acoustic resonator，FBAR）通常是在衬底基板上依次形成下电极、压电层和上电极，进而在衬底基板上形成具有压电特性的谐振结构。对于一些常规的薄膜体声波谐振器结构而言，通常通过物理气相沉积（physical vapor deposition，PVD）或者化学气相沉积（chemical vapor deposition，CVD）等工艺在衬底上制作具有压电特性的压电层，但是通过PVD或者CVD等沉积工艺无法在体声波谐振器衬底上沉积具有压电特性的铌酸锂晶体或钽酸锂晶体，因此，无法通过传统沉积方法由具有压电特性的铌酸锂晶体或钽酸锂晶体构成的压电层形成体声波谐振器。此外，在传统谐振器的衬底基板表面可能出现电荷积聚而产生非预期导电沟道，而且在形成谐振空腔的刻蚀工艺中，压电层上的电极可能会暴露于刻蚀工艺而被损坏，进而影响谐振器的性能。为提升体声波谐振器的性能，体声波谐振器的结构不断被优化以提高谐振器的性能。
发明内容
本公开至少一个实施例提供一种体声波谐振器的制造方法，包括：提供第一衬底结构，所述第一衬底结构包括用于形成所述体声波谐振器的压电层的第一部分以及用作牺牲衬底的第二部分，其中所述第一部分位于所述第二部分上；在所述第一衬底结构的所述第一部分的远离所述第二部分的一侧形成第一电极和第一钝化层，所述第一钝化层覆盖所述第一电极的侧壁及其远离所述第一衬底结构一侧的表面；在所述第一钝化层上形成牺牲层和介电层，所述牺牲层覆盖所述第一钝化层的一部分且在与所述第一衬底结构的主表面垂直的方向上与所述第一电极部分交叠，且所述介电层覆盖所述第一钝化层和所述牺牲层；提供第二衬底结构，包括第二衬底以及依次形成在所述第二衬底的主表面上的阻挡层和缓冲层，其中所述阻挡层被配置成防止在所述第二衬底的所述主表面形成电荷积聚而产生非预期导电沟道；进行键合工艺，以将所述第二衬底结构的所述缓冲层键合至所述第一衬底结构上的所述介电层；移除所述第一衬底结构的所述第二部分，且余留所述第一部分以形成所述压电层；在所述压电层的远离所述第一电极的一侧形成第二电极和第二钝化层，所述第二钝化层覆盖所述第二电极的侧壁及其远离所述压电层一侧的表面；进行刻蚀工艺以移除所述牺牲层，并在所述第一钝化层和所述介电层之间形成第一空腔，其中所述第一钝化层和所述第二钝化层被配置成在所述刻蚀工艺中保护所述第一电极和所述第二电极；以及形成第一导电连接件和第二导电连接件，以分别连接至所述第一电极和所述第二电极。
在本公开实施例提供的体声波谐振器的制造方法中，所述第一衬底结构为压电衬底，且移除所述第一衬底结构的所述第二部分包括：在形成所述第一电极和所述第一钝化层之前，对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面，使得所述压电衬底包括位于所述分裂平面相对侧的所述第一部分和所述第二部分；以及在键合所述第二衬底结构之后，对所述压电衬底进行退火工艺，以使得所述压电衬底沿所述分裂平面分裂开，并移除所述压电衬底的所述第二部分。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：在移除所述压电衬底的所述第二部分之后，对所述第一部分进行平坦化工艺。
在本公开实施例提供的体声波谐振器的制造方法中，所述第一衬底结构的所述第一部分为压电材料层，且所述第一衬底结构的所述第二部分包括第一衬底和绝缘层，所述绝缘层形成在所述第一衬底和所述压电材料层之间，其中移除所述第一衬底结构的所述第二部分包括：通过研磨工艺和刻蚀工艺中的至少一者移除所述第一衬底，以暴露出所述绝缘层的远离所述压电材料层的一侧；以及通过研磨工艺和刻蚀工艺中的至少一者移除所述绝缘层。
在本公开实施例提供的体声波谐振器的制造方法中，所述第二衬底是半导体衬底，且所述阻挡层的至少与所述半导体衬底接触的表面层为非导电层且为非氧化硅层。
在本公开实施例提供的体声波谐振器的制造方法中，所述第二衬底的材料包括单晶硅，且所述阻挡层的材料包括多晶硅、非晶硅、氮化硅、碳化硅、氮化铝、氮化镓中的至少一种。
在本公开实施例提供的体声波谐振器的制造方法中，所述缓冲层被配置成控制所述第二衬底结构的翘曲度。
在本公开实施例提供的体声波谐振器的制造方法中，所述缓冲层的材料包括氮化硅、氧化硅、氮化铝、多晶硅、非晶硅中的至少一种。
在本公开实施例提供的体声波谐振器的制造方法中，所述刻蚀工艺对所述牺牲层与所述第一钝化层和所述第二钝化层具有刻蚀选择比，使得所述第一钝化层和所述第二钝化层不被所述刻蚀工艺移除。
在本公开实施例提供的体声波谐振器的制造方法中，在所述刻蚀工艺中，所述第一钝化层和所述第二钝化层分别将所述第一电极和所述第二电极与所述刻蚀工艺所用的刻蚀物质分隔开，以使得所述第一电极和所述第二电极不被所述刻蚀物质腐蚀。
在本公开实施例提供的体声波谐振器的制造方法中，进行所述刻蚀工艺以移除所述牺牲层包括：形成延伸穿过所述第二钝化层、所述压电层和所述第一钝化层的释放孔，所述释放孔暴露出所述牺牲层的靠近所述第一钝化层一侧的部分表面；以及通过所述释放孔将所述刻蚀物质施加至所述牺牲层所在的区域，以移除所述牺牲层，并在先前被所述牺牲层占据的位置处形成所述第一空腔。
在本公开实施例提供的体声波谐振器的制造方法中，所述第一导电连接件和所述第二导电连接件形成在所述第二钝化层的远离所述压电层的一侧，且所述第一导电连接件延伸穿过所述第二钝化层、所述压电层和所述第一钝化层以电性连接至所述第一电极，且所述第二导电连接件延伸穿过所述第二钝化层以电性连接至所述第二电极。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：在所述第二钝化层的远离所述压电层的所述一侧形成第一键合密封环部分，所述第一键合密封环部分形成在所述第二钝化层的边缘上，且所述第一导电连接件和所述第二导电连接件在平行于所述第二衬底的所述主表面的方向上位于被所述第一键合密封环部分侧向环绕的区域中，且与所述第一键合密封环部分间隔开。
在本公开实施例提供的体声波谐振器的制造方法中，所述第一键合密封环部分、所述第一导电连接件和所述第二导电连接件在同一制造工艺中同时形成。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：提供第三衬底结构，包括第三衬底和形成在所述第三衬底上的键合层，其中所述键合层包括彼此间隔的第一键合连接部、第二键合连接部以及第二键合密封环部分，且所述第一键合连接部和所述第二键合连接部在平行于所述第二衬底的所述主表面的所述方向上位于被所述第二键合密封环部分侧向环绕的区域中。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：将所述第三衬底结构的所述第一键合连接部、所述第二键合连接部以及所述第二键合密封环部分别键合至所述第一导电连接件、所述第二导电连接件以及所述第一键合密封环部分，其中所述第一键合密封环部分和所述第二键合密封环部分构成密封环结构，且所述密封环结构、所述第三衬底和所述第二钝化层围合形成第二空腔。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：在所述第三衬底的远离所述压电层的一侧上形成重分布层，所述重分布层包括第一导电线和第二导电线，所述第一导电线和所述第二导电线分别延伸穿过所述第三衬底且电性连接至所述第一键合连接部和所述第二键合连接部。
在本公开实施例提供的体声波谐振器的制造方法中，还包括：分别形成电性连接至所述第一导电线和所述第二导电线的第一导电凸块和第二导电凸块，所述第一导电凸块通过所述第一导电线、所述第一键合连接部和所述第一导电连接件电性连接至所述第一电极；所述第二导电凸块通过所述第二导电线、所述第二键合连接部和所述第二导电连接件电性连接至所述第二电极。
在本公开实施例提供的体声波谐振器的制造方法中，所述第二导电连接件包括主体部和延伸部，所述主体部在垂直于所述第二衬底的所述主表面的方向上与所述第二电极交叠，且所述延伸部在垂直于所述第二衬底的所述主表面的方向上不与所述第二电极交叠，其中所述主体部和所述延伸部的远离所述压电层一侧的表面在垂直于所述第二衬底的所述主表面的所述方向上具有高度差，且所述第二键合连接部搭接于所述延伸部。
在本公开实施例提供的体声波谐振器的制造方法中，所述第二键合连接部的在垂直于所述第二衬底的所述主表面的所述方向上的厚度大于所述高度差。
本公开实施例提供一种体声波谐振器，包括：第一载体衬底；阻挡层，位于所述第一载体衬底的主表面上，且被配置成防止在所述第一载体衬底的所述主表面形成电荷积聚而产生非预期导电沟道；缓冲层，位于所述阻挡层的远离所述第一载体衬底的一侧；压电层，位于所述缓冲层的远离所述缓冲层的一侧；第一电极和第二电极，在垂直于所述第一载体衬底的所述主表面的方向上位于所述压电层的相对侧，所述第一电极设置在所述压电层的靠近所述第一载体衬底的一侧；第一钝化层和第二钝化层，分别覆盖所述第一电极和所述第二电极的侧壁及其远离所述压电层一侧的表面；介电层，位于所述第一钝化层和所述缓冲层之间，且在所述第一钝化层和所述介电层之间具有第一空腔，其中所述第一空腔和所述第一电极被所述第一钝化层间隔开。
在本公开实施例提供的体声波谐振器中，还包括：第二载体衬底，位于所述第二电极的远离所述压电层的一侧；以及密封环结构，位于所述第二钝化层的靠近所述第二载体衬底的一侧且位于所述第二钝化层的边缘上，其中所述密封环结构、所述第二载体衬底以及所述第二钝化层围合界定第二空腔，所述第二空腔、所述第二电极、所述压电层、所述第一电极和所述第一空腔在垂直于所述第一载体衬底的所述主表面的所述方向上彼此交叠。
在本公开实施例提供的体声波谐振器中，还包括：第一连接结构和第二连接结构，位于所述第二钝化层的远离所述压电层的一侧，其中所述第一连接结构延伸穿过所述第二钝化层、所述压电层和所述第一钝化层并电性连接至所述第一电极；所述第二连接结构延伸穿过所述第二钝化层并电性连接至所述第二电极，其中所述第一连接结构和所述第二连接结构位于所述第二空腔中。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1至图24A和图24B示出根据本公开一些实施例的体声波谐振器的制造方法中各个工艺步骤的示意性截面图和俯视图。
图25至图30示出根据本公开另一些实施例的体声波谐振器的制造方法中一些工艺步骤的示意性截面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。除附图中所绘示的方位以外，所述空间相对性术语旨在涵盖装置在使用或操作中的不同方位。设备可以其他方式进行定向（旋转90度或处于其他定向），且本文所使用的空间相对性术语可同样相应地进行解释。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。
根据本公开各种实施例的体声波谐振器的制造方法，利用压电衬底来形成用于体声波谐振器的压电层，该压电衬底例如是通过包括拉晶步骤的制造工艺形成的单晶压电晶圆，且压电衬底的材料可包括具有良好压电特性的铌酸锂晶体、钽酸锂晶体、或其类似物。如此一来，可避免使用传统沉积工艺来形成谐振器的压电层，且本公开实施例的形成自压电晶圆的谐振器压电层可使用铌酸锂晶体、钽酸锂晶体作为压电材料，具有良好的压电特性，进而可提高体声波谐振器的带宽。
在一些实施例中，在载体衬底（例如，第一载体衬底）的主表面形成阻挡层，且在形成阻挡层之前对载体衬底进行清洗工艺，以移除载体衬底表面可能存在的自然氧化物（native oxide）层。阻挡层被配置成避免在所述载体衬底表面形成电荷积聚而产生非预期的导电沟道，从而避免谐振器的射频损耗，进而提高谐振器的品质因素（Q）和性能。在一些实施例中，在阻挡层的远离载体衬底的一侧形成缓冲层，可创造更好的键合界面条件，以利于载体衬底与压电层上的介电层的键合。
另一方面，在压电层相对侧分别形成钝化层，以覆盖（例如，完全覆盖）位于压电层相对侧的电极的侧壁及其远离压电层一侧的表面，从而使得在刻蚀形成空腔（例如，第一空腔）的过程中，钝化层可保护电极不被刻蚀工艺损坏。
再者，本公开实施例通过在压电层上的钝化层边缘形成第一边缘密封环部分，且在另一载体衬底（例如，第二载体衬底）的对应位置处形成第二边缘密封环部分，并接着使第一边缘密封环部分和第二边缘密封环部分彼此键合而形成密封环结构，密封环结构、第二载体衬底和钝化层围合形成空腔（例如，第二空腔）。而且第一边缘密封环部分可与分别连接至第一电极和第二电极的第一导电连接件和第二导电连接件在同一制造工艺中同时形成。如此方法可简化工艺步骤，节省制造成本。
图1至图24A和图24B示出根据本公开一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。
参照图1，在一些实施例中，提供压电衬底100。压电衬底100包括具有压电特性的压电材料，例如铌酸锂晶体、钽酸锂晶体、或其类似物。压电衬底100可为单晶压电衬底。在一些实施例中，压电衬底100例如是压电晶圆，且例如可通过包括晶棒制造及切片工艺等步骤的制造方法来形成。举例来说，利用拉晶工艺（例如柴可拉斯基法（Czochralskiprocess））形成压电晶棒，接着对压电晶棒进行切片工艺，以形成多个压电晶圆。在一些实施例中，在切片工艺之前和/或之后可包括对晶棒/晶圆进行研磨、抛光、清洗工艺。在一些实施例中，压电衬底100的厚度的范围为200μm到400μm，但本公开并不以此为限。压电衬底100的厚度可根据产品需求进行调整。
参照图2，在一些实施例中，在压电衬底100中定义分裂平面（cleavage plane）101。分裂平面101是在后续工艺步骤中压电衬底100将沿着其所在位置裂开的平面。例如，该分裂平面大致沿平行于压电衬底100的主表面的方向（例如，包括方向D1的水平方向）延伸。在一些实施例中，通过对压电衬底100进行离子注入工艺，以将注入物质（implantationspecies）（例如氢离子、氦离子、其类似物或其组合）注入至压电衬底100中来形成分裂平面101。所述注入物质又可被称为分裂离子。在离子注入工艺中，分裂离子穿过压电衬底100的上部部分并到达压电衬底100的期望深度处而形成分裂平面101。可通过调整离子注入工艺的能量来调整分裂平面101的深度。应理解，虽然分裂平面101在图2以虚线示出，但分裂平面101可为压电衬底100中所包含的掺杂层，所述掺杂层具有相对高浓度的分裂离子且具有一定的厚度。在一些实施例中，分裂平面101又可被称为分裂层或待分裂层。压电衬底100又可被称为衬底结构，例如第一衬底结构。
在形成分裂平面101之后，压电衬底100包括位于分裂平面101上方的第一部分100a及位于分裂平面101下方的第二部分100b。第一部分100a用于形成作为谐振器构件的压电层，第二部分100b是在后续工艺中将被移除的待移除部。也就是说，第二部分100b用作牺牲衬底。在一些实施例中，分裂平面101在压电衬底100中的位置，即，离子注入的深度取决于谐振器所需压电层的厚度。举例来说，谐振器所需压电层的厚度的范围例如为0.2μm~2μm。分裂平面101的深度D（即，离子注入的深度或第一部分100a的厚度）可大致等于或稍大于所需压电层的厚度，即，深度D的范围大致等于或稍大于上述压电层厚度的范围。举例来说，深度D的范围约为0.3μm~3μm。分裂平面101的深度D由在垂直于压电衬底100的顶表面的方向（例如，方向D2）上从压电衬底100的顶表面到分裂平面101的顶表面的垂直距离界定，且大致等于压电衬底100的第一部分100a的厚度。在一些实施例中，分裂平面101的深度D（即，第一部分100a的厚度）大致等于或大于最终谐振器结构中压电层的厚度。在一些实施例中，注入物质在压电衬底100中的浓度在垂直于压电衬底100的顶表面的方向（例如，方向D2）上大致呈正态分布，且在分裂平面101中具有最高浓度，但本发明并不以此为限，注入物质在压电衬底100中也可采用其他类型的分布形式。在一些实施例中，在压电衬底100的第一部分100a和第二部分100b中靠近分裂平面101的位置处也可包括少量的注入物质。然而，本公开并不以此为限。
参照图3，在压电衬底100的第一部分100a上形成电极102。电极102包括金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合。电极102例如是通过物理气相沉积（PVD）等沉积工艺在压电衬底100上形成电极材料层，并接着对电极材料层进行图案化工艺而形成。在一些实施例中，形成电极102的工艺温度控制在适当的温度范围内，使得所述工艺温度低于分裂平面101分裂所需的温度，从而使得在形成电极102的工艺步骤中压电衬底100不会沿着分裂平面101分裂。例如，形成电极102的工艺温度控制在400摄氏度以内，即，小于400摄氏度。
参照图4，在压电衬底100上方形成钝化层103，以覆盖电极102。钝化层103例如是完全覆盖电极102的侧壁及其远离压电衬底100一层的表面。在一些实施例中，钝化层103在后续形成谐振空腔的刻蚀工艺中用于保护电极102不受刻蚀工艺的侵蚀，且形成自实质上不被该刻蚀工艺侵蚀的材料。举例说，该刻蚀工艺使用XeF2作为刻蚀物质，则钝化层103的材料不被XeF2侵蚀。在一些实施例中，钝化层103包括非金属材料，例如是介电材料。举例来说，钝化层103可包括氮化铝、氮化硅、氧化硅、其类似物或其组合，且可为单层结构，或为上述材料的组合叠层的多层结构。钝化层103例如可通过CVD等沉积工艺形成，且钝化层103的工艺温度也控制在低于分裂平面分裂所需温度的温度范围内，例如，400摄氏度以内。
参照图5，接着，在钝化层103上形成牺牲材料层105。牺牲材料层105的材料与钝化层103的材料不同，且被配置成在后续形成谐振空腔的刻蚀工艺中，与钝化层103具有高刻蚀选择比。例如，牺牲材料层105的材料在所述刻蚀工艺中被刻蚀物质（例如，XeF2）移除。在一些实施例中，牺牲材料层105可包括半导体材料，且可为单层结构或多层结构，例如可为或包括硅、多晶硅、非晶硅（无定型硅）、其类似物或上述材料的组合叠层。可替代的或另外的，牺牲材料层105也可包括其他与钝化层和后续形成的介电层具有高刻蚀选择比的合适材料。牺牲材料层105可通过化学气相沉积、物理气相沉积等沉积工艺形成，且形成牺牲材料层105的工艺温度也控制在低于分裂平面分裂所需温度的温度范围内，例如，400摄氏度以内。
参照图5至图6，对牺牲材料层105进行图案化工艺，以形成牺牲层105a。举例来说，可通过光刻和刻蚀工艺图案化牺牲材料层105，以移除牺牲材料层105的部分（例如，靠近压电衬底100或电极105的边缘的部分），并形成牺牲层105a。牺牲层105a例如是用于界定后续形成的空腔的位置，且其所在区域为或位于后续所形成谐振器的有效谐振区域。在一些实施例中，牺牲层105a覆盖钝化层103的远离压电衬底100一侧的部分表面，且在垂直于压电衬底100的主表面的方向（例如，竖直方向）D2上与电极102的至少一部分交叠。在一些实施例中，牺牲层105a与电极102的一部分在方向D2上交叠，且电极102的一部分在方向D1上延伸超出牺牲层105的侧壁，且在方向D2上不与牺牲层105a交叠。
参照图6至图7，在压电衬底100的第一部分100a上方形成介电层106，以覆盖牺牲层105a和钝化层103。例如，介电层106覆盖牺牲层105a的侧壁及其远离压电衬底100一侧的表面，且覆盖钝化层103的远离压电衬底100一侧的表面。介电层106的材料与牺牲层105a的材料不同，且可与钝化层103的材料相同或不同。举例来说，介电层106可包括氧化硅、氮化硅、其类似物或其组合。介电层106可通过使用例如化学气相沉积等沉积工艺形成介电材料层，且接着对介电材料层进行平坦化工艺（例如，化学机械研磨（chemical mechanicalpolishing，CMP）工艺）来形成。平坦化工艺使得介电层106在其远离压电衬底100的一侧具有大致平坦的表面。在一些实施例中，介电层106用于与另一衬底结构键合，且又可被称为键合层或键合介电层。
参照图8，在一些实施例中，提供衬底200，并在衬底200上例如通过沉积工艺形成阻挡层201和缓冲层202。在一些实施例中，衬底200、阻挡层201和缓冲层202构成衬底结构S2，且例如可被称为第二衬底结构。衬底200可被称为第二衬底，且又可被称为载体衬底，例如第一载体衬底。衬底200可包括半导体材料、绝缘材料等非导电材料或其组合。在一些实施例中，衬底200是半导体衬底，且可包括硅等合适的半导体材料。举例来说，衬底200的材料可包括单晶硅、多晶硅、非晶硅、碳化硅、氮化镓、其类似物或其组合等半导体材料，但本公开并不以此为限。可替代的或另外的，衬底200也可包括非导电材料，例如玻璃、氧化铝等绝缘材料。
在一些示例中，衬底200是半导体衬底，且衬底200的材料可包括硅，例如单晶硅。阻挡层201在方向D2上形成在衬底200的一侧，且例如是形成在衬底200的主表面上并与衬底200直接接触。阻挡层201充当电荷积聚防止层，且被配置成防止在衬底200的主表面形成电荷积聚而产生非预期导电沟道。当衬底200是单晶硅衬底时，由于单晶硅材料可能易于从富电子材料中捕获电子而在单晶硅材料表面产生电荷积聚，进而形成可能引起谐振器的射频损耗的导电沟道，因此本公开实施例通过设置阻挡层201将衬底200与可能由富电子材料形成的元件隔开，以避免在衬底200表面产生电荷积聚而形成非预期导电沟道。
阻挡层201可为单层结构或包括至少两层材料的多层结构。阻挡层201的至少与衬底200接触的表面层是非富电子材料（non-electron-rich layer），例如为非导电层且为非氧化硅层（氧化硅富电子）。举例来说，阻挡层201包括非导电材料，且例如可包括半导体材料、介电材料或其组合。例如，阻挡层201可包括多晶硅、非晶硅、SiN、AlN、碳化硅（SiC）、GaN、氧化硅（SiO2）、其类似物或其组合。当阻挡层201为单层结构时，阻挡层201的材料不包括氧化硅，即，可选自上述除氧化硅以外的其他材料；当阻挡层201为多层结构时，阻挡层201的与衬底200接触的表层材料不包括氧化硅，即，可选自上述除氧化硅以外的其他材料，而阻挡层201的其他层（例如，远离衬底200的主表面的层）可选自上述材料的任一种，且可能包括氧化硅。
通过设置阻挡层201，可使得在衬底200为单晶硅衬底时，避免衬底200的表面与富电子材料（例如，氧化硅）接触而形成可能产生电荷积聚的半导体材料和富电子材料的接触界面（例如，单晶硅和氧化硅的接触界面），从而避免在衬底200的表面产生电荷积聚而形成非预期导电沟道，进而可避免因所述非预期导电沟道所导致的谐振器的射频损耗，并提高谐振器的品质因素和性能。
在一些实施例中，在衬底200上可能存在自然氧化物层（native oxide layer），例如是自然氧化硅层。由于氧化硅是富电子材料，因此在形成阻挡层201之前，对衬底200进行清洗工艺，以将衬底200表面的自然氧化物层完全移除，从而使得所形成的阻挡层201与衬底200的半导体材料（例如，硅）直接接触，且在两者之间不存在氧化物层等富电子材料且不存在半导体材料（例如，单晶硅）和富电子材料（例如，氧化硅）的接触界面，进而可防止在衬底200的主表面产生电荷积聚而形成非预期的导电沟道。在一些实施例中，所述清洗工艺可包括刻蚀工艺，例如，湿式刻蚀和/或干式刻蚀。
在一些实施例中，在阻挡层201的远离衬底200的一侧设置有缓冲层202。缓冲层202为非导电材料，其可包括合适的介电材料，例如氮化硅（SiN）、氧化硅（SiO2）、氮化铝（AlN）、其类似物或其组合。缓冲层202可为单层结构或多层结构，当缓冲层202为多层结构时，可包括上述材料的两种或两种以上的叠层组合。在此实施例中，缓冲层202被配置为创造良好的键合界面条件（例如具有适于键合的表层材料和表面平坦度），且可被配置成平衡衬底200的翘曲度（或控制衬底结构S2的翘曲度），使得衬底结构S2具有大致平坦的表面。例如，缓冲层202和阻挡层201中的一者具有拉应力，而缓冲层202和阻挡层中的另一者具有压应力，如此就可平衡衬底200的翘曲度且控制衬底结构S2整体的翘曲度。缓冲层202例如具有大致平坦的表面（例如，远离载体衬底一侧的表面），以利于后续的键合工艺。在本公开的实施例中，由于在阻挡层201上设置了缓冲层202，且使得缓冲层202具有大致平坦的表面，如此可有利于后续缓冲层200和介电层106的键合。在缓冲层202包括氧化硅的实施例中，由于阻挡层201设置在缓冲层202和衬底200之间将两者间隔开，因此衬底200不会与缓冲层202直接接触，如此一来，在衬底200的表面也不会存在单晶硅和氧化硅的接触界面，从而可避免因在单晶硅和氧化硅的接触界面产生电荷积聚而形成的非预期导电沟道。在一些实施例中，例如，阻挡层201具备适于键合的条件时，也可省略缓冲层202，即，缓冲层202是选择性的形成在阻挡层201上。
参照图7至图9，通过键合工艺图7的结构和图9的结构键合在一起；举例来说，将图8的衬底结构S2翻转并进行键合工艺，以将衬底结构S2的缓冲层202和图7所示结构中位于压电结构100上的介电层106键合在一起。所述键合工艺可例如包括熔融键合（fusionbonding）工艺，且例如通过介电质-对-介电质键合而将缓冲层202和介电层106键合在一起，但本公开并不以此为限。其他任何合适的键合工艺也可应用在此实施例中。在一些实施例中，由于在阻挡层201上设置缓冲层202创造了良好的键合条件，例如，缓冲层202具有适合键合的材料以及表面平坦度等，因此在缓冲层202和介电层106之间具有高质量的键合界面。在另一些实施例中，在衬底200上形成阻挡层201后，阻挡层201的表面具有适于键合的条件，且具有大致平坦的表面，因此可省略缓冲层202，而使得阻挡层201与介电层106键合在一起。
在传统谐振器中，半导体衬底（例如，单晶硅衬底）直接与键合介电层键合，衬底可能从键合介电层捕获自由电荷（例如，电子）而在两者的接触界面产生电荷积聚并形成导电沟道，如此导电沟道可能造成谐振器的射频损耗，从而降低谐振器的品质因素和性能。相较于传统谐振器，本公开实施例的衬底200和介电层106至少被阻挡层201间隔开，而没有将衬底200和介电层106直接键合，如此可避免在衬底200的靠近介电层106一侧的主表面上产生电荷积聚而形成非预期导电沟道，进而提高谐振器的品质因素和性能。
参照图9和图10，使压电衬底100沿着分裂平面101分裂，以使得第一部分100a和第二部分100b分开。在一些实施例中，压电衬底100的分裂可由对压电衬底100进行退火工艺而引起，举例来说，将图9的结构翻转，接着例如在400度~650度的温度下对压电衬底100进行退火工艺，在一些例如通过在压电衬底100中注入氢离子来定义分裂平面100的实施例中，氢在退火过程中在压电衬底100内部形成气泡，从而在压电衬底100中沿着分裂平面101产生氢剥离层，并使得压电衬底100沿着所述氢剥离层分裂开。在一些实施例中，压电衬底100的分裂还可包括由除退火之外的或代替退火的机械力引起。压电衬底100的分裂移除了第二部分100b，并留下用于形成压电层的第一部分100a。
参照图10和图11，在一些实施例中，在移除第二部分100b之后，可选择性地对第一部分100a进行平坦化工艺（例如，CMP），以形成具有大致平坦表面的压电层100c。在一些实施例中，在进行退火工艺使压电衬底100分裂之后，在第一部分100a的裸露出的表面层（即，远离电极102且先前靠近分裂平面101的位置处）中可能具有少量残留的分裂离子（H/He离子），此包括残留离子的表面层在上述平坦化工艺中被移除，使得压电层100c实质上不包括残留的H或He离子，具有良好的压电特性。
在一些实施例中，可对压电层100c进行厚度测量，以确定压电层100c具有器件所需的合适厚度。应理解，压电层100c的厚度是指其在垂直于衬底200的主表面的方向（例如，方向D2）上的厚度。在一些实施例中，平坦化工艺进行至压电层100c具有所需厚度为止。在替代实施例中，平坦化工艺进行至压电层100c具有接近所需厚度的厚度为止，接着可通过例如离子束刻蚀（ion beam etching, IBE）或离子束铣（ion beam trimming）等合适的移除方法来移除部分压电层，使得压电层100c的厚度精确地达到所需的厚度，且使得该厚度更均匀。
参照图12，在压电层100c的远离电极102的一侧形成电极108。电极108的材料可选自与电极102的候选材料相同的候选材料，且可与电极102的材料相同或不同。例如，电极108包括金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合。电极108例如是通过物理气相沉积（PVD）等沉积工艺在压电层100c上形成电极材料层，并接着对电极材料层进行图案化工艺而形成。在一些实施例中，电极108和电极102以及牺牲层105a在方向D2上交叠，例如是部分交叠。电极102和电极108可分别被称为第一电极和第二电极，或反之亦然。
参照图13，在压电层100c的远离电极102的一侧形成钝化层109，以覆盖电极108。钝化层108例如是完全覆盖电极108的侧壁及其远离压电层100c一侧的表面。在一些实施例中，钝化层109被配置成在后续形成谐振空腔的刻蚀工艺中用于保护电极108不受刻蚀工艺的侵蚀，且形成自实质上不被该刻蚀工艺侵蚀的材料。举例来说，该刻蚀工艺使用XeF2作为刻蚀物质，则钝化层109的材料不被XeF2侵蚀。钝化层109可选自与钝化层103的候选材料相同的候选材料，且可包括与钝化层103的材料相同或不同的材料，在一些实施例中，钝化层109包括非金属材料，例如是介电材料。举例来说，钝化层109可包括氮化铝、氮化硅、氧化硅其类似物或其组合，且可为单层结构，或为上述材料的组合叠层的多层结构。钝化层109例如可通过CVD等沉积工艺形成。
图14A至图14C示出根据本公开一些实施例的在形成钝化层后形成过孔和释放孔的工艺的示意性俯视图和截面图。图14B是沿俯视图图14A的线A-A’截取的截面图，图14C是沿图14A的线B-B’截取的截面图。应注意，为图式清晰起见，图14A仅示出压电层100c、电极102和108以及牺牲层105a等部分构件，而其他构件（例如，钝化层）未具体示出于图14A，且被压电层100c覆盖的电极102和牺牲层105a被示为可见的，其中电极102的与电极108在方向D2上交叠的部分（即，在图14B中在方向D2上位于电极108正下方的部分）以虚线示出，牺牲层105a的与电极102和108在方向D2上交叠的部分（即，在截面图中在方向D2上位于电极102和108正下方的部分）以虚线示出。
参照图13和图14A至图14C，在一些实施例中，对钝化层109、压电层100c和钝化层103进行图案化工艺，以在钝化层109和压电层100c中形成过孔110（图14A和图14B），且在钝化层109、压电层100c和钝化层103中形成释放孔111（图14A和图14C）。图案化工艺例如包括在钝化层109的远离压电层100c的一侧形成图案化的掩膜层（未示出），图案化的掩膜层具有在方向D2上位于电极102正上方的第一开口以及位于牺牲层105a正上方的第二开口，且第二开口的位置在水平方向（例如，与方向D1相交或垂直的方向D3）上与电极102偏移开。接着利用图案化的掩膜层作为刻蚀掩膜对钝化层109、压电层100c和钝化层103进行刻蚀工艺，以移除钝化层109和压电层100c的被掩膜层的第一开口暴露出的一些部分，并形成延伸穿过钝化层109和压电层100c且暴露出电极102的部分表面的过孔110；以及移除钝化层109、压电层10c和钝化层103的被掩膜层的第二开口暴露出的一些部分，并形成延伸穿过钝化层109、压电层10c和钝化层103且暴露出牺牲层105a的部分表面的释放孔111。所述刻蚀工艺对钝化层109、103和压电层100c的材料具有高刻蚀选择性，且电极102和牺牲层105a在所述刻蚀工艺中充当刻蚀停止层，使得刻蚀工艺进行至电极102、牺牲层105a暴露出来为止。
在一些实施例中，在截面图（图14B和图14C）中，过孔110和释放孔111的侧壁可为倾斜的或直的，过孔100和释放孔102的截面图形状可为梯形或方形；在平面图（图14A）中，过孔110的形状可为长方形、圆角长方形或其他任意合适的形状，释放孔111的形状例如是圆形、椭圆形或其他任意合适的形状。应理解，过孔和释放孔的上述形状仅为例示说明，且本公开并不以此为限。在一些实施例中，一个或多个释放孔111形成在钝化层109、压电层100c和钝化层103中，且本公开并不限制释放孔111的数量。
参照图15，对钝化层109进行图案化工艺，以形成延伸穿过钝化层109的过孔112，过孔112暴露出电极108的远离压电层100c一侧的部分表面。所述图案化工艺可包括利用图案化的掩膜层对钝化层109所进行的刻蚀工艺。
图16A至图16C以及图17A至图17C示出后续工艺步骤的中间结构的示意性俯视图和截面图。其中图16B和图17B分别是沿俯视图图16A和图17A的线A-A’截取的截面图，且图16C和图17C分别是沿俯视图图16A和图17A的线B-B’截取的截面图。
参照图16A至图16C，形成分别填入过孔110和过孔112的导电连接件116和导电连接件118。导电连接件116和导电连接件118分别延伸穿过过孔110和过孔112以电性连接至电极102和电极108。电极102和108的与导电连接件116和118连接的部分可被称为电极引出部（例如分别被称为第一电极引出部和第二电极引出部）。在一些实施例中，导电连接件116填充过孔110且凸出于压电层100c和钝化层109的顶表面（即，远离电极102一侧的表面）。例如，导电连接件116包括位于过孔110中的导电通孔部分以及位于过孔110外且沿着钝化层109的压电层100c一侧的表面延伸的凸出部分，例如焊盘（pad）部分。类似地，导电连接件118填充过孔112且凸出于钝化层109的顶表面（即，远离压电层100c一侧的表面）。例如，导电连接件118包括位于过孔112中的导电通孔部分以及位于过孔112外且沿着钝化层109的远离压电层100c一侧的表面延伸的凸出部分，例如焊盘（pad）部分。导电连接件116和118包括导电材料，例如铝，铜、金、钛、钨、铂、其类似物、其合金或其组合等金属材料。
在一些实施例中，还形成键合密封环部分119，键合密封环部分119例如是位于压电层100c的边缘上方，且例如是呈环形，并在大致平行于衬底200或压电层100c的主表面的方向（例如，水平方向）上侧向环绕导电连接件116/118、电极108等位于远离边缘区域的区域中的构件。键合密封环部分119在后续工艺中用于键合，且又可被称为边缘键合密封环部分。在一些实施例中，键合密封环部分119包括例如铝，铜、金、钛、钨、铂、其类似物、其合金或其组合等金属材料，且键合密封环部分119的材料可与导电连接件116和118的材料相同或不同。导电连接件116和118以及键合密封环部分119彼此间隔开。在一些实施例中， 键合密封环部分119是电性浮置（electrical floating）的，即，与导电连接件116/118等导电构件是电性隔离的。在一些实施例中，导电连接件116和118以及键合密封环部分119由相同的材料形成，且在同一制造工艺中同时形成，例如是在对同一金属材料层所进行的同一图案化工艺中形成。
举例来说，导电连接件116和118和键合密封环部分119的形成方法可包括：在压电衬底200上方例如通过溅射（sputtering）形成晶种层（未示出），例如包括钛/铜的晶种层；晶种层沿着钝化层109的表面延伸，并填入过孔110和112以及释放孔111中，接着在晶种层上形成图案化的掩膜层，以覆盖钝化层119的部分表面且覆盖位于释放孔111中的晶种层，且在对应欲形成导电连接件116和118以及键合密封环部分119的位置处具有开口，即，图案化的掩膜层暴露出过孔110和112以及钝化层109的靠近过孔110和112的部分顶表面，且暴露出钝化层109的边缘的部分表面；之后，在图案化的掩膜层的开口所暴露出的晶种层上形成金属层（例如，铜）；移除图案化的掩膜层，利用金属层作为刻蚀掩膜移除未被金属层覆盖的部分晶种层，金属层及余留在其下方的晶种层构成导电连接件116和28以及键合密封环部分119。
上述导电连接件116和118以及键合密封环部分119的形成工艺仅为例示说明，且本公开并不以此为限。在另一些实施例中，键合密封环部分119也可形成自不同于导电连接件116和119的材料，且可与导电连接件116和118先后形成，即，键合密封环部分119可在单独的图案化工艺中形成。
在上述实施例中，释放孔111是在形成导电连接件116、118和键合密封环部分119之前与过孔110、112通过同一图案化工艺形成，但本公开并不以此为限。在替代实施例中，释放孔111也可在形成导电连接件116/118和键合密封环部分119之后通过单独的图案化工艺形成。
参照图16A至图16C和图17A至图17C，接着移除牺牲层105a，以在先前被牺牲层105a占据的位置处形成空腔120。在一些实施例中，空腔120为谐振空腔，且又可被称为第一空腔。空腔105c的形成方法例如包括通过刻蚀工艺移除牺牲层105a。所述刻蚀工艺可包括干式刻蚀工艺，且可替代的或附加的包括湿式刻蚀工艺。举例来说，通过释放孔111将刻蚀物质施加至待移除的牺牲层105a所在的区域，以移除牺牲层105a，并在原先被牺牲层105a占据的位置处形成空腔120。在一些实施例中，刻蚀工艺使用XeF2等离子体作为刻蚀物质来移除牺牲层105a。由于钝化层109、103和介电层106的材料选自不被所述刻蚀工艺所使用的刻蚀物质（例如，XeF2）腐蚀的材料，钝化层109、103和介电层106在所述刻蚀工艺中实质上不被移除或腐蚀。也就是说，所述刻蚀工艺所使用的刻蚀物质对于牺牲层105a与钝化层109/103和介电层106具有高刻蚀选择比。另一方面，在本公开的实施例中，由于电极102的侧壁及其远离压电层100c且靠近空腔120一侧的表面被钝化层103覆盖（例如，完全覆盖），电极108的侧壁及其远离压电层100c一侧的表面也被钝化层109覆盖（例如，完全覆盖），因此在刻蚀工艺中，钝化层103和109分别将电极102和108与刻蚀物质（例如，XeF2）分隔开，从而保护电极102和108不会受到刻蚀物质的腐蚀或损坏，进而可提高所得谐振器装置的性能。
参照图17B和图17C，空腔120由介电层106和钝化层103界定，电极102和空腔120被位于其间的钝化层103间隔开，因而电极102不会暴露在空腔120中。释放孔111与空腔120空间连通，且在垂直于衬底200或压电层100c的主表面的方向（例如，方向D2）上彼此交叠。
参照图18，提供衬底300，且在衬底300的靠近压电层100c的一侧形成键合层302。衬底300和键合层302构成衬底结构S3，且例如可被称为第三衬底结构，且衬底300又可被称为第三衬底或第二载体衬底。衬底300的材料可与衬底200的材料相同或不同。举例来说，衬底300的材料可为或可包括半导体材料、绝缘材料，例如高阻硅、玻璃等。键合层302用于与导电连接件116、118和键合密封环部分119键合，且可包括与导电连接件116、118和键合密封环部分119相似、相同或不同的材料。举例来说，键合层302可例如包括铝，铜、金、钛、钨、铂、其类似物、其合金或其组合等金属材料，且又可被称为键合金属层。键合层302的形成工艺可包括物理气相沉积等沉积工艺和图案化工艺。
在一些实施例中，键合层302可包括键合密封环部分302a、键合连接部302b和键合连接部302c。键合密封环部分302a、键合连接部302b和键合连接部302c分别用于和键合密封环部分119及导电连接件116、118键合，且分别设置于与键合密封环部分119及导电连接件116、118的位置相对应的（例如，在垂直于衬底200或压电层100c的主表面的方向D2上与该些构件交叠的）位置处。在一些实施例中，键合密封环部分302a也具有与键合密封环部分119形状对应（相似或相同）的环形结构，以使得在后续键合之后键合密封环部分119和键合密封环部分302可围合形成空腔。键合密封环部分302a和键合密封环部分119的在方向D1上的宽度可相同或不同。
继续参照图18，在一些实施例中，导电连接件118具有彼此连接的主体部118a和延伸部118b，主体部118a直接连接到电极108，且具有延伸穿过钝化层109以连接到电极108的导电通孔部分，主体部118a位于电极108和覆盖电极108的部分钝化层109上方（例如，正上方），即，主体部118a在垂直于衬底200的主表面的方向D2上与电极108交叠（例如，至少部分交叠）。延伸部118b在平行于衬底200的主表面的方向（例如，方向D1）上位于主体部118a侧边，且可位于电极108的侧边。延伸部118b在垂直于衬底200的主表面的方向（例如，方向D2）上不与电极108交叠。在一些实施例中，主体部118a和延伸部118b具有大致相同的厚度，由于主体部118a与电极108交叠，而延伸部118b不与电极108交叠，因此主体部118a的底部处于高于延伸部118b的底部的水平高度处，且主体部118a的远离压电层100c和钝化层109一侧的表面TS1（即，图中的顶表面或最顶表面）高于延伸部118b的远离压电层100c和钝化层109一侧的表面TS2（即，图中的顶表面）。即，表面TS1位于高于表面TS2的水平高度处。此处，主体部和延伸部的厚度是指其在垂直于衬底200的主表面的方向（例如，方向D2）上的厚度；某一表面所处的“水平高度”是指其所在位置相对于衬底200的主表面的高度。也就是说，表面TS1相对于衬底200的主表面的高度（即，在垂直于衬底200的主表面的方向上从表面TS1到衬底200的主表面的垂直距离）大于表面TS2相对于衬底200的主表面的高度（即，在垂直于衬底200的主表面的方向上从表面TS2到衬底200的主表面的垂直距离）。换句话说，导电连接件118的主体部118a和延伸部118b的表面TS1和表面TS2在垂直于衬底200的方向上具有高度差d。
在一些实施例中，类似于导电连接件118a和118b，导电连接件116也具有彼此连接的主体部116a和延伸部116b；主体部116a直接连接至电极102且具有延伸穿过钝化层109、压电层100c以连接到电极102的导电通孔部分。延伸部116b在水平方向（例如，方向D1）上位于主体部116a侧边。在一些实施例中，主体部116a的最顶表面与延伸部116b的顶表面（即，其远离压电层100c和钝化层109一侧的表面）大致齐平。在一些实施例中，导电连接件116的延伸部116b的远离压电层100c一侧的表面、导电连接件118的延伸部118b的远离压电层100c一侧的表面以及键合密封环部分119的远离压电层100c和钝化层109一侧的表面（即，这些构件的在图式的顶表面）处于实质上相同的水平高度处，即，彼此实质上齐平，这有利于后续与载体衬底的键合。
在一些实施例中，衬底300上的键合连接部302b和302c分别设置于与导电连接件116和118的延伸部116b和118b对应的位置处。键合层302的键合连接部302b和302c以及键合密封环部分302a在垂直于衬底200或300的主表面的方向上具有大致相同的厚度t1，以利于键合。在一些实施例中，键合层302的厚度t1设置成大于导电连接件118的主体部118a和延伸部118b之间的高度差d。例如，厚度t1的范围例如是0.5 μm至6 μm，但本公开并不以此为限。
参照图18和图19，进行键合工艺，以将衬底结构S3的键合层302的键合密封环部分302a、键合连接部302b和键合连接部302c分别键合至键合密封环部分119、导电连接件116的延伸部116b和导电连接件118的延伸部118b，从而将衬底结构S3接合至包括衬底200和压电层100c等构件的下方结构。举例来说，键合密封环部分302a和键合密封环部分119、键合连接部302b和导电连接件116的延伸部116b、键合连接部302c和导电连接件118的延伸部118b之间各自具有金属-对-金属键合界面。
参照图19，在键合工艺之后，键合密封环部分302a和键合密封环部分119彼此键合，并与衬底300和钝化层109围合形成空腔220。在一些实施例中，键合密封环部分302a和键合密封环部分119彼此键合以构成密封环结构SR，导电连接件116和键合连接部302b彼此键合且电性连接，并构成连接结构CS1，导电连接件118和键合连接部302c彼此键合且电性连接，并构成连接结构CS2。密封环结构SR和连接结构CS1、CS2彼此间隔开，且彼此电性隔离。密封环结构SR例如是电性浮置的。空腔220在平行于衬底200的主表面的方向（例如，水平方向）上被密封环结构SR环绕，并由密封环结构SR的内侧壁界定，且在垂直于衬底200的主表面的方向（例如，竖直方向）上位于衬底300和钝化层109之间，并由衬底300和钝化层109的彼此面对的相对表面界定。连接结构CS1和CS2的至少凸出于钝化层109的远离压电层100c一侧的表面的部分位于空腔220中，即，在平行于衬底200的主表面的方向（例如，水平方向）上位于被密封环结构SR环绕的区域中。在一些实施例中，导电连接件118的主体部118a的凸出于延伸部118b的部分在水平方向（例如，方向D1）上与键合层302交叠，且在主体部118a的靠近衬底300一侧的表面TS1与衬底300的靠近空腔220一侧的表面之间具有一定的间隙，即，主体部118a的表面TS1不与衬底200接触，但本公开并不以此为限。
参照图19至图20，在一些实施例中，对衬底300进行薄化工艺，例如从其远离空腔220和压电层100c的一侧对衬底300进行薄化工艺，以移除衬底300的一部分，并减小衬底300的在方向D2上的厚度。薄化工艺可包括例如化学机械研磨等研磨工艺、刻蚀工艺、其组合或类似工艺。
参照图21，接着，对衬底300进行图案化工艺（例如，包括光刻和刻蚀工艺），以在衬底300中形成过孔305。在一些实施例中，多个过孔305延伸穿过衬底300并分别暴露出键合连接部302b和302c的远离导电连接件116和118且靠近衬底300一侧的部分表面，以用于进一步的电性连接。在一些实施例中，过孔305又可被称为衬底穿孔（TSV）。
参照图22，在衬底300上形成重分布层（redistribution layer，RDL）306。重分布层306沿着衬底300的远离压电层100c一侧的表面延伸且填入过孔305中以电性连接至键合连接部302b和302c。重分布层306包括导电材料，且例如包括铝（Al）、铜（Cu）、金（Au）、钛（Ti）、钨（W）、铂（Pt）等金属材料中的一种或多种。重分布层306的形成方法可包括物理气相沉积等沉积工艺、电镀工艺和/或图案化工艺。在一些实施例中，重分布层306包括分别连接至键合连接部302b和302c的导电线306b和306c。导电线306b延伸穿过衬底300以电性连接至键合连接部302b；导电线306c延伸穿过衬底300以电性连接至键合连接部302c。在一些实施例中，导电线306b和导电线306c彼此隔离（例如，物理且电性隔离）。在一些实施例中，导电线306b和306c部分填入过孔305中，例如，导电线306b和306c分别衬于过孔305的表面，而并未填满过孔305。然而，本公开并不以此为限。在替代实施例中，导电线306b和306c也可实质上填满过孔305。
参照图23，在衬底300的远离空腔220的一侧形成钝化层308，以覆盖衬底300以及重分布层306的远离空腔200的一侧的表面，且钝化层308可填入衬底300的过孔305中以填充其未被重分布层306填充的空间。钝化层308具有多个开口309，以分别暴露出重分布层306的导电线306b和306c的远离衬底300一侧的部分表面。钝化层308可包括介电材料，例如是有机介电材料、无机介电材料或其组合。举例来说，钝化层308的材料可包括氧化硅、氮化硅、硅酸乙酯（tetraethyl orthosilicate，TEOS）、聚合物材料（例如，聚酰亚胺（polyimide，PI））、其类似物或其组合。在一些实施例中，钝化层308的形成方法可包括通过例如化学气相沉积等沉积工艺形成钝化材料层，且接着对钝化材料层进行图案化工艺，以形成多个开口309。
参照图23、图24A和图24B，接着，在钝化层308上形成导电层310b和310c，导电层310b和310c分别填入钝化层308的开口309中且电性连接至导电线306b和306c。在一些实施例中，导电层310b和310c是凸块下金属层（under bump metallurgy，UBM），且用于后续的凸块形成工艺（例如，植球工艺）。导电层310b和310c的材料例如包括铜、锡、锡银合金等导电材料，且可由物理气相沉积工艺、电镀工艺等合适的工艺形成。
接着，分别在导电层310b和310c上形成导电凸块312b和312c，在一些实施例中，导电凸块312b和312c是焊锡凸块（solder bump），或可被称为焊锡球（solder ball）。导电凸块312b和312c例如可通过植球工艺形成在导电层310b和310c上，以分别电性连接至导电层310b和310c；导电凸块312b通过导电层310b、重分布层的导电线306b以及包括键合连接部302b和导电连接件116的连接结构CS1电性连接至电极102；连接件312c通过导电层310c、重分布层的导电线306c、以及包括键合连接部302c和导电连接件118的连接结构CS2电性连接至电极108。
参照图24A，至此，体声波谐振器500即已形成。在一些实施例中，体声波谐振器500包括衬底200、阻挡层201、缓冲层202、介电层106、压电层100c、电极102和108、钝化层103和109、导电连接件116和118、键合连接部302b和302c、密封环结构SR、衬底300、重分布层306、钝化层308、导电层310b和310c、导电凸块312b和312c以及空腔120和220。
阻挡层201设置在衬底200的靠近压电层100c一侧的表面上，且覆盖衬底200的主表面，缓冲层202设置在阻挡层201的远离衬底200且靠近压电层100c一侧的表面上。阻挡层201被配置成防止在衬底200的表面产生电荷积聚而形成非预期导电沟道。缓冲层202位于阻挡层201和介电层106之间，且被配置成提供更好的键合条件，以使得缓冲层202和介电层106具有高质量的键合界面。
压电层100c设置于介电层106的远离缓冲层202、阻挡层201和衬底200的一侧，且在垂直于衬底200的主表面的方向（例如，方向D2）上具有彼此相对的第一侧和第二侧。例如，衬底200、阻挡层201、缓冲层202和介电层106位于压电层100c的第一侧；衬底300、密封环SR、连接结构CS1和CS2以及导电凸块312b和312c等构件设置于压电层100c的第二侧。
电极102和108在垂直于衬底200的主表面的方向（例如，方向D2）上位于压电层100c的相对侧，且电极102和108各自的侧壁及其远离压电层100c一侧的表面分别被钝化层103和109覆盖（例如，完全覆盖）。例如，电极102和钝化层103设置在压电层100c的靠近衬底200的一侧（即，第一侧），且设置在压电层100c和介电层106之间，空腔120在压电层100c的第一侧界定在钝化层103和介电层106之间，钝化层103的一部分位于空腔120和电极102之间且将空腔120和电极102彼此分隔开，即，电极102不具有暴露于空腔120的表面；电极108和钝化层109设置在压电层100c的靠近衬底300的一侧（即，第二侧），且空腔220在压电层100c的第二侧由钝化层109、衬底300以及位于钝化层109和衬底300之间的密封环结构SR界定，空腔220和电极108被位于其间的钝化层109和导电连接件118分隔开，使得电极108不具有暴露于空腔220的表面。
图24B示出根据本公开一些实施例的体声波谐振器500的俯视图。图24A是沿图24B的线A-A’截取的截面图。应理解，为简要清楚起见，图24B并未示出24A中的全部构件。
参照图24A和图24B，在一些实施例中，压电层100c、位于压电层100c第一侧的电极102和空腔120、以及位于压电层100c第二侧的电极108和空腔220在垂直于衬底200或压电层100c的主表面的方向（例如，方向D2）上交叠（例如，至少部分交叠）。空腔120和空腔220为谐振空腔，且可分别被称为第一空腔和第二空腔，或反之亦然。在一些实施例中，如图24B所示，电极102和电极108在平行于衬底200的主表面的方向（例如，方向D1）上沿相反方向侧向凸出于空腔120，即延伸超出空腔120在方向D1上彼此相对且沿方向D3延伸的侧壁或边缘。电极102和电极108的超出空腔120边缘的部分包括各自的电极引出部，且导电连接件116和118分别穿过过孔110和112搭接于电极116和118的电极引出部。在一些实施例中，空腔120在平行于衬底200的主表面的方向且与方向D1相交（例如，垂直）的方向D3上侧向凸出于电极102和108，即延伸超出电极102和108各自在方向D3上彼此相对且沿方向D1延伸的侧壁或边缘。举例来说，空腔120包括在方向D3上朝相反方向延伸超出电极102和108的相对侧壁的第一延伸部和第二延伸部，且第一延伸部和第二延伸部还可各自具有在方向D3上朝向谐振器边缘凸出的第一凸出部和第二凸出部，所述第一凸出部和第二凸出部分别与释放孔111在方向D2上彼此交叠且空间连通。
空腔220界定在由密封环结构SR环绕的区域中，在一些实施例中，电极102和108、空腔120以及导电连接件116和118和键合连接部302b和302c在垂直于衬底200或压电层100c的主表面的方向（例如，方向D2）上在衬底200或压电层100c的主表面（例如，压电层100c的靠近电极102或108一侧的表面）上的正交投影位于密封环结构SR的对应的在垂直于衬底200或压电层100c的主表面的方向（例如，方向D2）上在衬底200或压电层100c的主表面（例如，压电层100c的靠近电极102或108一侧的表面）上的正交投影所环绕的区域（即，空腔220在上述表面的正交投影区域）以内。
图25至图29示出根据本公开另一些实施例的体声波谐振器的形成方法中的部分形成步骤。本实施例的形成方法与前述实施例相似，不同之处在于在本实施例中的压电层的形成方法不同。下文将详述差异之处，而与上述实施例相似之处将不再重复。应注意，各个实施例中以相同或相似的元件符号表示相同或相似的元件，且相同或相似元件符号所代表的元件在各个实施例中所使用的候选材料相同或类似，且相关材料并未在每个实施例中均重复描述，而是可参照先前已描述过的实施例。
参照图25，在一些实施例中，提供衬底结构100’。衬底结构100’是包括压电层100c的压电衬底结构。在一些实施例中，衬底结构100’是绝缘体上压电（piezo on substrate,POI）衬底，例如是POI晶圆。衬底结构100’自下而上包括衬底80、绝缘层81以及压电层100c。举例来说，衬底80是半导体衬底，例如是硅衬底或含硅衬底，或可包含其他合适的半导体材料；绝缘层81包括例如氧化硅（SiO2）等绝缘材料，绝缘层81可为单层或多层结构。压电层100c的材料与前述实施例中压电层100c的材料类似或相同，例如包括铌酸锂或钽酸锂。在一些实施例中，衬底结构100’又可称为第一衬底结构，且压电层100c可称为第一衬底结构的第一部分，衬底80和绝缘层81可称为第一衬底结构的第二部分。
在一些实施例中，衬底结构100’的形成方法包括：提供衬底80以及压电衬底（未示出），衬底80和压电衬底例如是分别通过拉晶工艺形成；之后分别在衬底80和压电衬底的表面形成绝缘层（或称为接合绝缘层或接合介电层），例如通过熔融键合工艺将衬底80上的绝缘层与压电衬底上的绝缘层键合在一起，并形成绝缘层（或称为接合层）81，且使得衬底80与压电衬底通过其间的绝缘层81接合在一起；接着，在一些实施例中，从压电衬底的远离衬底80的一侧，例如通过化学机械研磨等研磨工艺移除压电衬底的一部,，以形成具有所需厚度的压电层100c。在另一些实施例中，可通过在压电衬底中定义分裂平面且之后沿分裂平面分裂压电衬底以移除压电衬底的部分，并留下压电层100c。所述分裂工艺与前述实施例中的分裂工艺类似。举例来说，在压电衬底与衬底80接合之前通过离子注入工艺在压电衬底中注入氢或氦离子，以在压电衬底中定义分裂平面，且在压电衬底与衬底80接合之后对压电衬底进行退火工艺，以使得压电衬底沿分裂平面分裂，并移除压电衬底的一部分。在一些实施例中，在分裂工艺之后，可进一步对压电衬底的剩余部分进行平坦化工艺，以使得所形成的压电层100c具有平坦的顶表面且实质上不包含分裂离子。在一些实施例中，上述移除压电衬底的部分的工艺步骤又可被称为压电衬底的薄化工艺。
参照图26，接着进行上述参照图1至图7所描述的工艺步骤，以在衬底结构100’上形成电极102、钝化层103、牺牲层105和介电层106。上述工艺步骤与前述实施例所描述的类似，于此不再赘述。
参照图27，类似前述参照图8所描述的工艺，提供衬底200，并在衬底200上依次形成阻挡层201和缓冲层202。
参照图28，进行类似图9的工艺，将衬底200上的缓冲层202键合至介电层106，以将图27的结构和图26的结构键合在一起。
参照图28至图29，将图28所示的结构翻转，移除衬底80，并暴露出绝缘层81。在一些实施例中，例如通过化学机械研磨法等研磨工艺移除衬底80，绝缘层81可作为该研磨工艺的停止层。
参照图29至图30，接着移除绝缘层81，以暴露出压电层100c的远离衬底200的一侧。在一些实施例中，可通过化学机械研磨法等研磨工艺和/或刻蚀工艺移除绝缘层81。在移除绝缘层81且压电层100c暴露出来之后，可选择性地对压电层100c进行厚度测量，以确定压电层100c具有所需的厚度。在一些实施例中，可进一步对压电层100c进行离子束刻蚀和/或离子束铣以移除压电层100c的一部分，并使得压电层的厚度精确地达到所需厚度且厚度更均匀。
接着可进行与前述参照图11至图24A和图24B所描述的相同工艺，以形成体声波谐振器500。
在本公开的实施例中，使用压电衬底来形成谐振器的压电层，而非使用传统沉积方法来形成压电层，从而能够由具有良好压电特性的铌酸锂晶体或钽酸锂晶体制成的压电衬底来形成体声波谐振器的压电层；相较于传统的例如由氮化铝材料作为压电层的谐振器，铌酸锂晶体或钽酸锂晶体所形成的压电层的压电性能更好，且具有更高的机电耦合系数，从而可提高谐振器的带宽和性能，进而可提高所形成的滤波器的性能；而且，铌酸锂晶体或钽酸锂晶体相较于氮化铝材料具有高得多的介电常数，相对于相同阻抗的谐振器而言，使用具有较高介电常数的铌酸锂晶体或钽酸锂晶体作为压电层的谐振器面积可大幅小于使用氮化铝作为压电层的谐振器的面积，即，本公开实施例的谐振器能显著缩小谐振器和其所形成的滤波器芯片的面积，使得单位制造成本降低。
此外，本公开实施例通过设置阻挡层和缓冲层，可避免在载体衬底的表面产生电荷积聚而形成非预期导电沟道，且可使得衬底结构具有良好的键合界面条件。此外，位于压电层相对侧的电极分别被钝化层覆盖，而并未暴露在空腔中。如此设置可使得钝化层在空腔的形成过程中保护电极不被刻蚀工艺损坏，进而可提高体声波谐振器的性能。另一方面，在一些实施例中，位于压电层第二侧的第二空腔是由形成在压电层之上的第一键合密封环部分和形成在衬底的靠近压电层一侧的第二键合密封环部分彼此接合所形成的密封环结构界定。第一键合密封环部分可与导电连接件在同一制造工艺中形成，且第二键合密封环部分可与键合连接部在同一制造工艺中形成。第二空腔的如此形成方法可简化制造工艺，降低制造成本。
有以下几点需要说明：
（1）本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (23)

1.一种体声波谐振器的制造方法，包括：
提供第一衬底结构，所述第一衬底结构包括用于形成所述体声波谐振器的压电层的第一部分以及用作牺牲衬底的第二部分，其中所述第一部分位于所述第二部分上；
在所述第一衬底结构的所述第一部分的远离所述第二部分的一侧形成第一电极和第一钝化层，所述第一钝化层覆盖所述第一电极的侧壁及其远离所述第一衬底结构一侧的表面；
在所述第一钝化层上形成牺牲层和介电层，所述牺牲层覆盖所述第一钝化层的一部分且在与所述第一衬底结构的主表面垂直的方向上与所述第一电极部分交叠，且所述介电层覆盖所述第一钝化层和所述牺牲层；
提供第二衬底结构，包括第二衬底以及依次形成在所述第二衬底的主表面上的阻挡层和缓冲层，其中所述阻挡层被配置成防止在所述第二衬底的所述主表面形成电荷积聚而产生非预期导电沟道；
进行键合工艺，以将所述第二衬底结构的所述缓冲层键合至所述第一衬底结构上的所述介电层；
移除所述第一衬底结构的所述第二部分，且余留所述第一部分以形成所述压电层；
在所述压电层的远离所述第一电极的一侧形成第二电极和第二钝化层，所述第二钝化层覆盖所述第二电极的侧壁及其远离所述压电层一侧的表面；
进行刻蚀工艺以移除所述牺牲层，并在所述第一钝化层和所述介电层之间形成第一空腔，其中所述第一钝化层和所述第二钝化层被配置成在所述刻蚀工艺中保护所述第一电极和所述第二电极；以及
形成第一导电连接件和第二导电连接件，以分别连接至所述第一电极和所述第二电极。
2.根据权利要求1所述的体声波谐振器的制造方法，其中所述第一衬底结构为压电衬底，且移除所述第一衬底结构的所述第二部分包括：
在形成所述第一电极和所述第一钝化层之前，对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面，使得所述压电衬底包括位于所述分裂平面相对侧的所述第一部分和所述第二部分；以及
在键合所述第二衬底结构之后，对所述压电衬底进行退火工艺，以使得所述压电衬底沿所述分裂平面分裂开，并移除所述压电衬底的所述第二部分。
3.根据权利要求2所述的体声波谐振器的制造方法，还包括：
在移除所述压电衬底的所述第二部分之后，对所述第一部分进行平坦化工艺。
4.根据权利要求1所述的体声波谐振器的制造方法，其中所述第一衬底结构的所述第一部分为压电材料层，且所述第一衬底结构的所述第二部分包括第一衬底和绝缘层，所述绝缘层形成在所述第一衬底和所述压电材料层之间，其中移除所述第一衬底结构的所述第二部分包括：
通过研磨工艺和刻蚀工艺中的至少一者移除所述第一衬底，以暴露出所述绝缘层的远离所述压电材料层的一侧；以及
通过研磨工艺和刻蚀工艺中的至少一者移除所述绝缘层。
5.根据权利要求1所述的体声波谐振器的制造方法，其中所述第二衬底是半导体衬底，且所述阻挡层的至少与所述半导体衬底接触的表面层为非导电层且为非氧化硅层。
6.根据权利要求5所述的体声波谐振器的制造方法，其中所述第二衬底的材料包括单晶硅，且所述阻挡层的材料包括多晶硅、非晶硅、氮化硅、碳化硅、氮化铝、氮化镓中的至少一种。
7.根据权利要求1所述的体声波谐振器的制造方法，其中所述缓冲层被配置成控制所述第二衬底结构的翘曲度。
8.根据权利要求1所述的体声波谐振器的制造方法，其中所述缓冲层的材料包括氮化硅、氧化硅、氮化铝、多晶硅、非晶硅中的至少一种。
9.根据权利要求1所述的体声波谐振器的制造方法，其中所述刻蚀工艺对所述牺牲层与所述第一钝化层和所述第二钝化层具有刻蚀选择比，使得所述第一钝化层和所述第二钝化层不被所述刻蚀工艺移除。
10.根据权利要求9所述的体声波谐振器的制造方法，其中在所述刻蚀工艺中，所述第一钝化层和所述第二钝化层分别将所述第一电极和所述第二电极与所述刻蚀工艺所用的刻蚀物质分隔开，以使得所述第一电极和所述第二电极不被所述刻蚀物质腐蚀。
11.根据权利要求10所述的体声波谐振器的制造方法，其中进行所述刻蚀工艺以移除所述牺牲层包括：
形成延伸穿过所述第二钝化层、所述压电层和所述第一钝化层的释放孔，所述释放孔暴露出所述牺牲层的靠近所述第一钝化层一侧的部分表面；以及
通过所述释放孔将所述刻蚀物质施加至所述牺牲层所在的区域，以移除所述牺牲层，并在先前被所述牺牲层占据的位置处形成所述第一空腔。
12.根据权利要求1所述的体声波谐振器的制造方法，其中所述第一导电连接件和所述第二导电连接件形成在所述第二钝化层的远离所述压电层的一侧，且所述第一导电连接件延伸穿过所述第二钝化层、所述压电层和所述第一钝化层以电性连接至所述第一电极，且所述第二导电连接件延伸穿过所述第二钝化层以电性连接至所述第二电极。
13.根据权利要求12所述的体声波谐振器的制造方法，还包括：
在所述第二钝化层的远离所述压电层的所述一侧形成第一键合密封环部分，所述第一键合密封环部分形成在所述第二钝化层的边缘上，且所述第一导电连接件和所述第二导电连接件在平行于所述第二衬底的所述主表面的方向上位于被所述第一键合密封环部分侧向环绕的区域中，且与所述第一键合密封环部分间隔开。
14.根据权利要求13所述的体声波谐振器的制造方法，其中所述第一键合密封环部分、所述第一导电连接件和所述第二导电连接件在同一制造工艺中同时形成。
15.根据权利要求13所述的体声波谐振器的制造方法，还包括：
提供第三衬底结构，包括第三衬底和形成在所述第三衬底上的键合层，其中所述键合层包括彼此间隔的第一键合连接部、第二键合连接部以及第二键合密封环部分，且所述第一键合连接部和所述第二键合连接部在平行于所述第二衬底的所述主表面的所述方向上位于被所述第二键合密封环部分侧向环绕的区域中。
16.根据权利要求15所述的体声波谐振器的制造方法，还包括：将所述第三衬底结构的所述第一键合连接部、所述第二键合连接部以及所述第二键合密封环部分别键合至所述第一导电连接件、所述第二导电连接件以及所述第一键合密封环部分，其中所述第一键合密封环部分和所述第二键合密封环部分构成密封环结构，且所述密封环结构、所述第三衬底和所述第二钝化层围合形成第二空腔。
17.根据权利要求16所述的体声波谐振器的制造方法，还包括：在所述第三衬底的远离所述压电层的一侧上形成重分布层，所述重分布层包括第一导电线和第二导电线，所述第一导电线和所述第二导电线分别延伸穿过所述第三衬底且电性连接至所述第一键合连接部和所述第二键合连接部。
18.根据权利要求17所述的体声波谐振器的制造方法，还包括：分别形成电性连接至所述第一导电线和所述第二导电线的第一导电凸块和第二导电凸块，所述第一导电凸块通过所述第一导电线、所述第一键合连接部和所述第一导电连接件电性连接至所述第一电极；所述第二导电凸块通过所述第二导电线、所述第二键合连接部和所述第二导电连接件电性连接至所述第二电极。
19.根据权利要求16所述的体声波谐振器的制造方法，其中所述第二导电连接件包括主体部和延伸部，所述主体部在垂直于所述第二衬底的所述主表面的方向上与所述第二电极交叠，且所述延伸部在垂直于所述第二衬底的所述主表面的方向上不与所述第二电极交叠，其中所述主体部和所述延伸部的远离所述压电层一侧的表面在垂直于所述第二衬底的所述主表面的所述方向上具有高度差，且所述第二键合连接部搭接于所述延伸部。
20.根据权利要求19所述的体声波谐振器的制造方法，其中所述第二键合连接部的在垂直于所述第二衬底的所述主表面的所述方向上的厚度大于所述高度差。
21.一种体声波谐振器，包括：
第一载体衬底；
阻挡层，位于所述第一载体衬底的主表面上，且被配置成防止在所述第一载体衬底的所述主表面形成电荷积聚而产生非预期导电沟道；
缓冲层，位于所述阻挡层的远离所述第一载体衬底的一侧；
压电层，位于所述缓冲层的远离所述缓冲层的一侧；
第一电极和第二电极，在垂直于所述第一载体衬底的所述主表面的方向上位于所述压电层的相对侧，所述第一电极设置在所述压电层的靠近所述第一载体衬底的一侧；
第一钝化层和第二钝化层，分别覆盖所述第一电极和所述第二电极的侧壁及其远离所述压电层一侧的表面；
介电层，位于所述第一钝化层和所述缓冲层之间，且在所述第一钝化层和所述介电层之间具有第一空腔，其中所述第一空腔和所述第一电极被所述第一钝化层间隔开。
22.根据权利要求21所述的体声波谐振器，还包括：
第二载体衬底，位于所述第二电极的远离所述压电层的一侧；以及
密封环结构，位于所述第二钝化层的靠近所述第二载体衬底的一侧且位于所述第二钝化层的边缘上，
其中所述密封环结构、所述第二载体衬底以及所述第二钝化层围合界定第二空腔，所述第二空腔、所述第二电极、所述压电层、所述第一电极和所述第一空腔在垂直于所述第一载体衬底的所述主表面的所述方向上彼此交叠。
23.根据权利要求22所述的体声波谐振器，还包括：
第一连接结构和第二连接结构，位于所述第二钝化层的远离所述压电层的一侧，其中所述第一连接结构延伸穿过所述第二钝化层、所述压电层和所述第一钝化层并电性连接至所述第一电极；所述第二连接结构延伸穿过所述第二钝化层并电性连接至所述第二电极，
其中所述第一连接结构和所述第二连接结构位于所述第二空腔中。
CN202210796845.0A 2022-07-08 2022-07-08 体声波谐振器及其制造方法 Active CN114900147B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210796845.0A CN114900147B (zh) 2022-07-08 2022-07-08 体声波谐振器及其制造方法
US18/074,109 US11838001B2 (en) 2022-07-08 2022-12-02 Bulk acoustic wave resonator and method of manufacturing the same
US18/504,325 US20240072752A1 (en) 2022-07-08 2023-11-08 Bulk acoustic wave resonator and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210796845.0A CN114900147B (zh) 2022-07-08 2022-07-08 体声波谐振器及其制造方法

Publications (2)

Publication Number Publication Date
CN114900147A true CN114900147A (zh) 2022-08-12
CN114900147B CN114900147B (zh) 2022-11-01

Family

ID=82729800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210796845.0A Active CN114900147B (zh) 2022-07-08 2022-07-08 体声波谐振器及其制造方法

Country Status (2)

Country Link
US (2) US11838001B2 (zh)
CN (1) CN114900147B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116436437A (zh) * 2023-06-13 2023-07-14 润芯感知科技(南昌)有限公司 半导体器件及其制造方法
CN116707477A (zh) * 2023-08-02 2023-09-05 深圳新声半导体有限公司 用于制造薄膜体声波谐振器fbar滤波装置的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117277985A (zh) * 2023-11-01 2023-12-22 深圳新声半导体有限公司 体声波谐振器和制造体声波谐振器的方法
CN118138003A (zh) * 2023-11-29 2024-06-04 深圳新声半导体有限公司 体声波谐振器及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684336A (zh) * 2012-08-31 2014-03-26 安华高科技通用Ip(新加坡)公司 包含具有内埋式温度补偿层的电极的谐振器装置
US20140118091A1 (en) * 2012-10-29 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd Acoustic resonator having collar structure
US20170134001A1 (en) * 2015-11-06 2017-05-11 Qorvo Us, Inc. Acoustic resonator devices and fabrication methods providing hermeticity and surface functionalization
CN113556098A (zh) * 2021-09-23 2021-10-26 深圳新声半导体有限公司 体声波谐振器封装结构
CN113572444A (zh) * 2021-09-23 2021-10-29 深圳新声半导体有限公司 用于体声波谐振器制作的方法
CN113572446A (zh) * 2021-09-23 2021-10-29 深圳新声半导体有限公司 用于体声波谐振器制作的方法、体声波谐振器、滤波器
CN113839640A (zh) * 2021-07-16 2021-12-24 常州承芯半导体有限公司 体声波谐振装置及其形成方法、滤波装置及射频前端装置
WO2022012438A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
CN114204913A (zh) * 2022-02-16 2022-03-18 常州承芯半导体有限公司 体声波滤波装置及其形成方法、射频前端、通信装置
CN114553163A (zh) * 2022-04-28 2022-05-27 深圳新声半导体有限公司 体声波谐振器的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143475A1 (ja) * 2009-06-09 2010-12-16 株式会社村田製作所 圧電デバイスの製造方法
DE112010004178B4 (de) * 2009-10-30 2018-08-23 Murata Manufacturing Co., Ltd. Piezoelektrisches Bauelement und Verfahren zur Herstellung eines piezoelektrischen Bauelements
US10200013B2 (en) * 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) * 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US11832521B2 (en) * 2017-10-16 2023-11-28 Akoustis, Inc. Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US11677372B2 (en) * 2016-03-11 2023-06-13 Akoustis, Inc. Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US11581866B2 (en) * 2016-03-11 2023-02-14 Akoustis, Inc. RF acoustic wave resonators integrated with high electron mobility transistors including a shared piezoelectric/buffer layer and methods of forming the same
US11070184B2 (en) * 2016-03-11 2021-07-20 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11356071B2 (en) * 2016-03-11 2022-06-07 Akoustis, Inc. Piezoelectric acoustic resonator with improved TCF manufactured with piezoelectric thin film transfer process
US11411168B2 (en) * 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US11424728B2 (en) * 2016-03-11 2022-08-23 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11411169B2 (en) * 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10355659B2 (en) * 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11895920B2 (en) * 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11856858B2 (en) * 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
FR3076126A1 (fr) * 2017-12-26 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684336A (zh) * 2012-08-31 2014-03-26 安华高科技通用Ip(新加坡)公司 包含具有内埋式温度补偿层的电极的谐振器装置
US20140118091A1 (en) * 2012-10-29 2014-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd Acoustic resonator having collar structure
US20170134001A1 (en) * 2015-11-06 2017-05-11 Qorvo Us, Inc. Acoustic resonator devices and fabrication methods providing hermeticity and surface functionalization
WO2022012438A1 (zh) * 2020-07-14 2022-01-20 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
CN113839640A (zh) * 2021-07-16 2021-12-24 常州承芯半导体有限公司 体声波谐振装置及其形成方法、滤波装置及射频前端装置
CN113556098A (zh) * 2021-09-23 2021-10-26 深圳新声半导体有限公司 体声波谐振器封装结构
CN113572444A (zh) * 2021-09-23 2021-10-29 深圳新声半导体有限公司 用于体声波谐振器制作的方法
CN113572446A (zh) * 2021-09-23 2021-10-29 深圳新声半导体有限公司 用于体声波谐振器制作的方法、体声波谐振器、滤波器
CN114204913A (zh) * 2022-02-16 2022-03-18 常州承芯半导体有限公司 体声波滤波装置及其形成方法、射频前端、通信装置
CN114553163A (zh) * 2022-04-28 2022-05-27 深圳新声半导体有限公司 体声波谐振器的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116436437A (zh) * 2023-06-13 2023-07-14 润芯感知科技(南昌)有限公司 半导体器件及其制造方法
CN116436437B (zh) * 2023-06-13 2023-10-27 润芯感知科技(南昌)有限公司 半导体器件及其制造方法
CN116707477A (zh) * 2023-08-02 2023-09-05 深圳新声半导体有限公司 用于制造薄膜体声波谐振器fbar滤波装置的方法
CN116707477B (zh) * 2023-08-02 2024-04-02 深圳新声半导体有限公司 用于制造薄膜体声波谐振器fbar滤波装置的方法

Also Published As

Publication number Publication date
US20240072752A1 (en) 2024-02-29
US20230097870A1 (en) 2023-03-30
US11838001B2 (en) 2023-12-05
CN114900147B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN114900147B (zh) 体声波谐振器及其制造方法
US11652460B2 (en) Method of manufacturing bulk acoustic wave resonator
US11671067B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20230087523A1 (en) Bulk acoustic wave resonator
US20240164216A1 (en) Methods of forming group iii piezoelectric thin films via removal of portions of first sputtered material
US20210184645A1 (en) Packaging module and packaging method of baw resonator
US11895920B2 (en) Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11646710B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20220344576A1 (en) Methods of forming group iii piezoelectric thin films via sputtering
US20230327628A1 (en) Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US11699987B2 (en) Bulk acoustic wave resonator and fabrication method thereof
US20230008078A1 (en) Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
CN114286873A (zh) 经由去除第一溅射材料的部分而形成iii族压电薄膜的方法
WO2021135018A1 (zh) 具有叠置单元的半导体结构及制造方法、电子设备
CN114899303B (zh) 半导体装置
CN113098417B (zh) 滤波器的制备方法、滤波器
KR20230002077A (ko) 응력 제어를 위한 AlGaN 중간층들 및 다양한 스칸듐 농도들을 포함하는 초격자 구조물들을 갖는 에피택셜 AlScN 공진기들을 형성하는 방법들 및 관련 구조물들
US11689171B2 (en) Bulk acoustic wave resonator and fabrication method thereof
US20230091476A1 (en) Bulk acoustic wave resonator with metal bonding layer
CN117459020B (zh) 体声波谐振器及其制造方法
US20230084598A1 (en) Bulk acoustic wave resonator with metal bonding layer
US20230361758A1 (en) Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
WO2024105623A1 (en) Bulk acoustic wave resonator and fabrication method thereof
CN116157998A (zh) 形成ⅲ族氮化物单晶压电薄膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant