CN116436437B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN116436437B CN116436437B CN202310691806.9A CN202310691806A CN116436437B CN 116436437 B CN116436437 B CN 116436437B CN 202310691806 A CN202310691806 A CN 202310691806A CN 116436437 B CN116436437 B CN 116436437B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- substrate
- piezoelectric layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 55
- 230000004888 barrier function Effects 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 230000000903 blocking effect Effects 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 66
- 239000007772 electrode material Substances 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 261
- 239000012528 membrane Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02047—Treatment of substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0504—Holders; Supports for bulk acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
- H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本公开实施例提供一种半导体器件及其制造方法，所述半导体器件包括衬底基板、压电层、第一电极、阻挡结构、空腔以及支撑层；压电层位于衬底基板的一侧；第一电极位于压电层的靠近衬底基板的一侧；阻挡结构在垂直于衬底基板主表面的第一方向上位于压电层和衬底基板之间；空腔位于压电层与阻挡结构之间以及第一电极与阻挡结构之间；支撑层在第一方向上位于阻挡结构的部分与压电层之间，且在平行于衬底基板的主表面的水平方向上位于阻挡结构的远离空腔的一侧，其中第一电极自空腔延伸至阻挡结构中，且第一电极与支撑层被阻挡结构分隔开。本公开的半导体器件可提高器件的结构稳定性和可靠性以及产品良率。
Description
技术领域
本公开的实施例涉及半导体器件领域，具体涉及一种半导体器件及其制造方法。
背景技术
在谐振器装置等半导体器件中，通常包括由各种材料层围合形成的空腔；空腔的形成工艺通常包括形成牺牲材料层，并对牺牲材料层进行刻蚀工艺，以移除牺牲材料层，并在牺牲材料层占据的位置处形成空腔。然而，在形成空腔的刻蚀工艺中，刻蚀液可能过刻蚀其他预期不被移除的周边层，所述周边层例如包括与牺牲材料层相同的材料，刻蚀液的此种过刻蚀会使得所述周边层被损耗，进而可能影响半导体器件的可靠性和器件性能。
发明内容
根据本公开的至少一个实施例提供一种半导体器件，包括：衬底基板；压电层，位于所述衬底基板的一侧；第一电极，位于所述压电层的靠近所述衬底基板的一侧；阻挡结构，在垂直于所述衬底基板主表面的第一方向上位于所述压电层和所述衬底基板之间；空腔，位于所述压电层与所述阻挡结构之间以及所述第一电极与所述阻挡结构之间；以及支撑层，在所述第一方向上位于所述阻挡结构的部分与所述压电层之间，且在平行于所述衬底基板的主表面的水平方向上位于所述阻挡结构的远离所述空腔的一侧，其中所述第一电极自所述空腔延伸至所述阻挡结构中，且所述第一电极与所述支撑层被所述阻挡结构分隔开。
根据本公开至少一个实施例提供的半导体器件中，所述阻挡结构包括阻挡主体部和阻挡墙，所述阻挡主体部沿所述水平方向延伸，所述阻挡墙在所述第一方向上自所述阻挡主体部朝向所述第一电极和所述压电层凸起，且在所述水平方向上环绕所述空腔和所述第一电极。
根据本公开至少一个实施例提供的半导体器件中，所述第一电极的延伸超出所述空腔的部分在所述衬底基板上的正投影位于所述阻挡墙在所述衬底基板上的正投影范围内。
根据本公开至少一个实施例提供的半导体器件中，所述第一电极包括：主体部，位于所述空腔中；以及延伸部，与所述主体部连接且在平行于所述衬底基板的主表面的第二方向上位于所述主体部的远离所述空腔的一侧，所述延伸部在所述第一方向上夹置于所述阻挡墙与所述压电层之间，且在所述水平方向上被所述阻挡墙的部分环绕包覆。
根据本公开至少一个实施例提供的半导体器件中，所述阻挡墙的所述部分与所述延伸部的侧壁接触，且所述阻挡墙的所述部分在所述第二方向上的宽度大于所述延伸部在所述第二方向上的宽度。
根据本公开至少一个实施例提供的半导体器件中，所述阻挡墙包括：第一凸起部，环绕所述第一电极的位于空腔中的主体部，并与所述主体部间隔开；以及第二凸起部，与所述第一凸起部连接，且环绕并接触所述第一电极的延伸超出所述空腔的延伸部。
根据本公开至少一个实施例提供的半导体器件中，所述第二凸起部包括：第一子凸起，自所述阻挡主体部凸起至与所述第一电极的延伸部的靠近所述衬底基板一侧的表面接触；以及第二子凸起，自所述阻挡主体部凸起至与所述压电层接触，所述第二子凸起在所述水平方向上环绕所述第一子凸起，且环绕覆盖所述第一电极的所述延伸部的侧壁。
根据本公开至少一个实施例提供的半导体器件中，所述第二凸起部的所述第二子凸起位于所述第一电极的所述延伸部与所述支撑层之间以及所述第一子凸起与所述支撑层之间，并将所述第一电极的所述延伸部与所述支撑层分隔开，且将所述第一子凸起与所述支撑层分隔开。
根据本公开至少一个实施例提供的半导体器件中，所述第一凸起部和所述第二凸起部的所述第二子凸起在所述第一方向上的第一高度大于所述第一子凸起在所述第一方向上的第二高度。
根据本公开至少一个实施例提供的半导体器件中，所述第一电极与所述阻挡结构之间的接触界面在所述水平方向上被所述阻挡墙环绕，且与所述支撑层分隔开。
根据本公开至少一个实施例提供的半导体器件中，所述第一电极具有沿平行于所述衬底基板的主表面的第二方向延伸的第一侧壁以及沿平行于所述衬底基板的主表面的第三方向延伸的第二侧壁，所述第二方向与所述第三方向相交；所述第一电极的所述第一侧壁的部分以及所述第二侧壁被所述阻挡墙覆盖。
根据本公开至少一个实施例提供的半导体器件中，所述阻挡墙具有在所述水平方向上彼此相对的内侧壁和外侧壁，所述外侧壁与所述支撑层接触，且所述内侧壁包括第一内侧壁以及第二内侧壁，所述第一内侧壁界定所述空腔的至少部分边界，所述第二内侧壁位于所述第一内侧壁和所述外侧壁之间，且与所述第一电极的所述第一侧壁的被所述阻挡墙覆盖的所述部分以及所述第二侧壁接触。
根据本公开至少一个实施例提供的半导体器件中，所述压电层具有通孔，所述通孔贯穿所述压电层，并与所述空腔空间连通。
根据本公开至少一个实施例提供的半导体器件中，所述半导体器件是谐振器装置，且所述谐振器装置还包括：第二电极，位于所述压电层的远离所述第一电极的一侧，且所述第一电极、所述第二电极、所述压电层和所述空腔在所述第一方向上至少部分交叠。
本公开实施例提供一种半导体器件的制造方法，包括：在压电层的一侧形成第一电极和支撑材料层，所述支撑材料层覆盖所述第一电极的侧壁及其远离所述压电层一侧的表面；对所述支撑材料层进行图案化工艺，以在所述支撑材料层中形成开口，所述开口暴露出所述压电层和所述第一电极的部分表面，在所述图案化工艺之后，所述支撑材料层包括被所述开口分隔开的牺牲层和支撑层；在所述支撑材料层上形成阻挡结构，所述阻挡结构覆盖所述支撑材料层的远离所述压电层的表面且填充所述开口；进行键合工艺，以将所述阻挡结构与衬底基板键合；从所述压电层的远离所述衬底基板的一侧进行刻蚀工艺，以在所述压电层中形成通孔，所述通孔贯穿所述压电层并暴露出所述牺牲层的部分表面；对所述牺牲层进行刻蚀工艺，以移除所述牺牲层，并形成空腔，所述刻蚀工艺包括从所述通孔向所述牺牲层所在区域施加刻蚀液，其中所述第一电极自所述空腔延伸至所述阻挡结构中，且所述第一电极与所述支撑层被所述阻挡结构分隔开。
根据本公开至少一个实施例提供半导体器件的制造方法中，在所述刻蚀工艺中，所述阻挡结构将所述刻蚀液限制在由所述阻挡结构的内侧壁界定的区域中，并将所述刻蚀液与所述支撑层分隔开。
根据本公开至少一个实施例提供半导体器件的制造方法中，还包括：在所述压电层的一侧形成所述第一电极和所述支撑材料层之前，提供牺牲衬底，并在所述牺牲衬底的一侧依次形成第二电极材料层和所述压电层，且所述第一电极和所述支撑材料层形成在所述压电层的远离所述第二电极材料层的一侧；以及在所述键合工艺之后且在对所述压电层进行所述刻蚀工艺之前，移除所述牺牲衬底，并对所述第二电极材料层进行图案化工艺以形成第二电极，且暴露出所述压电层的远离所述衬底基板的部分表面。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1示出根据本公开一些实施例的半导体装置的示意性截面图；
图2示出根据本公开一些实施例的图1所示半导体装置中部分构件的示意性平面图；
图3示出根据本公开一些实施例半导体器件的示意性平面图；
图4示出根据本公开一些实施例的半导体器件的示意性截面图；
图5示出根据本公开一些实施例的半导体器件的另一示意性截面图；
图6示出根据本公开一些实施例的半导体器件的制造方法中步骤一的中间结构的示意性截面图；
图7示出根据本公开一些实施例的半导体器件的制造方法中步骤二的中间结构的示意性截面图；
图8示出根据本公开一些实施例的半导体器件的制造方法中步骤三的中间结构的示意性截面图；
图9示出根据本公开一些实施例的半导体器件的制造方法中步骤四的中间结构的示意性截面图；
图10示出根据本公开一些实施例的半导体器件的制造方法中步骤五的中间结构的示意性截面图；
图11示出根据本公开一些实施例的半导体器件的制造方法中步骤六的中间结构的示意性截面图；
图12示出根据本公开一些实施例的半导体器件的制造方法中步骤七的中间结构的示意性截面图；
图13示出根据本公开一些实施例的半导体器件的制造方法中步骤八的中间结构的示意性截面图；
图14示出根据本公开一些实施例的半导体器件的制造方法中步骤九所获得的半导体器件的示意性截面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
图1示出根据本公开一些实施例的半导体装置的示意性截面图；图2示出图1所示的半导体装置中阻挡层的凸出部和下电极的示意性平面图。
参考图1，在一些实施例中，半导体装置50包括衬底10、阻挡层11、介电层12（或可称为支撑层）、压电结构16以及下电极15和上电极17。例如，半导体装置50可为或包括在体声波谐振器等谐振器装置中。在垂直于衬底10的主表面的方向上，下电极15和上电极17设置于压电结构16的相对两侧，阻挡层11和介电层12设置于压电结构16和衬底10之间。举例来说，阻挡层11设置于衬底10的一侧，且包括水平延伸部1和凸出部2；水平延伸部1沿平行于衬底10的主表面的方向（例如，水平方向）延伸，凸出部2在垂直于衬底的主表面的方向上自水平延伸部1远离衬底10且朝向压电结构16和下电极15凸起。腔体13设置在阻挡层11与下电极15之间以及阻挡层11与压电结构16之间，腔体13被水平延伸部1的一部分以及凸出部2环绕；腔体13又可被称为空腔。介电层12位于水平延伸部1的另一部分与压电结构16之间，且位于凸出部2的远离腔体13的一侧，即，位于凸出部2的外侧。
在一些实施例中，如图1和图2所示，下电极15从腔体13跨过凸出部2并延伸至介电层12中。也就是说，下电极15的远离腔体13的端部在平行于衬底基板的主表面的方向上延伸超过凸出部2的边缘，且与介电层12接触。
在一些实施例中，压电结构16具有过孔9，过孔9在垂直于衬底10的主表面的方向上贯穿压电结构16，并与腔体13空间连通。过孔9例如是在形成腔体13的刻蚀工艺中用于向腔体13所在区域的材料层（即，牺牲材料）施加刻蚀液，从而移除该区域内的材料以形成腔体13。
在刻蚀形成腔体13的过程中，阻挡层11作为刻蚀阻挡层，防止刻蚀工艺对其他区域中预期不被移除的材料进行刻蚀。然而，在一些实施例中，可能出现刻蚀异常，例如，位于凸出部2外侧且靠近下电极15一侧的部分介电层12（即，图1中介电层的右侧部分）可能被过刻蚀而损耗一部分，进而可能影响介电层12对于上覆结构的支撑强度，降低半导体装置50的结构稳定性和器件可靠性。此种刻蚀异常可能是由于在下电极15与凸出部2之间的界面（interface）8处存在缝隙，从而导致刻蚀液可能通过所述缝隙渗透至介电层12中，进而导致介电层12被过刻蚀而受到损坏。
针对以上技术问题，本公开实施例提供一种半导体器件及其制造方法，可避免在形成空腔的刻蚀工艺中对预期不被移除的材料层造成损坏。例如，半导体器件包括：衬底基板、压电层、第一电极、阻挡结构、空腔和支撑层；压电层位于衬底基板的一侧；第一电极位于压电层的靠近衬底基板的一侧；阻挡结构在垂直于衬底基板的主表面的第一方向上位于压电层和衬底基板之间；空腔位于压电层与阻挡结构以及第一电极与阻挡结构之间，且空腔的边界由压电层与阻挡结构的相对表面和第一电极与阻挡结构的相对表面界定；支撑层在第一方向上位于阻挡结构的部分与压电层之间，且在平行于衬底基板的主表面的水平方向上位于阻挡结构的远离空腔的一侧，其中第一电极自空腔延伸至阻挡结构中，且第一电极与支撑层被阻挡结构分隔开。
在本公开的实施例中，通过设置所述阻挡结构将第一电极和支撑层分隔开，从而可在形成空腔的刻蚀工艺中避免刻蚀液过刻蚀支撑层，即，在所述刻蚀工艺中，阻挡结构可保护支撑层不被损坏，从而保证支撑层的支撑强度，提高半导体器件的结构稳定性以及器件可靠性和装置性能。
图3示出根据本公开一些实施例的半导体器件的示意性平面图，图4和图5示出根据本公开一些实施例的半导体器件的示意性截面图；例如，图4和图5分别是沿图3的线I-II和线III-IV截取的截面图。应注意，图3中将第一电极103示出为透明的，以便于描述和更清楚的示出各材料层之间的位置关系，但并不限制第一电极103包括透明材料；此外，为图式简要起见，图3仅示出半导体器件中的部分构件。
参考图3至图5，在一些实施例中，半导体器件500包括衬底基板200、压电层102、第一电极103、第二电极101、支撑层1051和阻挡结构106。压电层102位于衬底基板200的一侧，且第一电极103和第二电极101在垂直于衬底基板200主表面的方向（例如，第一方向D1）上设置于压电层102的相对两侧。例如，第二电极101位于压电层102的远离衬底基板200的一侧，且第一电极103位于压电层102的靠近衬底基板200的一侧。在一些实施例中，半导体器件500可为或包括在谐振器装置中，例如体声波谐振器。例如，空腔80可作为谐振器装置的谐振空腔。
支撑层1051和阻挡结构106位于压电层102和衬底基板200之间；举例来说，阻挡结构106位于衬底基板200的靠近压电层102的一侧，且在垂直于衬底基板的主表面的方向（例如，第一方向D1）上位于压电层102和衬底基板200之间。阻挡结构106可具有阻挡主体部1061以及阻挡墙1062。阻挡主体部1061沿平行于衬底基板200的主表面的方向（例如，包括第二方向D2的水平方向）延伸；阻挡墙1062在垂直于衬底基板的主表面的第一方向D1上远离衬底基板200且朝向压电层102凸起，例如凸出于阻挡主体部1061的远离衬底基板200一侧的表面。在本文中，衬底基板的主表面为衬底基板的面对或接触阻挡结构106的表面。
半导体器件500具有空腔80，且空腔80设置在压电层102与阻挡结构106之间以及第一电极103与阻挡结构106之间，且空腔80的边界可由压电层102与阻挡结构106的相对表面以及第一电极103与阻挡结构106的相对表面界定。例如，空腔80由阻挡结构的阻挡主体部1061的第一部分61的远离衬底基板200的表面、阻挡墙1062的第一内侧壁81以及第一电极103和压电层102的靠近衬底基板200一侧的表面界定。阻挡墙1062在平行于衬底基板200主表面的水平方向上环绕空腔80和第一电极103。例如，阻挡墙1062具有在水平方向上彼此相对的内侧壁和外侧壁83，所述内侧壁包括第一内侧壁81和第二内侧壁82，其中第一内侧壁81界定空腔80的至少部分边界，第二内侧壁82位于第一内侧壁81和外侧壁83之间，并可与第一电极103接触。在一些实施例中，第二电极101、压电层102、第一电极103和空腔80在垂直于衬底基板200主表面的方向（例如，第一方向D1）上至少部分交叠。
支撑层1051在第一方向D1上位于阻挡主体部1061的第二部分62与压电层102之间，且在平行于衬底基板200的主表面的方向（例如，水平方向）上位于阻挡墙1062的远离空腔80的一侧。例如，支撑层1051在平行于衬底基板200的主表面的方向上侧向环绕阻挡墙1062。
第一电极103自空腔80延伸至阻挡结构106中，且在平行于衬底基板200的主表面的方向上被阻挡结构106的阻挡墙1062侧向环绕；阻挡墙1062在水平方向上延伸超出第一电极103的边缘（例如，所有边缘），即，第一电极103在水平方向上位于由阻挡墙1062的外部轮廓（例如，外侧壁）界定的区域以内；第一电极103的延伸超出空腔80的部分在衬底基板200主表面上的正投影可与阻挡墙1062的部分在衬底基板200上的正投影交叠，且位于阻挡墙1062的在衬底基板200上的正投影范围内。
例如，第一电极103包括彼此连接的主体部1031和延伸部1032；主体部1031位于空腔80中，且主体部1031的侧壁及其远离压电层102一侧的表面暴露于空腔80中；延伸部1032延伸超出空腔80，即，位于空腔80以外；例如，延伸部1032在平行于衬底基板200的主表面的方向（例如，第二方向D2）上位于主体部1031的远离空腔80的一侧，延伸部1032在第一方向D1上夹置于压电层102和阻挡结构106的阻挡墙1062之间，且在水平方向上被阻挡墙1062的部分（例如，下文描述的第二凸起部64）环绕包覆。例如，延伸部1032的侧壁及其远离压电层102一侧的表面被阻挡墙1062的所述部分覆盖，例如与阻挡墙1062的所述部分接触（例如，直接接触）。
继续参考图3至图5，举例来说，阻挡墙1062包括第一凸起部63和第二凸起部64。第一凸起部63在第一方向D1上自阻挡主体部1061凸起至与压电层102接触；第一电极103的主体部1031在平行于衬底基板200的主表面的方向上被第一凸起部63环绕，且与第一凸起部63间隔开；例如，主体部1031的侧壁面对第一凸起部63的第一内侧壁81，且与第一凸起部63的第一内侧壁81在水平方向上间隔开。第二凸起部64与第一凸起部63连接，环绕包覆第一电极103的延伸部1032，例如接触延伸部1032的侧壁及其远离压电层一侧的表面。例如，第二凸起部64在平行于衬底基板的主表面的水平方向上延伸超出第一电极103的延伸部1032的（例如，所有）朝向或靠近支撑层1051的边缘（或称为端部），并环绕包覆延伸部1032的所述端部，从而将延伸部1032的所述端部与支撑层1051分离开。
例如，第一电极103的延伸部1032在衬底基板200上的正投影与第二凸起部64在衬底基板200上的正投影交叠，且位于第二凸起部64在衬底基板200上的正投影范围内。例如，第一电极103的延伸部1032在平行于衬底基板200主表面的水平方向上的尺寸（例如，宽度、长度、面积等）小于第二凸起部64在所述水平方向上的尺寸。例如，如图3所示，第一电极103的延伸部1032在第二方向D2上的宽度（例如，第一宽度w1）小于第二凸起部64在第二方向D2上的宽度（例如，第二宽度w2）；第一电极103的延伸部1032在平行于衬底基板的主表面的其他方向（例如，第三方向D3）上的宽度也小于第二凸起部64在该方向（例如，第三方向D3）上的宽度。第三方向D3与第二方向D2相交，例如大致垂直。如此一来，使得第一电极103的延伸部1032的远离主体部1031和空腔80的各个端部均被第二凸起部64环绕包覆。
继续参考图3至图5，在一些实施例中，第二凸起部64包括彼此连接的第一子凸起65和第二子凸起66；第一子凸起65位于阻挡主体部1061和第一电极103之间，且自阻挡主体部1061凸起至与第一电极103接触；例如，第一子凸起65的远离阻挡主体部1061一侧的表面与第一电极103的延伸部1032的靠近衬底基板200一侧的表面接触。
第二子凸起66连接第一子凸起65和第一凸起部63，且位于第一子凸起65的靠近支撑层1051的一侧；第二子凸起66自阻挡主体部1061凸起至与第一电极103和压电层102接触。举例来说，第二子凸起66在平行于衬底基板的主表面的方向（例如，包括第二方向D2和第三方向D3的水平方向）上环绕第一子凸起65，且环绕覆盖第一电极103的延伸部1032的侧壁；例如，第二子凸起66具有第一内侧壁81和第二内侧壁82以及与其内侧壁相对的外侧壁83，且第二子凸起66的第二内侧壁82与第一电极103的延伸部1032的侧壁接触。第二子凸起66的远离阻挡主体部1061的表面与压电层102的靠近衬底基板200一侧的表面接触。
例如，第二子凸起66在平行于衬底基板的主表面的方向上位于第一子凸起65与支撑层1051之间以及电极的延伸部1032与支撑层1051之间，且将第一子凸起65与支撑层1051分隔开，以及将第一电极103的延伸部1032与支撑层1051分隔开。例如，如图3和图4所示，在第二方向D2上，第二子凸起66位于第一子凸起65和电极的延伸部1032的远离空腔80的一侧，且位于第一子凸起65与支撑层1051之间以及第一电极的延伸部1032与支撑层1051之间；且如图3和图5所示，在第三方向D3上，第二子凸起66位于第一子凸起65和电极的延伸部1032的相对两侧，且也位于第一子凸起65与支撑层1051之间以及第一电极的延伸部1032与支撑层1051之间。
参考图3至图5，在一些实施例中，阻挡墙1062具有第一内侧壁81、第二内侧壁82和外侧壁83，第一内侧壁81和第二内侧壁82各自与外侧壁83在水平方向上彼此相对，其中外侧壁83为其与支撑层1051接触的侧壁。第一内侧壁81包括第一凸起部63的第一内侧壁81、第二凸起部64中第一子凸起65的第一内侧壁81和第二子凸起66的第一内侧壁81，该些凸起部的第一内侧壁81彼此连接且与阻挡主体部1061和压电层102、第一电极103围合形成空腔80。即，第一内侧壁81界定空腔80的至少部分边界。阻挡墙1062的外侧壁83包括彼此连接的第一凸起部63的外侧壁83和第二凸起部64的第二子凸起66的外侧壁83。在第二凸起部64中，第二子凸起66的至少部分的第一内侧壁81与第一子凸起65的第一内侧壁81在平行于衬底基板200的主表面的方向（例如，第三方向D3）上对齐。第二子凸起66的第一内侧壁81面对第一凸起部63的第一内侧壁81且暴露出空腔80中，而第二子凸起66的第二内侧壁82在水平方向上位于第一内侧壁81与外侧壁83之间，且与第一电极103的延伸部1032接触。在一些实施例中，可将阻挡墙1062的各个部分的第一内侧壁81称为阻挡墙1062的第一内侧壁，且可将第二子凸起66的第二内侧壁82称为阻挡墙1062的第二内侧壁。
参考图4，在阻挡墙1062中，第一凸起部63和第二凸起部64的第二子凸起66具有第一高度H1，第一子凸起65具有第二高度H2，且第一高度H1大于第二高度H2。在本文中，凸起部的高度是指在垂直于衬底基板200的主表面的方向（例如，第一方向D1）上相对于阻挡主体部1061的远离衬底基板200一侧的表面凸起的高度。第一高度H1大致等于阻挡主体部1061的远离衬底基板200一侧的表面与压电层102的靠近衬底基板200一侧的表面在第一方向D1上的距离；第二高度H2大致等于阻挡主体部1061的远离衬底基板200一侧的表面与第一电极103的靠近衬底基板200一侧的表面在第一方向D1上的距离。也就是说，第二子凸起66在第一方向D1上朝向压电层102凸出于第一子凸起65的远离衬底基板200一侧的表面；第一子凸起65在第一方向D1上自第二子凸起66的靠近压电层102的表面朝向衬底基板200凹入。
换句话说，如图3至图5所示，阻挡墙1062的第二凸起部64具有凹槽70，所述凹槽70由第一子凸起65的远离衬底基板200一侧的表面和第二子凸起66的第二内侧壁82界定。第一电极103的延伸部1032位于第二凸起部64的凹槽70中；例如，第一电极103的延伸部1032在第一方向D1上夹置于第一子凸起65与压电层102之间，且在平行于衬底基板200主表面的方向上被第二子凸起66环绕包覆。
继续参考图3至图5，第一电极103与阻挡墙1062之间的接触界面被阻挡墙1062的第二凸起部64环绕，且与支撑层1051分隔开。例如，第一电极103与阻挡墙1062之间的接触界面即为第一电极103的延伸部1032与第二凸起部64之间的接触界面，且所述接触界面沿着凹槽70表面延伸。所述接触界面包括沿平行于衬底基板200的主表面延伸的第一部分以及沿垂直于衬底基板200的主表面延伸的第二部分。
在此实施例中，由于第一电极103与阻挡墙1062之间的接触界面被阻挡墙1062（例如，第二凸起部64的第二子凸起66）环绕，因此，即使在第一电极103与阻挡墙1062之间的接触界面处存在缝隙，所述缝隙也与空腔80在水平方向上形成闭合路径，所述闭合路径在水平方向上被阻挡墙1062环绕（例如，完全环绕），而不会延伸至或暴露于支撑层1051中。因此，在形成空腔80的刻蚀工艺中，即使在第一电极103与阻挡墙1062之间的接触界面存在缝隙使得刻蚀液可能渗透至所述缝隙中，该刻蚀液也被限制在由阻挡墙1062围合形成的所述闭合路径中，而不会渗透至支撑层1051中，从而防止支撑层1051被过刻蚀而受到损坏。
在此实施例中，支撑层1051位于阻挡墙1062的远离空腔80和第一电极103的一侧，且与第一电极103及其下方的第一子凸起65间隔开。即，支撑层1051不与第一电极103或第一子凸起65接触。第一电极103在衬底基板200主表面上的正投影与支撑层1051在衬底基板200主表面上的正投影分隔开而不交叠。
在一些实施例中，如图3所示，从平面图来看，第一电极103呈块状，例如可为矩形，阻挡结构106和支撑层1051各自呈环形，例如，封闭环形。阻挡结构106和支撑层1051可分别具有矩形环状结构，但本公开并不以此为限。第一电极103可具有任意合适的形状，例如还可设置为正方形、多边形等；阻挡结构106和支撑层1051可为方形环状结构、多边形环状结构或其他任意形状的环状结构。
举例来说，第一电极103具有沿第二方向D2延伸的第一侧壁91和沿第三方向D3延伸的第二侧壁92；即，第一侧壁91和第二侧壁92彼此相交，例如是彼此垂直的。第一侧壁91的部分和第二侧壁92可被阻挡墙的第二凸起部64覆盖。例如，第一电极103可包括在第三方向D3上彼此相对的两个第一侧壁91以及在第二方向D2上彼此相对的两个第二侧壁92，两个第一侧壁91各自具有位于空腔80中的部分以及与阻挡墙1062（例如，第二子凸起66的第二内侧壁82）接触的部分；两个第二侧壁92中的一者位于空腔80中，例如完全暴露于空腔80中，而另一个第二侧壁92被阻挡墙1062覆盖（例如，完全覆盖），且与阻挡墙1062的第二内侧壁82接触。然而，本公开并不以此为限。在其他实施例中，例如，当第一电极103具有多边形形状时，第一电极103的位于空腔80中的多个侧壁各自的延伸方向可均与接触阻挡墙的第二侧壁92的延伸方向不同（即，不平行）；在第三方向D3上相对且具有与阻挡墙接触的部分的两个第一侧壁91也可沿不同的方向（例如，彼此相交的方向）延伸。本公开并不对第一电极的形状及其各侧壁的延伸方向进行限制，只要延伸部的各个侧壁均被阻挡墙覆盖即可。在一些实施例中，第一电极103的至少沿彼此相交的两个方向延伸的两个侧壁被阻挡墙覆盖，且第一电极103的其他侧壁暴露于空腔80中。
参考图4，在一些实施例中，压电层102具有一个或多个通孔1020，通孔1020贯穿压电层102，且与空腔80空间连通。例如，一个或多个通孔1020在衬底基板200主表面上的正投影与空腔80在衬底基板200主表面上的正投影交叠，且位于空腔80在衬底基板200主表面上的正投影范围内；通孔1020在衬底基板200上的正投影不与第一电极103在衬底基板200上的正投影交叠。通孔1020例如是在形成空腔80的刻蚀工艺中用于向空腔80所在区域施加刻蚀液的通孔。
应注意，在图3至图5中，为了便于描述，在阻挡结构106的各个部分之间（例如，阻挡主体部和阻挡凸起之间以及阻挡凸起的各个部分之间）示出虚线，以表示所述各个部分的边界，但该些虚线并不表示阻挡结构106的各个部分之间具有明显的界面。在一些实施例中，阻挡结构106是一体成型的，即，阻挡结构106是连续结构，且在阻挡结构106的各个部分之间不存在界面，但本公开并不以此为限。在替代实施例中，阻挡结构106的阻挡墙1062是一体成型的，而阻挡主体部1061可与阻挡墙1062分开形成，且在两者之间可具有界面。
图6至图14示出根据本公开一些实施例的半导体器件的制造方法中各个步骤的中间结构的示意性截面图。应理解，图中示出的半导体器件的制造方法的各个步骤的顺序仅为例示说明，且这些步骤的示出次序不应被解释为具有限制性意义。举例来说，某些步骤可以不同的次序发生，和/或可与除本文中所示的步骤之外的其他步骤同时发生。另外，在本公开一个或多个实施例中可能并非需要所有所示步骤；或者所示的一个或多个步骤可被其他步骤代替，或者还可包括其他步骤。
参考图6，在一些实施例中，在步骤一，提供临时衬底，并在临时衬底上形成第二电极材料层、压电层和第一电极材料层。举例来说，提供临时衬底100，并在临时衬底100上依次形成第二电极材料层1010、压电层102和第一电极材料层1030。临时衬底100在半导体器件的制造过程中为上覆材料层提供支撑，且可在后续工艺中被移除；临时衬底100又可被称为牺牲衬底；临时衬底100可为玻璃衬底、半导体衬底或其他任意合适材料的衬底，只要可为后续形成的材料层提供支撑即可。第二电极材料层1010和第一电极材料层1030可包括金属等导电材料，例如铝、铜、钨等金属材料中的一者或多者。例如，压电层102可包括氮化铝、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、四硼酸锂(Li2B4O7)等压电材料中的一者或多者。在一些实施例中，可通过物理气相沉积（physical vapor deposition；PVD）、化学气相沉积（chemical vapor deposition；CVD）等合适的沉积工艺形成电极材料层和压电层。在一些实施例中，在临时衬底100上形成第二电极材料层1010之前，可还包括在临时衬底100上形成其他材料层，例如可形成介质层，且为了图式简要起见，未示出。
在一些实施例中，接着，在步骤二，对第一电极材料层进行图案化工艺，以形成第一电极；并在第一电极的远离临时衬底的一侧形成支撑材料层。例如，参考图6和图7，在一些实施例中，对第一电极材料层1030进行图案化工艺，以形成第一电极103。所述图案化工艺可包括光刻和刻蚀工艺，且移除了第一电极材料层1030的例如靠近压电层102边缘的一部分。
参考图7，在一些实施例中，在压电层102的远离临时衬底100的一侧形成支撑材料层105，以覆盖压电层102和第一电极103的远离临时衬底100一侧的表面以及第一电极103的侧壁。支撑材料层105可包括未掺杂的硅玻璃（undoped silicate glass，USG）、磷硅玻璃（phospho silicate glass，PSG）、氧化硅、氮化硅、氮氧化硅等介电材料中的一者或多者，但本公开并不以此为限。支撑材料层105可包括任意合适的材料，只要与后续形成的阻挡结构具有刻蚀选择比，且后续形成的支撑层可为压电层等结构提供支撑作用即可。例如，可通过CVD等沉积工艺来形成支撑材料层105。
在一些实施例中，在步骤三，对支撑材料层进行图案化工艺，以在支撑材料层中形成开口，并形成支撑层和牺牲层。例如，参考图7和图8，对支撑材料层105进行图案化工艺，以移除支撑材料层105的一部分，并在支撑材料层105中形成开口1053，开口1053延伸穿过支撑材料层105，并暴露出压电层102和第一电极103的部分表面。例如，开口1053用于界定后续所形成的阻挡结构的阻挡墙的位置，即，开口1053形成在后续将形成阻挡墙的位置处。在支撑材料层105被图案化之后，支撑材料层105包括支撑层1051（或称为支撑部）和牺牲层1052（或称为牺牲部），开口1053位于支撑层1051和牺牲层1052之间，使得支撑层1051和牺牲层1052彼此间隔开。例如，开口1053呈环状，且在平行于临时衬底100的主表面的方向上侧向环绕牺牲层1052。开口1053的一部分暴露出压电层102的远离第二电极材料层1010一侧的部分表面，且暴露出第一电极103的部分侧壁及其远离压电层102一侧的部分表面。
在一些实施例中，在步骤四，在支撑材料层的远离临时衬底的一侧形成阻挡结构。例如，参考图9，在支撑材料层105的远离临时衬底100的一侧形成阻挡结构106，阻挡结构106沿着支撑材料层105的远离压电层102一侧的表面延伸，且填充开口1053，以覆盖压电层102和第一电极103的被开口1053暴露的表面。例如，阻挡结构106可填满开口1053。
阻挡结构106可包括与支撑材料层105不同的材料；阻挡结构106可为单层结构或多层结构，且阻挡结构106的至少与支撑材料层105接触的部分的材料与支撑材料层105的材料不同，使得阻挡结构106与支撑材料层105在后续刻蚀工艺中具有刻蚀选择比，且阻挡结构106可在所述刻蚀工艺中充当刻蚀停止层。举例来说，阻挡结构106可包括多晶硅、非晶硅等半导体材料，但本公开并不以此为限；在另一些示例中，阻挡结构106也可包括介电材料。在一些实施例中，阻挡结构106可被形成为在远离压电层102的一侧具有平坦的表面，以利于后续的键合工艺。
参考图9，阻挡结构106位于开口1053中的部分即为上文参考图4所描述的阻挡墙，阻挡结构106的位于支撑材料层105的远离压电层102一侧的部分（即，沿平行于临时衬底100的主表面的水平方向延伸的部分）即为上文参考图4所描述的阻挡主体部。第一电极103的被牺牲层1052覆盖的部分即为上文参考图4所描述的第一电极的主体部；第一电极103的位于开口1053中且被阻挡墙覆盖的部分即为上文参考图4所描述的第一电极的延伸部。阻挡结构106的阻挡墙位于支撑材料层的支撑层1051和牺牲层1052之间，且将支撑层1051和牺牲层1052分离开。第一电极103的延伸部的侧壁及其远离压电层102一侧的表面被阻挡墙覆盖（例如，完全覆盖），使得第一电极103的延伸部和支撑层1051被位于两者之间的阻挡墙分离开。
在一些实施例中，在步骤五，提供衬底基板，并将衬底基板键合至阻挡结构。例如，参考图10，在一些实施例中，提供衬底基板200，并将衬底基板200键合至阻挡结构106。衬底基板200的材料可与临时衬底100相同或不同。例如，衬底基板200可为硅衬底等半导体衬底、玻璃衬底等介电衬底，且本公开并不对衬底基板200的类型进行限制。
参考图10至图12，接着，在步骤七，移除临时衬底100，并对第二电极材料层1010进行图案化工艺，以形成第二电极101。举例来说，参考图10和图11，在步骤六，将图10所示的结构上下翻转；接着，参考图11和图12，在步骤七，可使用研磨（grinding）、化学机械抛光（chemical mechanical polishing；CMP）、刻蚀等移除工艺中的一者或多者来移除临时衬底100，并暴露出第二电极材料层的远离压电层102一侧的表面。之后，使用包括光刻和刻蚀工艺的图案化工艺将第二电极材料层1010的部分移除，以将第二电极材料层1010图案化成第二电极101。第二电极101的至少部分与第一电极103和牺牲层1052在垂直于衬底基板200的方向上交叠。
参考图13，在步骤八，对压电层102进行刻蚀工艺，以在压电层102中形成通孔1020。通孔1020贯穿压电层102，以暴露出牺牲层1052的靠近压电层102一侧的部分表面。虽然图中仅示出一个通孔1020，但本公开并不以此为限。可在压电层102中形成多个通孔1020，以提高后续刻蚀工艺的效率。一个或多个通孔1020在衬底基板200的主表面上的正投影位于牺牲层1052在衬底基板200的主表面上的正投影范围内。通孔1020不暴露出阻挡墙1062或第一电极103。
参考图13至图14，在步骤九，对牺牲层1052进行刻蚀工艺，以移除牺牲层1052，并在先前被牺牲层1052占据的位置处形成空腔80，从而完成半导体器件500的制造。例如，可使用湿法刻蚀工艺来移除牺牲层1052，且可从通孔1020向牺牲层1052所在的区域施加刻蚀液。阻挡结构106作为所述刻蚀工艺的刻蚀停止层。在本公开的实施例中，阻挡结构106被形成为在平行于衬底基板的主表面的方向上侧向超出第一电极103的各个边缘，且阻挡结构106的位于其外周的部分均从阻挡主体部凸起至与压电层102接触，第一电极103的延伸部的侧壁及其远离压电层102一侧的表面均被阻挡结构106环绕覆盖，使得在所述刻蚀工艺中，阻挡结构106将刻蚀液限制在被阻挡结构106环绕的区域（例如，被阻挡结构106的内侧壁环绕的区域）中，且可有效阻挡刻蚀液渗透至支撑层1051所在的区域，防止支撑层1051被过刻蚀而影响其支撑强度，从而保护支撑层1051不被损耗，且具有足够的支撑强度。
参考图14，通孔1020和空腔80空间连通，且通孔1020在衬底基板200主表面上的正投影与空腔80在衬底基板200主表面上的正投影交叠。在一些实施例中，半导体器件500可为或包括在谐振器装置中，例如是体声波谐振器，但本公开并不以此为限。在一些实施例中，可对半导体器件500进一步进行其他工艺，例如，可形成与第二电极101、第一电极103电连接的导电连接件等，且本公开并不对半导体器件500的后续工艺进行限制。
在上述实施例的制造方法中，通过调整支撑材料层中开口的位置来调整阻挡墙的位置及其与第一电极的相对位置关系，从而使得阻挡墙在后续形成空腔的刻蚀工艺中可有效阻挡刻蚀液进入支撑层所在区域；与图1和图2所示的实施例相比，本实施例并未增加半导体器件的整体面积，也大体上不会造成制造成本的增加，且可在不增加成本的情况下提高半导体器件的结构稳定性、可靠性和产品良率。
在本公开的实施例中，阻挡墙的第二凸起部在平行于衬底基板的主表面的方向上延伸超出第一电极的延伸部的边缘，并环绕覆盖第一电极的延伸部，从而使得电极的各个边缘均被阻挡墙环绕。因此，在形成空腔的刻蚀工艺中，阻挡墙可有效防止刻蚀液对支撑层的过刻蚀。例如，即使在电极和阻挡墙之间的接触界面处存在缝隙，所述缝隙也位于被阻挡墙环绕的闭合路径中，且与支撑层被阻挡墙分隔开；因此，即使存在所述缝隙且刻蚀液渗透至所述缝隙中，刻蚀液也能被阻挡墙（例如，第二凸起部的第二子凸起）有效阻挡，避免刻蚀液通过所述缝隙进入支撑层所在的区域而对支撑层造成损坏。即，在形成空腔的刻蚀工艺中，阻挡结构可有效阻挡刻蚀液进入支撑层所在的区域，避免支撑层被过刻蚀，从而保持支撑层的结构强度。而且，如此设置也可提高阻挡结构和支撑层对于上覆结构的支撑强度，提升器件结构的稳定性，从而提高器件性能和可靠性以及产品良率。
应理解，上文以半导体器件为或包括在谐振器装置中为例来对本公开的概念进行说明，但本公开并不以此为限。本公开实施例的概念也可应用至其他具有空腔的半导体器件中。例如，压电层所在的膜层也可为包括其他类型的材料（例如，介电材料）的膜层，电极所在的膜层也可为包括其他类型材料的膜层，且该膜层可具有除电极以外的其他功能。本公开并不对半导体器件的类型进行限制，且在各种具有空腔的半导体器件中，均可通过设置如上文所描述的阻挡结构来在形成空腔的刻蚀工艺中防止对预期不被移除的材料层造成损坏。
有以下几点需要说明：
（1）本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (17)
1.一种半导体器件，其特征在于，包括：
衬底基板；
压电层，位于所述衬底基板的一侧；
第一电极，位于所述压电层的靠近所述衬底基板的一侧；
阻挡结构，在垂直于所述衬底基板的主表面的第一方向上位于所述压电层和所述衬底基板之间；
空腔，位于所述压电层与所述阻挡结构之间以及所述第一电极与所述阻挡结构之间；以及
支撑层，在所述第一方向上位于所述阻挡结构的部分与所述压电层之间，且在平行于所述衬底基板的主表面的水平方向上位于所述阻挡结构的远离所述空腔的一侧，
其中所述第一电极自所述空腔延伸至所述阻挡结构中，且所述第一电极与所述支撑层被所述阻挡结构分隔开，且所述阻挡结构将所述第一电极和所述阻挡结构的接触界面与所述支撑层分隔开。
2.根据权利要求1所述的半导体器件，其特征在于，所述阻挡结构包括阻挡主体部和阻挡墙，所述阻挡主体部沿所述水平方向延伸，所述阻挡墙在所述第一方向上自所述阻挡主体部朝向所述第一电极和所述压电层凸起，且在所述水平方向上环绕所述空腔和所述第一电极。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一电极的延伸超出所述空腔的部分在所述衬底基板上的正投影位于所述阻挡墙在所述衬底基板上的正投影范围内。
4.根据权利要求2所述的半导体器件，其特征在于，所述第一电极包括：
主体部，位于所述空腔中；以及
延伸部，与所述主体部连接且在平行于所述衬底基板的主表面的第二方向上位于所述主体部的远离所述空腔的一侧，所述延伸部在所述第一方向上夹置于所述阻挡墙与所述压电层之间，且在所述水平方向上被所述阻挡墙的部分环绕包覆。
5.根据权利要求4所述的半导体器件，其特征在于，所述阻挡墙的所述部分与所述延伸部的侧壁接触，且所述阻挡墙的所述部分在所述第二方向上的宽度大于所述延伸部在所述第二方向上的宽度。
6.根据权利要求2所述的半导体器件，其特征在于，所述阻挡墙包括：
第一凸起部，环绕所述第一电极的位于空腔中的主体部，并与所述主体部间隔开；以及
第二凸起部，与所述第一凸起部连接，且环绕并接触所述第一电极的延伸超出所述空腔的延伸部。
7.根据权利要求6所述的半导体器件，其特征在于，所述第二凸起部包括：
第一子凸起，自所述阻挡主体部凸起至与所述第一电极的所述延伸部的靠近所述衬底基板一侧的表面接触；以及
第二子凸起，自所述阻挡主体部凸起至与所述压电层接触，所述第二子凸起在所述水平方向上环绕所述第一子凸起，且环绕覆盖所述第一电极的所述延伸部的侧壁。
8.根据权利要求7所述的半导体器件，其特征在于，所述第二凸起部的所述第二子凸起位于所述第一电极的所述延伸部与所述支撑层之间以及所述第一子凸起与所述支撑层之间，并将所述第一电极的所述延伸部与所述支撑层分隔开，且将所述第一子凸起与所述支撑层分隔开。
9.根据权利要求7所述的半导体器件，其特征在于，所述第一凸起部和所述第二凸起部的所述第二子凸起在所述第一方向上的第一高度大于所述第一子凸起在所述第一方向上的第二高度。
10.根据权利要求2所述的半导体器件，其特征在于，所述第一电极与所述阻挡结构之间的所述接触界面在所述水平方向上被所述阻挡墙环绕，且所述阻挡墙将所述接触界面与所述支撑层分隔开。
11.根据权利要求2所述的半导体器件，其特征在于，所述第一电极具有沿平行于所述衬底基板的主表面的第二方向延伸的第一侧壁以及沿平行于所述衬底基板的主表面的第三方向延伸的第二侧壁，所述第二方向与所述第三方向相交；
所述第一电极的所述第一侧壁的部分以及所述第二侧壁被所述阻挡墙覆盖。
12.根据权利要求11所述的半导体器件，其特征在于，所述阻挡墙具有在所述水平方向上彼此相对的内侧壁和外侧壁，所述外侧壁与所述支撑层接触，且所述内侧壁包括第一内侧壁以及第二内侧壁，所述第一内侧壁界定所述空腔的至少部分边界，所述第二内侧壁位于所述第一内侧壁和所述外侧壁之间，且与所述第一电极的所述第一侧壁的被所述阻挡墙覆盖的所述部分以及所述第二侧壁接触。
13.根据权利要求1所述的半导体器件，其特征在于，所述压电层具有通孔，所述通孔贯穿所述压电层，并与所述空腔空间连通。
14.根据权利要求1-13中任一项所述的半导体器件，其特征在于，所述半导体器件是谐振器装置，且所述谐振器装置还包括：
第二电极，位于所述压电层的远离所述第一电极的一侧，且所述第一电极、所述第二电极、所述压电层和所述空腔在所述第一方向上至少部分交叠。
15.一种半导体器件的制造方法，其特征在于，包括：
在压电层的一侧形成第一电极和支撑材料层，所述支撑材料层覆盖所述第一电极的侧壁及其远离所述压电层一侧的表面；
对所述支撑材料层进行图案化工艺，以在所述支撑材料层中形成开口，所述开口暴露出所述压电层和所述第一电极的部分表面，在所述图案化工艺之后，所述支撑材料层包括被所述开口分隔开的牺牲层和支撑层；
在所述支撑材料层上形成阻挡结构，所述阻挡结构覆盖所述支撑材料层的远离所述压电层的表面且填充所述开口；
进行键合工艺，以将所述阻挡结构与衬底基板键合；
从所述压电层的远离所述衬底基板的一侧进行刻蚀工艺，以在所述压电层中形成通孔，所述通孔贯穿所述压电层并暴露出所述牺牲层的部分表面；
对所述牺牲层进行刻蚀工艺，以移除所述牺牲层，并形成空腔，所述刻蚀工艺包括从所述通孔向所述牺牲层所在区域施加刻蚀液，
其中所述第一电极自所述空腔延伸至所述阻挡结构中，且所述第一电极与所述支撑层被所述阻挡结构分隔开，且所述阻挡结构将所述第一电极和所述阻挡结构的接触界面与所述支撑层分隔开。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，在所述刻蚀工艺中，所述阻挡结构将所述刻蚀液限制在由所述阻挡结构的内侧壁界定的区域中，并将所述刻蚀液与所述支撑层分隔开。
17.根据权利要求15所述的半导体器件的制造方法，其特征在于，还包括：
在所述压电层的一侧形成所述第一电极和所述支撑材料层之前，提供牺牲衬底，并在所述牺牲衬底的一侧依次形成第二电极材料层和所述压电层，且所述第一电极和所述支撑材料层形成在所述压电层的远离所述第二电极材料层的一侧；以及
在所述键合工艺之后且在对所述压电层进行所述刻蚀工艺之前，移除所述牺牲衬底，并对所述第二电极材料层进行图案化工艺以形成第二电极，且暴露出所述压电层的远离所述衬底基板的部分表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310691806.9A CN116436437B (zh) | 2023-06-13 | 2023-06-13 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310691806.9A CN116436437B (zh) | 2023-06-13 | 2023-06-13 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116436437A CN116436437A (zh) | 2023-07-14 |
| CN116436437B true CN116436437B (zh) | 2023-10-27 |
Family
ID=87094704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310691806.9A Active CN116436437B (zh) | 2023-06-13 | 2023-06-13 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116436437B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039471A (zh) * | 2020-06-16 | 2020-12-04 | 中芯集成电路（宁波）有限公司上海分公司 | 薄膜体声波谐振器及其制造方法 |
| CN112039469A (zh) * | 2020-06-16 | 2020-12-04 | 中芯集成电路（宁波）有限公司上海分公司 | 一种薄膜体声波谐振器的制造方法 |
| WO2021253757A1 (zh) * | 2020-06-18 | 2021-12-23 | 中芯集成电路（宁波）有限公司 | 一种薄膜声波滤波器及其制造方法 |
| CN114884482A (zh) * | 2022-07-08 | 2022-08-09 | 深圳新声半导体有限公司 | 体声波谐振器 |
| CN114900147A (zh) * | 2022-07-08 | 2022-08-12 | 深圳新声半导体有限公司 | 体声波谐振器及其制造方法 |
| CN115395915A (zh) * | 2021-05-21 | 2022-11-25 | 华为技术有限公司 | 一种谐振器及其制备方法 |
| CN116015244A (zh) * | 2022-09-16 | 2023-04-25 | 深圳新声半导体有限公司 | 声表面波saw滤波器及其制造方法 |
| CN116199182A (zh) * | 2023-04-28 | 2023-06-02 | 润芯感知科技(南昌)有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668499B1 (ko) * | 2006-02-09 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 출력 회로 및 방법 |
| US8384423B2 (en) * | 2007-07-19 | 2013-02-26 | Rambus Inc. | Reference voltage and impedance calibration in a multi-mode interface |
| CN114553163B (zh) * | 2022-04-28 | 2022-09-06 | 深圳新声半导体有限公司 | 体声波谐振器的制造方法 |
-
2023
- 2023-06-13 CN CN202310691806.9A patent/CN116436437B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039471A (zh) * | 2020-06-16 | 2020-12-04 | 中芯集成电路（宁波）有限公司上海分公司 | 薄膜体声波谐振器及其制造方法 |
| CN112039469A (zh) * | 2020-06-16 | 2020-12-04 | 中芯集成电路（宁波）有限公司上海分公司 | 一种薄膜体声波谐振器的制造方法 |
| WO2021253757A1 (zh) * | 2020-06-18 | 2021-12-23 | 中芯集成电路（宁波）有限公司 | 一种薄膜声波滤波器及其制造方法 |
| CN115395915A (zh) * | 2021-05-21 | 2022-11-25 | 华为技术有限公司 | 一种谐振器及其制备方法 |
| CN114884482A (zh) * | 2022-07-08 | 2022-08-09 | 深圳新声半导体有限公司 | 体声波谐振器 |
| CN114900147A (zh) * | 2022-07-08 | 2022-08-12 | 深圳新声半导体有限公司 | 体声波谐振器及其制造方法 |
| CN116015244A (zh) * | 2022-09-16 | 2023-04-25 | 深圳新声半导体有限公司 | 声表面波saw滤波器及其制造方法 |
| CN116199182A (zh) * | 2023-04-28 | 2023-06-02 | 润芯感知科技(南昌)有限公司 | 一种半导体器件及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| Low cost Thin Film packaging for MEMS over molded;J. -L. Pornin 等;《3rd Electronics System Integration Technology Conference ESTC》;1-4 * |
| 低温漂薄膜体声波谐振器研究;蒋世义等;《压电与声光 》;171-174 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116436437A (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107181469B (zh) | 薄膜体声波谐振器、半导体器件及其制造方法 | |
| US11777472B2 (en) | Bulk acoustic wave resonator | |
| CN112039461B (zh) | 体声波谐振器的制造方法 | |
| CN112039490B (zh) | 一种薄膜压电声波滤波器及其制造方法 | |
| JP7194473B2 (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
| JP7339694B2 (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
| US11838001B2 (en) | Bulk acoustic wave resonator and method of manufacturing the same | |
| CN117134737B (zh) | 一种体声波谐振器芯片结构和制造方法 | |
| CN112039464A (zh) | Baw谐振器的封装模块及封装方法 | |
| CN111725218A (zh) | 垂直半导体器件 | |
| CN113300689B (zh) | 具有加固结构的石英谐振器及其形成方法、电子设备 | |
| CN116436437B (zh) | 半导体器件及其制造方法 | |
| CN111130493B (zh) | 具有叠置单元的半导体结构及制造方法、电子设备 | |
| JP7194474B2 (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
| JP7194475B2 (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
| KR20220100012A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US11757427B2 (en) | Bulk acoustic wave filter having release hole and fabricating method of the same | |
| US11616489B2 (en) | Bulk acoustic wave filter having release hole and fabricating method of the same | |
| JP7111406B2 (ja) | 薄膜バルク音響波共振器の作製方法 | |
| JP7199757B2 (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
| US20240204746A1 (en) | Bulk acoustic wave resonator and method for manufacturing the same | |
| CN117459020B (zh) | 体声波谐振器及其制造方法 | |
| TWI708330B (zh) | 半導體結構及其製備方法 | |
| KR20140131172A (ko) | 반도체 소자 제조 방법 | |
| CN110498386B (zh) | 一种半导体芯片及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |