CN114553163B - 体声波谐振器的制造方法 - Google Patents

体声波谐振器的制造方法 Download PDF

Info

Publication number
CN114553163B
CN114553163B CN202210454622.6A CN202210454622A CN114553163B CN 114553163 B CN114553163 B CN 114553163B CN 202210454622 A CN202210454622 A CN 202210454622A CN 114553163 B CN114553163 B CN 114553163B
Authority
CN
China
Prior art keywords
layer
piezoelectric
substrate
piezoelectric substrate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210454622.6A
Other languages
English (en)
Other versions
CN114553163A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210454622.6A priority Critical patent/CN114553163B/zh
Publication of CN114553163A publication Critical patent/CN114553163A/zh
Priority to US17/899,186 priority patent/US11652460B2/en
Application granted granted Critical
Publication of CN114553163B publication Critical patent/CN114553163B/zh
Priority to US18/194,130 priority patent/US20230353114A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02118—Means for compensation or elimination of undesirable effects of lateral leakage between adjacent resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种体声波谐振器的制造方法，包括：提供用于形成压电层的压电衬底；在压电衬底的用于形成压电层的部分上形成第一电极结构；在第一电极结构上形成介电层，并对介电层进行图案化工艺，以形成包括牺牲介电部和周边介电部的图案化的介电层；在图案化的介电层上形成边界层，边界层覆盖图案化的介电层的表面且环绕牺牲介电部；在形成边界层之后或在形成第一电极结构之前将压电衬底薄化成压电层，其中第一电极结构位于压电层的第一侧；在压电层的第二侧上形成第二电极结构；以及移除牺牲介电部，以形成谐振空腔。所述方法利用压电衬底来形成压电层，可使用铌酸锂晶体、钽酸锂晶体作为压电材料，具有良好的压电特性，进而可提高体声波谐振器的带宽。

Description

体声波谐振器的制造方法
技术领域
本公开的实施例涉及一种体声波谐振器的制造方法。
背景技术
目前，对于一些常规的薄膜体声波谐振器（film bulk acoustic resonator，FBAR）结构而言，通常通过物理气相沉积（Physical Vapor Deposition，PVD）或者化学气相沉积（Chemical Vapor Deposition，CVD）等工艺在衬底上制作具有压电特性的压电层，但是通过PVD或者CVD等工艺无法在体声波谐振器衬底上沉积具有压电特性的铌酸锂晶体或钽酸锂晶体，因此，无法通过传统沉积方法由具有压电特性的铌酸锂晶体或钽酸锂晶体构成的压电层形成体声波谐振器。
发明内容
本公开至少一个实施例提供一种体声波谐振器的制造方法，其包括：提供压电衬底；对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面，且所述压电衬底包括位于所述分裂平面相对两侧的第一部分和第二部分，所述第一部分用于形成压电层；在所述压电衬底的所述第一部分之上形成第一电极结构；在所述第一电极结构上形成介电层，并对所述介电层进行图案化工艺，以形成包括牺牲介电部和周边介电部的图案化的介电层；在所述图案化的介电层上形成边界层，所述边界层覆盖所述图案化的介电层的表面且环绕所述牺牲介电部；对所述压电衬底进行退火工艺，以使所述压电衬底沿所述分裂平面分裂开，并移除所述压电衬底的所述第二部分，且暴露出用作所述压电层的所述第一部分，其中所述第一电极结构位于所述压电层的第一侧；在所述压电层的与所述第一侧相对的第二侧上形成第二电极结构；以及移除所述牺牲介电部，以在所述边界层与所述压电层之间及所述边界层与所述第一电极结构之间形成谐振空腔。
在至少一个实施例提供的体声波谐振器的制造方法中，所述离子注入工艺包括将氢离子或氦离子注入所述压电衬底中。
在至少一个实施例提供的体声波谐振器的制造方法中，对所述介电层进行所述图案化工艺以及在所述图案化的介电层上形成所述边界层包括：移除所述介电层的一部分，以在所述介电层中形成沟槽，所述沟槽将所述牺牲介电部和所述周边介电部间隔开，且所述沟槽环绕所述牺牲介电部；以及形成所述边界层，所述边界层填入所述沟槽中并衬于所述沟槽的表面，且形成在所述牺牲介电部的远离所述压电层的一侧。
在至少一个实施例提供的体声波谐振器的制造方法中，在对所述压电衬底进行所述退火工艺之前，还包括：在所述边界层上形成键合层，所述键合层填充所述沟槽的未被所述边界层填充的部分并形成在所述图案化的介电层的远离所述压电层的一侧；以及在所述键合层的远离所述边界层的一侧键合载体衬底，其中在所述体声波谐振器中，所述键合层和所述边界层包括在垂直于所述载体衬底的顶表面的方向上远离所述载体衬底朝向所述压电层凸出的凸起部分，且所述键合层和所述边界层的所述凸起部分在平行于所述载体衬底的所述顶表面的方向上位于所述谐振空腔与所述周边介电部之间，且环绕所述谐振空腔。
在至少一个实施例提供的体声波谐振器的制造方法中，在移除所述压电衬底的所述第二部分之后，还包括对所述压电衬底的所述第一部分进行平坦化工艺，以形成所述压电层；其中在对所述压电衬底进行所述退火工艺使所述压电衬底沿所述分裂平面分裂开之后，所述第一部分的表面层包括残留的注入离子，且所述表面层在所述平坦化工艺中被移除。
在至少一个实施例提供的体声波谐振器的制造方法中，移除所述牺牲介电部以形成所述谐振空腔包括：从所述压电层的所述第二侧对所述压电层进行图案化工艺，以移除所述压电层的一部分，并形成延伸穿过所述压电层且暴露出所述牺牲介电部的释放孔；以及对所述牺牲介电部进行刻蚀工艺，其中所述刻蚀工艺所使用的刻蚀剂通过所述释放孔进入所述牺牲介电部所在的区域。
在至少一个实施例提供的体声波谐振器的制造方法中，形成所述第一电极结构包括：形成第一电极、中间介电层、牺牲层以及边缘凸起结构，所述中间介电层位于所述第一电极的远离所述压电层的一侧，所述边缘凸起结构设置于所述中间介电层和所述第一电极的边缘且位于所述中间介电层的远离所述压电层的一侧，所述牺牲层夹置于所述边缘凸起结构与所述中间介电层之间；其中在移除所述牺牲介电部的刻蚀工艺中还移除所述牺牲层，并形成位于所述第一电极结构中的所述边缘凸起结构与所述中间介电层之间的空隙，且所述空隙与所述谐振空腔空间连通。
在至少一个实施例提供的体声波谐振器的制造方法中，形成所述第二电极结构包括：形成第二电极以及位于所述第二电极上的钝化层，其中所述第一电极结构的所述第一电极包括连接至外部连接件的第一电极引出部，所述第二电极结构的靠近所述第一电极引出部的侧壁与所述第一电极结构的所述边缘凸起结构的内侧边缘对齐。
在至少一个实施例提供的体声波谐振器的制造方法中，还包括：对所述压电层进行图案化工艺，以形成延伸穿过所述压电层且暴露出所述第一电极结构的第一电极的通孔；以及形成连接件，所述连接件穿过所述通孔以与所述第一电极电性连接。
在至少一个实施例提供的体声波谐振器的制造方法中，在对所述压电层进行的所述图案化工艺中还包括同时形成延伸穿过所述压电层且暴露出所述牺牲介电部的释放孔。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底通过拉晶工艺形成。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底为单晶压电衬底。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底的厚度在200μm到400μm之间。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底包括铌酸锂晶体和/或钽酸锂晶体。
本公开至少一个实施例提供一种体声波谐振器的制造方法，包括：提供第一衬底与压电衬底；通过接合层将所述压电衬底接合至所述第一衬底；对所述压电衬底进行薄化工艺以形成具有所需厚度的压电层，从而形成包括彼此接合的所述压电层和所述第一衬底的压电衬底结构；在所述压电衬底结构的所述压电层上形成第一电极结构，所述第一电极结构位于所述压电层的远离所述第一衬底的第一侧；在所述第一电极结构上形成介电层，并对所述介电层进行图案化工艺，以形成包括牺牲介电部和周边介电部的图案化的介电层；在所述图案化的介电层上形成边界层，所述边界层覆盖所述图案化的介电层的表面且环绕所述牺牲介电部；移除所述第一衬底及所述接合层，以暴露出所述压电层的第二侧，所述第二侧与所述第一侧相对；在所述压电层的所述第二侧上形成第二电极结构；以及移除所述牺牲介电部，以在所述边界层与所述压电层之间及所述边界层与所述第一电极结构之间形成谐振空腔。
在至少一个实施例提供的体声波谐振器的制造方法中，所述第一衬底为半导体衬底，所述接合层为绝缘层。
在至少一个实施例提供的体声波谐振器的制造方法中，通过所述接合层将所述压电衬底接合至所述第一衬底包括：在所述第一衬底上形成第一接合绝缘层；在所述压电衬底上形成第二接合绝缘层；以及进行接合工艺，以将所述第一衬底上的所述第一接合绝缘层和所述压电衬底上的所述第二接合绝缘层接合在一起并形成所述接合层。
在至少一个实施例提供的体声波谐振器的制造方法中，对所述压电衬底进行所述薄化工艺包括：从所述压电衬底的远离所述第一衬底的一侧对所述压电衬底进行研磨工艺，以移除所述压电衬底的一部分。
在至少一个实施例提供的体声波谐振器的制造方法中，还包括：对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面；以及所述薄化工艺包括：对所述压电衬底进行退火工艺，以使得所述压电衬底沿所述分裂平面分裂；以及对所述压电衬底的靠近所述接合层的余留部分进行平坦化工艺，以形成所述压电层。
在至少一个实施例提供的体声波谐振器的制造方法中，移除所述第一衬底及所述接合层包括进行研磨工艺移除所述第一衬底，以及进行研磨工艺和/或刻蚀工艺移除所述接合层。
在至少一个实施例提供的体声波谐振器的制造方法中，所述第一衬底包括具有释放层的玻璃载体或陶瓷载体，且所述接合层包括黏胶层和介电材料层中的至少一者，所述薄化工艺包括研磨工艺。
在至少一个实施例提供的体声波谐振器的制造方法中，移除所述第一衬底及所述接合层包括：对所述释放层进行光照，以使得所述释放层在所述光照下分解，且所述第一衬底从所述压电层脱离；以及进行清洁工艺和刻蚀工艺中的至少一者以移除所述接合层。
在至少一个实施例提供的体声波谐振器的制造方法中，在移除所述第一衬底及所述接合层之前，还包括在所述边界层上形成键合层，以及在所述键合层上键合第二衬底。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底通过拉晶工艺形成。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底为单晶压电衬底。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底的厚度在200μm到400μm之间。
在至少一个实施例提供的体声波谐振器的制造方法中，所述压电衬底包括铌酸锂晶体和/或钽酸锂晶体。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A至图1X示出根据本公开一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图；图1Y示出根据本公开一些实施例的体声波谐振器的示意性截面图。
图2A示出根据本公开一些实施例的体声波谐振器在空腔形成之前的示意性平面图；图2B示出根据本公开一些实施例的体声波谐振器的示意性平面图。
图3A至图3E示出根据本公开另一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。
图4A至图4E示出根据本公开又一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。除附图中所绘示的方位以外，所述空间相对性术语旨在涵盖装置在使用或操作中的不同方位。设备可以其他方式进行定向（旋转90度或处于其他定向），且本文所使用的空间相对性术语可同样相应地进行解释。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。
根据本公开各种实施例的体声波谐振器的制造方法，利用压电衬底来形成用于体声波谐振器的压电层，该压电衬底例如是通过包括拉晶步骤的制造工艺形成的单晶压电晶圆，且压电衬底的材料可包括具有压电特性的铌酸锂晶体、钽酸锂晶体、或其类似物。如此一来，可避免使用传统沉积工艺来形成谐振器的压电层，且本公开实施例的形成自压电晶圆的谐振器压电层可使用铌酸锂晶体、钽酸锂晶体作为压电材料，具有良好的压电特性，进而可提高体声波谐振器的带宽。
图1A至图1X示出根据本公开一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。图1Y示出根据本公开一些实施例的体声波谐振器的示意性截面图。图2A示出根据本公开一些实施例的体声波谐振器在空腔形成之前的示意性平面图，且图1V为沿图2A的线I-I’截取的截面图；图2B示出根据本公开一些实施例的体声波谐振器的示意性平面图。图1X为沿图2B的线I-I’的截取的截面图；图1Y为沿图2B的线II-II’截取的截面图。
参照图1A，在一些实施例中，提供压电衬底10。压电衬底10包括具有压电特性的压电材料，例如铌酸锂晶体、钽酸锂晶体、或其类似物。压电衬底10可为单晶压电衬底。在一些实施例中，压电衬底10例如是压电晶圆，且例如可通过包括晶棒制造及切片工艺等步骤的制造方法来形成。举例来说，利用拉晶工艺（例如柴可拉斯基法（Czochralski process））形成压电晶棒，接着对压电晶棒进行切片工艺，以形成多个压电晶圆。在一些实施例中，在切片工艺之前和/或之后可包括对晶棒/晶圆进行研磨、抛光、清洗工艺。在一些实施例中，压电衬底10的厚度T1的范围为200μm到400μm，但本公开并不以此为限。压电衬底10的厚度可根据产品需求进行调整。
参照图1B，在一些实施例中，在压电衬底10中定义分裂平面（cleavage plane）11。分裂平面11是在后续工艺步骤中压电衬底10将沿着其所在位置裂开的平面。例如，该分裂平面基本上平行于压电衬底的主表面。在一些实施例中，通过对压电衬底10进行离子注入工艺，以将注入物质（implantation species）（例如氢离子、氦离子、其类似物或其组合）注入至压电衬底10中来形成分裂平面11。所述注入物质又可被称为分裂离子。在离子注入工艺中，分裂离子穿过压电衬底10的上部部分并到达压电衬底10的期望深度处而形成分裂平面11。可通过调整离子注入工艺的能量来调整分裂平面11的深度。应理解，虽然分裂平面11在图1B以虚线示出，但分裂平面11可为压电衬底10中所包含的掺杂层，所述掺杂层具有相对高浓度的分裂离子且具有一定的厚度。在一些实施例中，分裂平面11又可被称为分裂层或待分裂层。
在形成分裂平面11之后，压电衬底10包括位于分裂平面11上方的上部部分10a及位于分裂平面11下方的下部部分10b。在一些实施例中，上部部分10a又可被称为压电衬底10的第一部分，下部部分10b又可被称为压电衬底10的第二部分，反之亦然。上部部分10a用于形成谐振器构件的压电层，下部部分10b是在后续工艺中将被移除的待移除部。在一些实施例中，分裂平面11在压电衬底10中的位置，即，离子注入的深度取决于谐振器所需压电层的厚度。举例来说，谐振器所需压电层的厚度的范围例如为0.2μm~2μm。分裂平面11的深度T2（即，离子注入的深度）可大致等于或稍大于所需压电层的厚度，即，深度T2处于或稍大于上述压电层厚度的范围。分裂平面11的深度T2由在垂直于压电衬底10的顶表面的方向上从压电衬底10的顶表面到分裂平面11的顶表面的垂直距离界定，且大致等于压电衬底10的上部部分10a的厚度。在一些实施例中，分裂平面11的深度T2（即，上部部分10a的厚度）大致等于或大于最终谐振器结构中压电层的厚度。在一些实施例中，注入物质在压电衬底10中的浓度在垂直于压电衬底10的顶表面的方向上大致呈正态分布，且在分裂平面11中具有最高浓度，但本发明并不以此为限，注入物质在压电衬底10中也可采用其他类型的分布形式。在一些实施例中，在压电衬底10的上部部分10a和下部部分10b中靠近分裂平面11的位置处也可包括少量的注入物质。然而，本公开并不以此为限。
参照图1C，在压电衬底10的上部部分10a上形成电极层（或可称为第一电极层或下电极层）12。电极层12包括金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合。电极层12例如是通过物理气相沉积（PVD）等沉积工艺形成。
参照图1D，在电极层12上形成中间介电层13。中间介电层13可包括氮化铝、氮化硅等任意合适的介电材料，且可通过化学气相沉积（CVD）等沉积工艺形成。在一些实施例中，中间介电层13在垂直于压电衬底10的顶表面的方向上的厚度范围例如为10nm~50nm，但本公开并不以此为限。
参照图1E，在中间介电层13上形成牺牲介电层（或可称为牺牲层）15。牺牲介电层15的材料与中间介电层13的材料不同。例如，牺牲介电层15包括氧化硅（SiO2），且可通过CVD等沉积工艺形成。
参照图1E和图1F，对牺牲介电层15进行图案化工艺，以移除牺牲介电层15的部分，并在牺牲介电层15中形成一或多个凹槽OP1。在一些实施例中，牺牲介电层15的中间部分以及靠近一边缘的部分被移除。所述图案化工艺可包括在牺牲介电层15上形成具有开口的图案化的掩膜层（例如，通过包括曝光显影的光刻工艺所形成的图案化的光刻胶层），接着以图案化的掩膜层作为刻蚀掩膜对牺牲介电层进行刻蚀工艺，以移除牺牲介电层15的被图案化的掩膜层的开口所暴露出的部分，从而将图案化的掩膜层的图案转移至牺牲介电层15中，并在牺牲介电层15中形成一或多个凹槽OP1。之后，通过灰化或剥除工艺移除图案化的掩膜层。在一些实施例中，中间介电层13用作牺牲介电层15的刻蚀工艺的刻蚀停止层。凹槽OP1暴露出中间介电层13的顶面并具有由牺牲介电层15定义的侧壁。凹槽OP1的侧壁可为倾斜的或直的，且本公开并不对此进行限制。
参照图1F和图1G，对中间介电层13进行图案化工艺，以移除中间介电层13的部分，并在中间介电层13中形成凹槽OP2。在一些实施例中，中间介电层13的边缘部分被移除，以暴露出电极层12的边缘部分（即，端部）。举例来说，在该图案化工艺之后，第一电极层12、中间介电层13以及牺牲介电层15位于同一侧（例如，图中右侧）的边缘具有阶梯结构，而另一侧（例如，图中左侧）的边缘大致对齐，且位于电极层12的中间部分上的中间介电层13被牺牲介电层15暴露出来。中间介电层13的图案化工艺与牺牲介电层15的图案化工艺类似，例如包括在图1F所示的结构上形成图案化的掩膜层（例如，图案化的光刻胶层），图案化的掩膜层覆盖牺牲介电层15且填入凹槽OP1中以覆盖部分的中间介电层13，且具有暴露出中间介电层13的边缘部分的开口；接着，以图案化的掩膜层作为刻蚀掩膜，对中间介电层13进行刻蚀工艺，以移除被图案化的掩膜层暴露出的中间介电层13的边缘部分，并形成凹槽OP2。之后，通过灰化或剥除工艺移除图案化的掩膜层。凹槽OP2暴露出电极层12的一部分（例如，边缘部分），并具有由中间介电层13界定的侧壁。在一些实施例中，凹槽OP2与凹槽OP1的一部分空间连通。
参照图1H，在一些实施例中，在压电衬底10上方形成导电层（或可称为边缘凸起层或电极边缘凸起层）16。导电层16包括合适的金属材料，例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）和钌（Ru）、其类似物、其合金或其组合。导电层16的材料可与电极层12的材料相同或不同。导电层16例如可通过PVD等沉积工艺形成。在一些实施例中，导电层16沿着牺牲介电层15、中间介电层13以及电极层12的表面延伸，以覆盖牺牲介电层15的顶表面及侧壁、中间介电层13的顶表面及侧壁以及电极层12的顶表面。导电层16的一部分在中间介电层13的凹槽OP2中（例如在电极层12的一边缘处）与电极层12物理接触并电性连接，而导电层16的其余部分位于中间介电层13和/或牺牲介电层15上，并通过中间介电层13和/或牺牲介电层15而与电极层12分隔开。在一些实施例中，导电层16是共形（conformal）层。在本文中，“共形层”是指该层在其所延伸的区域上具有大致均匀的厚度。然而，本公开并不以此为限。
参照图1H与图1I，在压电衬底10上方形成钝化层17，以覆盖导电层16。钝化层17包括非金属材料，例如是介电材料。钝化层17的材料与牺牲介电层15的材料不同，且可与中间介电层13的材料相同或不同。举例来说，钝化层17可包括氮化铝、氮化硅、其类似物或其组合。钝化层17例如可通过CVD等沉积工艺形成。
参照图1I和图1J，在一些实施例中，对钝化层17和导电层16进行图案化工艺，以移除钝化层17和导电层16的一些部分，以在钝化层17和导电层16中形成凹槽RC1，并暴露出中间介电层13的部分顶表面。所述图案化工艺可包括在钝化层17的顶表面上形成图案化的掩膜层（例如，图案化的光刻胶层），接着以图案化的掩膜层作为刻蚀掩膜，刻蚀移除被图案化的掩膜层暴露出的钝化层17和导电层16的一些部分。之后，通过灰化或剥除工艺移除图案化的掩膜层。参照图1J，在一些实施例中，凹槽RC1由中间介电层13的顶表面以及钝化层17和导电层16的侧壁（例如，内侧壁）界定。在一些实施例中，钝化层17和导电层16用于形成电极边缘凸起结构，且此图案化工艺（即，所形成的凹槽RC1的侧壁）例如是用于界定后续形成的电极边缘凸起结构的内侧边缘。
参照图1J和图1K，接着对钝化层17、导电层16、牺牲介电层15、中间介电层13以及电极层12进行图案化工艺，以形成包括电极12a和导电层16a（或可称为边缘凸起层16a）的第一电极结构。在一些实施例中，所述图案化工艺包括在压电衬底10上方形成图案化的掩膜层，所述图案化的掩膜层覆盖部分钝化层17的表面且填入凹槽RC1中，并暴露出钝化层17的边缘部分；接着以图案化的掩膜层作为刻蚀掩膜对钝化层17、导电层16、牺牲介电层15、中间介电层13以及电极层12进行刻蚀工艺，以移除被图案化的掩膜层暴露出的这些层的一些部分，并暴露出压电衬底10的部分顶表面。之后，通过灰化或剥除工艺移除图案化的掩膜层。在一些实施例中，所述刻蚀工艺在不同区域中所刻蚀的材料层的层数可不同。举例来说，在图1J所示的结构中，电极层12具有位于电极12a（图1K）相对侧的待移除的第一周边区（例如，图中所示的左侧区）及第二周边区（例如，图中所示的右侧区）。电极层12的第一周边区例如被钝化层17、导电层16、牺牲介电层15及中间介电层13四层材料层覆盖，而电极层12的第二周边区例如被钝化层17及导电层16两层材料层覆盖。因此，在图案化工艺中，移除电极层12的第一周边区及其上覆层所需移除的层数（5层）大于移除电极层12的第二周边区及其上覆层所需移除的层数（3层）。在此实施例中，不同区域中的刻蚀工艺可同时进行或可先后进行。然而，本公开并不以此为限。在另一些实施例中，在上述刻蚀工艺中，不同区域所刻蚀的材料层的层数可相同。例如在所述刻蚀工艺中需移除的位于电极层12的第一周边区上的牺牲介电层15的部分及中间介电层13的部分可分别在图1E至图1F及图1F至图1G的图案化工艺中被移除，以使得电极层12的待移除的第一周边区没有被牺牲介电层15和中间介电层13覆盖，且刻蚀工艺在第一周边区所移除的层数等于在第二周边区所移除的层数。
参照图1L，在压电衬底10上形成介电层18，在一些实施例中，介电层18覆盖压电衬底10的上部部分10a和第一电极结构，且介电层18的顶表面高于钝化层17的最顶表面。介电层18的材料可与牺牲介电层15的材料相同或类似，且与钝化层17、中间介电层13的材料不同。介电层18例如可包括氧化硅等合适的介电材料，且可通过CVD等沉积工艺、旋转法等形成。在一些实施例中，介电层18具有大致平坦的表面。例如，可在沉积介电材料后对所述介电材料进行化学平坦化工艺（例如，化学机械研磨工艺（CMP）），以使得介电层18具有大致平坦的表面。
参照图1L至图1M，对介电层18进行图案化工艺（例如包括光刻与刻蚀工艺），以移除介电层18的一部分，并在介电层18中形成沟槽TH。在一些实施例中，沟槽TH暴露出压电衬底10的上部部分10a的部分顶表面以及钝化层17的部分顶表面。沟槽TH的截面形状可为梯形、正方形、长方形或类似形状。沟槽TH在平行于压电衬底10的顶表面的方向上的宽度范围例如为3μm~20μm。在一些实施例中，从平面图来看，例如，如图2A所示，沟槽TH呈环状，例如是不规则环状或其他类型的环状结构。沟槽TH可为封闭环状结构，且将介电层18分为彼此间隔开的牺牲介电部18a和周边介电部18b。换言之，周边介电部18b在压电衬底10的边缘上方连续延伸且环绕牺牲介电部18a，并通过沟槽TH与牺牲介电部18a间隔开。
参照图1N，在压电衬底10上方形成边界层19，以覆盖介电层18的远离压电衬底10的一侧并填入沟槽TH中。边界层19的材料与介电层18的材料不同。在一些实施例中，边界层19的材料可包括半导体材料、介电材料、其类似物或其组合。举例来说，边界层19可包括非晶硅（amorphous Si），多晶硅，氮化硅、氮化铝、其类似物或其组合。边界层19可通过CVD、原子层沉积（atomic layer deposition，ALD）等合适的沉积工艺形成。
在一些实施例中，边界层19部分填充沟槽TH，且例如衬于沟槽TH的表面。边界层19沿着介电层18的顶表面以及沟槽TH的表面延伸，且例如是共形层。边界层19在部分沟槽TH的底表面处与压电衬底10的上部部分10a的顶表面接触，且在部分沟槽TH的底表面处与钝化层17接触。换言之，边界层19覆盖周边介电部18a的顶表面及侧壁，且环绕覆盖牺牲介电部18a的顶表面及侧壁。牺牲介电部18a位于由边界层19、压电衬底10的上部部分10a以及第一电极结构的表面所围成的空间（例如，封闭空间）中，且被该些层封闭包围。
参照图1O，在边界层19上形成键合层BL，以覆盖边界层19的表面并填入沟槽TH。在一些实施例中，键合层BL大致填满沟槽TH，且键合层BL的顶表面高于边界层19的最顶表面。键合层BL的材料可与边界层19的材料不同，例如是氧化硅（SiO2）等介电材料。键合层BL的形成方法可包括通过沉积键合材料层且接着对键合材料层进行平坦化工艺（例如，CMP）来形成。在一些实施例中，键合层BL具有大致平坦的顶表面，且键合层BL的顶表面大致平行于压电衬底10的上部部分10a的顶表面。
参照图1P，提供衬底20，并将衬底20与键合层BL键合。衬底20的材料可与压电衬底10的材料不同，但本公开并不以此为限。在一些实施例中，衬底20可包括半导体材料、介电材料、其类似物或其组合。举例来说，衬底20可包括硅（Si），氧化硅（SiO2），多晶硅，碳化硅、其类似物或其组合叠层。在一些实施例中，衬底20包括半导体衬底（例如含硅衬底）以及位于半导体衬底上的介电材料（例如氧化硅）。衬底20与键合层BL的键合工艺例如可包括通过熔融键合（fusion bonding）工艺由介电质-对-介电质键合而将衬底20上的介电材料（例如氧化硅）与键合层BL键合，且在衬底20与键合层BL之间形成有介电质-对-介电质键合界面。然而，本公开并不以此为限。在另一些实施例中，衬底20与键合层BL也可通过半导体-对-介电质键合而键合在一起。
参照图1P和图1Q，使压电衬底10沿着分裂平面11分裂，以使得上部部分10a和下部部分10b分开。在一些实施例中，压电衬底10的分裂可由对压电衬底10进行退火工艺而引起，举例来说，将图1P的结构翻转，接着例如在400度~650度的温度下对压电衬底10进行退火工艺，在一些例如通过在压电衬底10中注入氢离子来定义分裂平面11的实施例中，氢在退火过程中在压电衬底10内部形成气泡，从而在压电衬底10中沿着分裂平面11产生氢剥离层，并使得压电衬底10沿着所述氢剥离层分裂开。在一些实施例中，压电衬底10的分裂还可包括由除退火之外的或代替退火的机械力引起。压电衬底10的分裂移除了下部部分10b，并留下用于形成压电薄层的上部部分10a。
参照图1Q和图1R，在一些实施例中，在移除下部部分10b之后，可选择性地对上部部分10a进行平坦化工艺（例如，CMP），以形成具有大致平坦表面的压电层10c。在一些实施例中，在进行退火工艺使压电衬底10分裂之后，在上部部分10a的裸露出的表面层（即，先前靠近分裂平面11的位置处）中可能具有少量残留的分裂离子（H/He离子），此包括残留离子的表面层在上述平坦化工艺中被移除，使得压电层10c实质上不包括残留的H或He离子，具有良好的压电特性。
在一些实施例中，可对压电层10c进行厚度测量，以确定压电层10c具有器件所需的合适厚度。应理解，压电层10c的厚度是指其在垂直于衬底20的表面（例如，顶表面）的方向上的厚度。在一些实施例中，平坦化工艺进行至压电层10c具有所需厚度为止。在替代实施例中，平坦化工艺进行至压电层10c具有接近所需厚度的厚度为止，接着可通过例如离子束刻蚀（ion beam etching, IBE）或离子束铣（ion beam trimming）等合适的移除方法来移除部分压电层，使得压电层10c的厚度精确地达到所需的厚度，且使得该厚度更均匀。
参照图1S，在压电层10c上依次形成电极层22及钝化层23。在一些实施例中，电极层22又可被称为第二电极层或上电极层。电极层22的材料与电极层12的材料类似，且可相同或不同。举例来说，电极层22包括例如钼（Mo）、铝（Al）、铜（Cu）、铂（Pt）、钽（Ta）、钨（W）、钯（Pd）、钌（Ru）、其类似物、其合金或其组合等合适的导电材料，且例如是通过PVD等沉积工艺形成。钝化层23形成在电极层22上，以覆盖电极层22的表面。钝化层23的材料可与钝化层17的材料类似，且可相同或不同。举例来说，钝化层23可包括非金属材料，例如是氮化铝、氮化硅、其类似物或其组合等介电材料。
参照图1S至图1T，对钝化层23和电极层22进行图案化工艺，以形成构成第二电极结构的电极22a和钝化层23a。所述图案化工艺可包括光刻和刻蚀工艺。参照图1T，在所述图案化工艺之后，电极22a和钝化层23a暴露出压电层10c的部分顶表面，且具有彼此大致对齐的侧壁S1。在一些实施例中，第二电极结构的侧壁S1与边缘凸起层16a的内侧壁S2（即，边缘凸起结构的内侧边缘）大致对齐。电极22a与电极12a在垂直于压电层10c的表面（例如，顶表面）的方向上部分交叠。在一些实施例中，电极22a与导电层16a部分交叠，且电极22a与导电层16a的交叠面积小于电极22a与电极12a的交叠面积。
参照图1U和图2A，对压电层10c进行图案化工艺，以在压电层10c中形成通孔24和释放孔25（图2A）。图案化工艺例如包括利用图案化的掩膜层作为刻蚀掩膜对压电层10c进行刻蚀工艺，以移除压电层10c的一些部分，并形成延伸穿过压电层10c并暴露出电极12a的部分表面的通孔24以及延伸穿过压电层10c并暴露出牺牲介电部18a的部分表面的释放孔25。在截面图中，通孔24和释放孔25（请参照图1Y）的侧壁可为倾斜的或直的，即，通孔24和释放孔25的截面图形状可为梯形或方形；在平面图中，通孔24的形状可为长方形、圆角长方形或其他任意合适的形状，释放孔25的形状例如是椭圆形、圆形或其他任意合适的形状。应理解，通孔和释放孔的上述形状仅为例示说明，且本公开并不以此为限。在一些实施例中，单个或多个释放孔25形成在压电层10c中，且本公开并不限制释放孔25的数量。
参照图1V，对钝化层23a进行图案化工艺，以形成延伸穿过钝化层23a且暴露出电极22a的部分表面的通孔26。所述图案化工艺可包括利用图案化的掩膜层对钝化层23a所进行的刻蚀工艺。
参照图1W，形成分别填入通孔24和通孔26的连接件27和连接件28。连接件27和连接件28分别延伸穿过通孔24和通孔26以电性连接至电极12a和电极22a。电极12a和电极22a的与连接件（或可称为外部连接件）27和28连接的部分可被称为电极引出部（例如分别被称为第一电极引出部和第二电极引出部）。在一些实施例中，连接件27部分填充（或可完全填充）通孔24且凸出于压电层10c的顶表面。例如，连接件27包括位于通孔24中的导电通孔部分以及位于通孔24外且沿着压电层10c的顶表面延伸的凸出部分，例如焊盘（pad）部分。类似地，连接件28完全填充（或可部分填充）通孔26且凸出于钝化层23a的顶表面。例如，连接件28包括位于通孔26中的导电通孔部分以及位于通孔26外且沿着钝化层23a的顶表面延伸的凸出部分，例如焊盘（pad）部分。连接件27和28包括导电材料，例如铝，铜、金、钛、钨、铂、其类似物、其合金或其组合等金属材料。
在一些实施例中，连接件27和连接件28的形成方法可包括：在衬底20上方例如通过溅射（sputtering）形成晶种层（未示出），例如包括钛/铜的晶种层；晶种层沿着钝化层23a的表面、电极22a的侧壁S1以及压电层10c的表面延伸，并填入通孔24和26以及释放孔25中，接着在晶种层上形成图案化的掩膜层，以覆盖钝化层23a及压电层10c的部分表面、电极22a的侧壁S1且覆盖位于释放孔25中的晶种层，且在对应欲形成连接件27和28的位置处具有开口，即，图案化的掩膜层暴露出通孔24和26以及钝化层23a和压电层10c的靠近通孔24和26的部分顶表面；之后，在图案化的掩膜层的开口所暴露出的晶种层上形成导电层（例如，铜）；移除图案化的掩膜层，利用导电层作为刻蚀掩膜移除未被导电层覆盖的部分晶种层，导电层及余留在其下方的晶种层构成连接件27和28。
在上述实施例中，释放孔25是在形成连接件27/28之前与通孔24通过同一图案化工艺形成，但本公开并不以此为限。在替代实施例中，释放孔25也可在形成连接件27/28之后通过单独的图案化工艺形成。
参照图1W及图1X及图2A至图2B，移除介电层18的被边界层19环绕的牺牲介电部18a以及牺牲介电层15，以形成空腔（或可称为谐振空腔）30。在一些实施例中，空腔30的形成方法例如包括通过刻蚀工艺移除牺牲介电部18a和介电层15。所述刻蚀工艺例如包括湿式刻蚀工艺，且可替代的或附加的包括干式刻蚀工艺。举例来说，刻蚀剂通过释放孔25进入待移除的牺牲介电部18a和牺牲介电层15所在的区域，以移除牺牲介电部18a和牺牲介电层15。由于牺牲介电部18a和介电层15的材料相同或类似，因此两者之间不具有或具有较低的刻蚀选择比，且可使用同一刻蚀剂对牺牲介电部18a和介电层15进行刻蚀。
谐振空腔30包括移除牺牲介电部18a而在先前被牺牲介电部18a所占据的位置处形成的空腔30a以及移除牺牲介电层15而在先前被牺牲介电层15所占据的位置处形成的空隙30b。在一些实施例中，空腔30a与空隙30b空间连通，空腔30a被边界层19、压电层10c以及第一电极结构环绕，位于边界层19与压电层10c之间以及边界层19与第一电极结构之间，且空隙30b位于第一电极结构中的中间介电层13与边缘凸起层16之间。
参照图1X，至此，谐振器100即已形成。谐振器100为体声波谐振器。在一些实施例中，谐振器100包括衬底（或可称为载体衬底）20、键合层BL、边界层19、介电层18的周边介电部18b（或可称为周边介电层18b）、压电层10c、谐振空腔30、位于压电层10c相对两侧的第一电极结构ES1和第二电极结构ES2以及分别连接至第一电极结构ES1和第二电极结构ES2的连接件27和连接件28。在一些实施例中，压电层10c、第一电极结构ES1、第二电极结构ES2、连接件27和28构成体声波谐振结构；边界层19、键合层BL、周边介电层18b以及衬底20构成谐振载体。谐振空腔30界定在谐振载体与谐振结构之间，且在第一方向D1上具有由边界层19界定的轮廓。
在一些实施例中，第一电极结构ES1由电极12a、中间介电层13、边缘凸起层16a及钝化层17构成。中间介电层13又可被称为第一钝化层，且钝化层17又可被称为第二钝化层，边缘凸起层16a和钝化层17构成边缘凸起结构，且沿着电极12a的边缘设置，边缘凸起层16a的一部分与电极12a接触（例如，与电极12a的包括电极引出部的端部接触）。在边缘凸起结构与中间介电层13之间可设置有空隙30b。在一些实施例中，第二电极结构ES2由电极12a与钝化层23a构成。在另一些实施例中，第二电极结构ES2也可具有与第一电极结构ES2类似的边缘凸起结构。第一电极结构ES1又可称为下电极结构，且电极12a又可称为第一电极或下电极；第二电极结构ES2又可称为上电极结构，且电极22a又可称为第二电极或上电极，反之亦然。第一电极结构ES1位于压电层10c的远离第二电极结构ES2的一侧（例如，第一侧）上，且第二电极结构ES2位于压电层10c的远离第一电极结构ES1的一侧（例如，第二侧）上，第二侧与第一侧在垂直于压电层10c的表面（例如，顶表面）的方向上彼此相对。第一电极结构ES1、第二电极结构ES2以及空腔30在垂直于压电层10c的顶表面的方向上部分交叠。
参照图1X、图1Y及图2B，为简要起见，图2B中示出第一电极12a和第二电极22a来表示第一电极结构和第二电极结构。在一些实施例中，第一电极结构ES1具有位于空腔30a中的部分（例如主体部BP1），且具有延伸至周边介电层18b中的部分（例如延伸部EP1）；延伸部EP1可为或可包括与连接件27连接的第一电极引出部，且延伸部EP1也可部分位于空腔30中，且从空腔30延伸至周边介电层18b中。第二电极结构ES2的部分（例如主体部BP2）与第一电极结构ES1的主体部EP1以及空腔30在垂直于压电层10c的顶表面的方向上彼此交叠，且第二电极结构ES2的另一部分（例如可为或可包括第二电极引出部的延伸部EP2）在垂直于压电层10c的顶表面的方向上不与第二电极结构ES2交叠；延伸部EP2可与空腔30部分交叠或不交叠。参照图2B，举例来说，在一些实施例中，第一电极12a（或第一电极结构）的主体部BP1与第二电极22a（或第二电极结构）的主体部BP2彼此交叠，且第一电极12a的延伸部EP1与第二电极22a的延伸部EP2分别自其各自的主体部BP1/BP2朝不同的水平方向延伸凸出。第一电极12a的主体部BP1例如呈五边形，且第一电极12a的延伸部EP1例如呈长方形；第二电极22a的主体部BP2例如呈五边形，且第二电极22a的延伸部EP2例如呈长方形，但本公开并不以此为限，第一电极12a与第二电极22a可具有任意合适的形状。
应注意，在图2B中，分别在第一电极12a和第二电极22a中各自的主体部和延伸部之间示出一虚线以将主体部和延伸部区隔开，应理解，此虚线仅用于更清楚的说明电极的主体部和延伸部，而并不限制电极的主体部和延伸部之间具有明显的界面。在一些实施例中，第一电极12a和第二电极22a分别为连续的一层，且在其各自的主体部和延伸部之间并不具有明显的界面。此外，为图式清晰起见，在图2B中，第一电极12a和第二电极22a两者主体部的边缘被示出为不对齐，但本公开实施例并不以此为限。在一些实施例中，例如如图1Y所示，第一电极结构ES1和第二电极结构ES2两者的主体部的边缘在垂直于压电层10c的方向上彼此对齐。在一些实施例中，例如，如图1X所示，第二电极结构ES2的靠近第一电极结构ES1的延伸部EP1（即，靠近第一电极引出部）的侧壁S1与第一电极结构ES1的边缘凸起结构的内侧壁（或称为内侧边缘）S2在垂直于压电层10c的方向上彼此对齐。此种边缘凸起结构的设置可提高谐振器品质因子，同时避免在与边缘凸起结构交叠的区域产生寄生模态的谐振，进而提升体声波谐振器的性能。
参照图1X，键合层BL位于边界层19的远离空腔30的一侧，且位于边界层19与衬底20之间。在一些实施例中，键合层BL具有沿第一方向D1延伸且覆盖衬底20的顶表面的主体部BL1以及沿第二方向D2凸出于主体部（或称为键合主体部）BL1的凸起部（或称为键合凸起部）BL2。第一方向D1例如是平行于衬底20的顶表面或压电层10c的顶表面，第二方向D2与第一方向D1相交，例如是大致垂直于第一方向D1。也就是说，凸起部BL2在垂直于衬底20的顶表面的方向上远离衬底20凸出于主体部BL1的顶表面。在一些实施例中，凸起部BL2包括具有不同凸起高度的多个部分。例如，凸起部BL2的一部分（例如，第一部分，位于图1X中左侧）位于主体部BL1与压电层10c之间，而凸起部BL2的另一部分（例如，第二部分，位于图1X中右侧）位于主体部BL1与第一电极结构ES1之间，且凸起部BL2的第一部分的凸起高度大于凸起部BL2的第二部分的凸起高度。此处，凸起部BL2的凸起高度是指在第二方向D2上凸起部BL2的顶表面到主体部BL1的顶表面的垂直距离。
边界层19沿着键合层BL1的表面（即，主体部BL1的顶表面、凸起部BL2的顶表面和侧壁）延伸，且具有沿着键合主体部BL1的顶表面沿第一方向D1延伸的水平延伸部19a以及沿着键合层BL的凸起部BL2的顶表面及侧壁延伸的凸起部（或称为边界凸起部）19b。凸起部19b在第二方向D2上远离衬底20凸出于水平延伸部19a。应理解，键合凸起部BL2及边界凸起部19b为键合层BL及边界层19的在制造过程中填入介电层18的沟槽TH中的部分。
继续参照图1X，周边介电层18b位于边界层19的水平延伸部19a与压电层10c之间且位于边界凸起部19b之外，即，在水平方向（例如，第一方向D1）上位于边界凸起部19b的远离空腔30的一侧。边界凸起部19b包括覆盖键合凸起部BL2的顶表面且位于键合凸起部BL2的顶表面与压电层10c之间的顶部部分P1、覆盖键合凸起部BL2的外侧壁且夹置于键合凸起部BL2的外侧壁与周边介电层18b之间的外侧部分P2a、以及覆盖键合凸起部BL2的内侧壁且与所述外侧部分P2a相对的内侧部分P2b。此处，键合凸起部BL2的外侧壁和边界凸起部19b的外侧部分是分别指其面对周边介电层18b的侧壁/部分，且键合凸起部BL2的内侧壁和边界凸起部19b的内侧部分是分别指其与上述外侧壁/外侧部分相对且面对空腔30的侧壁/部分。在一些实施例中，将边界层19的包括外侧部分P2a与内侧部分P2b的此种结构称为双壁结构。
在一些实施例中，边界凸起部19b包括具有不同凸起高度的部分。举例来说，边界凸起部19b的一部分（例如，第一部分，位于图1X的左侧）覆盖在键合凸起部BL2的第一部分上，且与压电层10c接触；边界凸起部19b的另一部分（例如，第二部分，位于图1X的右侧）覆盖在键合凸起部BL2的第二部分上，且与第一电极结构的钝化层17接触；边界凸起部19b的第一部分的凸起高度高于其第二部分的凸起高度。此处，边界凸起部19b的凸起高度是指在第二方向D2上从水平延伸部19a的顶表面（或水平延伸部的底表面或衬底的顶表面）至边界凸起部19b的顶表面的垂直高度。换言之，边界凸起部19b的第一部分的顶表面高于其第二部分的顶表面。在一些实施例中，边界凸起部19b的第一部分的顶表面与周边介电层18b的顶表面大致齐平。
参照图1X及图2B，边界凸起部19b和键合凸起部BL2在第一方向D1上侧向环绕空腔30；周边介电层18b在第一方向D1上侧向环绕边界凸起部19b和键合凸起部BL2，且与空腔30分隔开。在一些实施例中，边界凸起部19b的内侧部分P2b（例如，其内侧壁IS）以及位于内侧部分P2b之间的水平延伸部19a（例如，其顶表面）、压电层10c（例如，其底表面）以及第一电极结构ES1界定空腔30。换言之，边界凸起部10b的内侧部分P2b的内侧壁IS、位于内侧部分P2b之间的水平延伸部19a的顶表面以及压电层10c的部分底表面暴露在空腔30中。在一些实施例中，如图2B所示，空腔30例如包括主体空腔部R1以及在水平方向上侧向凸出于主体空腔部R1的凸出空腔部R2。举例来说，在平面图中，主体空腔部R1例如呈五边形，凸出空腔部R2从主体空腔部R1的侧边凸出，且例如呈长方形。然而，空腔30的上述形状仅为例示说明，且本公开并不以此为限。在另一些实施例，空腔30可根据产品需要设置成任意合适的形状。
参照图1Y及图2B，在一些实施例中，压电层10c具有释放孔25。释放孔25延伸穿过压电层10c且与空腔30空间连通。释放孔25例如是位于空腔30的凸出空腔部R2上方，并与凸出空腔部R2彼此交叠且空间连通。
图3A至图3E示出根据本公开另一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。
参照图3A，提供衬底结构50。衬底结构50是包括压电层10c的压电衬底结构。在一些实施例中，衬底结构50是绝缘体上压电（piezo on substrate, POI）衬底，例如是POI晶圆。衬底结构50自下而上包括衬底8、绝缘层9以及压电层10c。举例来说，衬底8是半导体衬底，例如是硅衬底或含硅衬底，或可包含其他合适的半导体材料；绝缘层9包括例如氧化硅（SiO2）等绝缘材料，绝缘层9可为单层或多层结构。压电层10c的材料与前述实施例中压电层10c的材料类似或相同，于此不再赘述。压电层10c的厚度范围例如是0.2μm至3μm，但本公开并以此为限。
在一些实施例中，衬底结构50的形成方法包括：提供衬底8以及压电衬底10，衬底8和压电衬底10例如是分别通过拉晶工艺形成；之后分别在衬底8和压电衬底的表面形成绝缘层（或称为接合绝缘层或接合介电层），例如通过熔融键合工艺将衬底8上的绝缘层与压电衬底10上的绝缘层键合在一起，并形成绝缘层（或称为接合层）9，且使得衬底8与压电衬底10通过其间的绝缘层9接合在一起；接着，在一些实施例中，从压电衬底的远离衬底8的一侧例如通过化学机械研磨等研磨工艺移除压电衬底的一部分（例如，图3A以虚线示出的被移除部分10b），以形成具有所需厚度的压电层10c。在另一些实施例中，可通过在压电衬底10中定义分裂平面且之后沿分裂平面分裂压电衬底10以移除压电衬底10的部分10b。所述分裂工艺与前述实施例中的分裂工艺类似。举例来说，在压电衬底10与衬底8接合之前通过离子注入工艺在压电衬底10中注入氢或氦离子，以在压电衬底10中定义分裂平面，且在压电衬底10与衬底8接合之后对压电衬底10进行退火工艺，以使得压电衬底10沿分裂平面分裂，并移除压电衬底的部分10b。在一些实施例中，在分裂工艺之后，可进一步对压电衬底的剩余部分进行平坦化工艺，以使得所形成的压电层10c具有平坦的顶表面且实质上不包含分裂离子。在一些实施例中，上述移除压电衬底10的部分10b的工艺步骤又可被称为压电衬底10的薄化工艺。
参照图3B，接着进行上述参照图1C至图1P所描述的工艺步骤，以在衬底结构50上形成第一电极结构、包括牺牲介电部18a和周边介电部18b的介电层18、边界层19、键合层BL，并通过键合层BL将衬底20键合至衬底结构50上方。上述工艺步骤与前述实施例所描述的类似，于此不再赘述。
参照图3B至图3C，将图3B所示的结构翻转，移除衬底8，并暴露出绝缘层9。在一些实施例中，例如通过化学机械研磨法等研磨工艺移除衬底8，绝缘层9可作为该研磨工艺的停止层。
参照图3C至图3D，移除绝缘层9，以暴露出压电层10c。在一些实施例中，可通过化学机械研磨法等研磨工艺和/或刻蚀工艺移除绝缘层9。在移除绝缘层9且压电层10c暴露出来之后，可选择性地对压电层10c进行厚度测量，以确定压电层10c具有所需的厚度。在一些实施例中，可进一步对压电层10c进行离子束刻蚀和/或离子束铣以移除压电层10c的一部分，并使得压电层的厚度精确地达到所需厚度且厚度更均匀。
参照图3D至图3E，接着进行类似图1S至图1X所述的工艺步骤，以在压电层10c上形成第二电极结构ES2，形成分别连接至第一电极结构ES1和第二电极结构ES2的连接件27和连接件28，形成穿过压电层10c的释放孔25（图2B），并刻蚀移除牺牲介电部18a和牺牲介电层15，以形成空腔30。上述工艺步骤与前述实施例中的类似，于此不再赘述。
参照图3E，至此，谐振器100即已形成。谐振器100与前述实施例的谐振器的结构特征大致相似，于此不再赘述。
图4A至图4E示出根据本公开另一些实施例的体声波谐振器的制造方法中各个阶段的示意性截面图。
参照图4A，提供衬底5。在一些实施例中，衬底5也可被称为载板，例如是将在后续工艺步骤中被移除的临时载板（temporary carrier），且可为玻璃载板、陶瓷载板或类似载板。本公开并不对衬底的材料进行限制，衬底5可使用任意可在后续工艺中为上覆结构提供结构支撑的材料。在一些实施例中，衬底5具有形成于其上的释放层（release layer）6，释放层6例如是通过旋涂（spin coating）法形成。在一些实施例中，释放层6可由例如紫外（Ultra-Violet，UV)胶、光/热转换(Light-to-Heat Conversion，LTHC）胶等粘合剂或其他类型的粘合剂形成。在后续工艺中，释放层6可在光热作用下分解而失去或降低粘性，从而将衬底5从将在后续步骤中形成的上覆结构脱离。
在一些实施例中，通过接合层7将压电衬底10接合至衬底5。压电衬底10的材料和形成方法与前述实施例中的所描述的类似，于此不再赘述。举例来说，接合层7可包括黏胶层（adhesive layer），且压电衬底10通过黏胶层贴附至衬底5。黏胶层例如是晶圆贴合膜，银膏（silver paste）或其类似物。
在一些实施例中，接合层7包括例如氧化硅等介电材料，举例来说，分别在具有释放层6的衬底5以及压电衬底10上形成第一接合介电材料和第二接合介电材料，之后进行接合工艺，以将第一接合介电材料和第二接合介电材料接合在一起并形成接合层7，进而使得压电衬底10通过接合层7接合至衬底5。
在另一些实施例中，接合层7包括介电材料（例如，氧化硅）和黏胶层的组合。举例来说，可通过CVD等合适的沉积工艺或旋涂法在具有释放层6的衬底5上形成介电材料层，接着，压电衬底10通过黏胶层贴附至该介电材料层。
参照图4A至图4B，在一些实施例中，对压电衬底10进行薄化工艺，以形成具有所需厚度的压电层10c。所述薄化工艺例如包括化学机械研磨法等研磨工艺。在另一些实施例中，所述薄化工艺包括：对压电衬底10进行离子注入工艺，以将氢离子或氦离子等分裂离子注入至压电衬底10中，以在压电衬底10中定义分裂平面，所述离子注入工艺例如是在将压电衬底10接合至衬底5之前进行的，但本公开并不以此为限；在压电衬底10接合至衬底5之后，对压电衬底10进行退火工艺，以使得压电衬底沿着分裂平面分裂开，并移除压电衬底10的一部分，并形成压电层10c。在一些实施例中，在所述退火工艺之后，可还包括对压电衬底10的余留部分进行平坦化工艺，以使得压电层10c具有平坦的表面，并可移除压电层中可能残留的氢或氦离子，从而使得压电层10c实质上不包括分裂离子，具有更好的压电性能。参照图4B，如此，衬底5、释放层6、接合层7以及压电层10c构成压电衬底结构50b。
参照图4B至图4C，接着进行上述参照图1C至图1P所描述的工艺步骤，以在衬底结构50b上形成第一电极结构、包括牺牲介电部18a和周边介电部18b的介电层18、边界层19、键合层BL，并通过键合层BL将衬底20键合至衬底结构50b上方。上述工艺步骤与前述实施例所描述的类似，于此不再赘述。
参照图4C至图4D，在一些实施例中，将图4C所示的结构翻转，对释放层6进行光照（例如，以UV光或激光照射），使释放层6在光热作用下分解并失去其粘性，从而使得衬底5从其所附结构脱离，之后移除接合层7，以暴露出压电层10c的表面。
在一些接合层7包括黏胶层的实施例中，可通过机械力以及清洁工艺移除接合层7。在一些接合层7包括介电材料层的实施例中，可通过刻蚀工艺移除介电材料层。类似于前述实施例，可对压电层10c进行厚度测量，且可进一步移除部分的压电层10c，以使其具有所需厚度。
参照图4E，接着进行类似图1S至图1X所述的工艺步骤，以在压电层10c上形成第二电极结构ES2，形成分别连接至第一电极结构ES1和第二电极结构ES2的连接件27和连接件28，形成穿过压电层10c的释放孔25（图2B），并刻蚀移除牺牲介电部18a和牺牲介电层15，以形成空腔30。上述工艺步骤与前述实施例中的类似，于此不再赘述。
在此实施例中，通过在衬底5上形成释放层6，使得在后续移除衬底5时，可不用研磨工艺移除衬底5，如此可节省制造成本。
在本公开的一些实施例中，可使用上述实施例所形成的体声波谐振器来形成滤波器。
在本公开的实施例中，使用压电衬底来形成谐振器的压电层，而非使用传统沉积方法来形成压电层，从而能够由具有压电特性的铌酸锂晶体或钽酸锂晶体制成的压电衬底来形成体声波谐振器的压电层，进而可提高体声波谐振器的带宽和性能，并提高所形成的滤波器的性能。同时，谐振器载体包括边界层、键合层、周边介电层和衬底，边界层位于谐振结构与键合层之间，与谐振结构围合形成空腔。通过这种结构限定出来的空腔，不需像传统体声波谐振器那样在硅衬底内形成空腔，如此，载体衬底可以灵活选择硅材料以外的完全绝缘的材料，从而避免载体衬底硅界面的存在而产生寄生导电沟道问题，进而由该体声波谐振器构成的滤波器的性能得到提升。此外，通过在介电层中形成沟槽、边界层部分填入沟槽且键合层再填满沟槽而形成谐振载体结构，使得边界层在沟槽中具有双壁结构，且键合层在边界层上填满沟槽而与边界层具有更大的接触面积，且周边介电层侧向环绕边界层及键合层的位于沟槽中的凸起部分，如此结构可提高谐振载体的结构支撑强度，进而提高体声波谐振器及其所形成的的滤波器的性能。
有以下几点需要说明：
（1）本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (24)

1.一种体声波谐振器的制造方法，包括：
提供压电衬底；
对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面，且所述压电衬底包括位于所述分裂平面相对两侧的第一部分和第二部分，所述第一部分用于形成压电层；
在所述压电衬底的所述第一部分之上形成第一电极结构；
在所述第一电极结构上形成介电层，并对所述介电层进行图案化工艺，以形成包括牺牲介电部和周边介电部的图案化的介电层；
在所述图案化的介电层上形成边界层，所述边界层覆盖所述图案化的介电层的表面且环绕所述牺牲介电部；
对所述压电衬底进行退火工艺，以使所述压电衬底沿所述分裂平面分裂开，并移除所述压电衬底的所述第二部分，且暴露出用作所述压电层的所述第一部分，其中所述第一电极结构位于所述压电层的第一侧；
在所述压电层的与所述第一侧相对的第二侧上形成第二电极结构；以及
移除所述牺牲介电部，以在所述边界层与所述压电层之间及所述边界层与所述第一电极结构之间形成谐振空腔，
其中对所述介电层进行所述图案化工艺以及在所述图案化的介电层上形成所述边界层包括：
移除所述介电层的一部分，以在所述介电层中形成沟槽，所述沟槽将所述牺牲介电部和所述周边介电部间隔开，且所述沟槽环绕所述牺牲介电部；以及
形成所述边界层，所述边界层填入所述沟槽中并衬于所述沟槽的表面，且形成在所述牺牲介电部的远离所述压电层的一侧，
其中在对所述压电衬底进行所述退火工艺之前，还包括：
在所述边界层上形成键合层，所述键合层填充所述沟槽的未被所述边界层填充的部分并形成在所述图案化的介电层的远离所述压电层的一侧；以及
在所述键合层的远离所述边界层的一侧键合载体衬底，
其中在所述体声波谐振器中，所述键合层和所述边界层包括在垂直于所述载体衬底的顶表面的方向上远离所述载体衬底朝向所述压电层凸出的凸起部分，且所述键合层和所述边界层的所述凸起部分在平行于所述载体衬底的所述顶表面的方向上位于所述谐振空腔与所述周边介电部之间，且环绕所述谐振空腔。
2.根据权利要求1所述的体声波谐振器的制造方法，其中所述离子注入工艺包括将氢离子或氦离子注入所述压电衬底中。
3.根据权利要求1所述的体声波谐振器的制造方法，其中在移除所述压电衬底的所述第二部分之后，还包括对所述压电衬底的所述第一部分进行平坦化工艺，以形成所述压电层；
其中在对所述压电衬底进行所述退火工艺使所述压电衬底沿所述分裂平面分裂开之后，所述第一部分的表面层包括残留的注入离子，且所述表面层在所述平坦化工艺中被移除。
4.根据权利要求1所述的体声波谐振器的制造方法，其中移除所述牺牲介电部以形成所述谐振空腔包括：
从所述压电层的所述第二侧对所述压电层进行图案化工艺，以移除所述压电层的一部分，并形成延伸穿过所述压电层且暴露出所述牺牲介电部的释放孔；以及
对所述牺牲介电部进行刻蚀工艺，其中所述刻蚀工艺所使用的刻蚀剂通过所述释放孔进入所述牺牲介电部所在的区域。
5.根据权利要求1所述的体声波谐振器的制造方法，其中形成所述第一电极结构包括：
形成第一电极、中间介电层、牺牲层以及边缘凸起结构，所述中间介电层位于所述第一电极的远离所述压电层的一侧，所述边缘凸起结构设置于所述中间介电层和所述第一电极的边缘且位于所述中间介电层的远离所述压电层的一侧，所述牺牲层夹置于所述边缘凸起结构与所述中间介电层之间；
其中在移除所述牺牲介电部的刻蚀工艺中还移除所述牺牲层，并形成位于所述第一电极结构中的所述边缘凸起结构与所述中间介电层之间的空隙，且所述空隙与所述谐振空腔空间连通。
6.根据权利要求5所述的体声波谐振器的制造方法，其中形成所述第二电极结构包括：
形成第二电极以及位于所述第二电极上的钝化层，
其中所述第一电极结构的所述第一电极包括连接至外部连接件的第一电极引出部，所述第二电极结构的靠近所述第一电极引出部的侧壁与所述第一电极结构的所述边缘凸起结构的内侧边缘对齐。
7.根据权利要求1所述的体声波谐振器的制造方法，还包括：
对所述压电层进行图案化工艺，以形成延伸穿过所述压电层且暴露出所述第一电极结构的第一电极的通孔；以及
形成连接件，所述连接件穿过所述通孔以与所述第一电极电性连接。
8.根据权利要求7所述的体声波谐振器的制造方法，其中在对所述压电层进行的所述图案化工艺中还包括同时形成延伸穿过所述压电层且暴露出所述牺牲介电部的释放孔。
9.根据权利要求1所述的体声波谐振器的制造方法，其中所述压电衬底通过拉晶工艺形成。
10.根据权利要求1所述的体声波谐振器的制造方法，其中所述压电衬底为单晶压电衬底。
11.根据权利要求1所述的体声波谐振器的制造方法，其中所述压电衬底的厚度在200μm到400μm之间。
12.根据权利要求1所述的体声波谐振器的制造方法，其中所述压电衬底包括铌酸锂晶体和/或钽酸锂晶体。
13.一种体声波谐振器的制造方法，包括：
提供第一衬底与压电衬底；
通过接合层将所述压电衬底接合至所述第一衬底；
对所述压电衬底进行薄化工艺以形成具有所需厚度的压电层，从而形成包括彼此接合的所述压电层和所述第一衬底的压电衬底结构；
在所述压电衬底结构的所述压电层上形成第一电极结构，所述第一电极结构位于所述压电层的远离所述第一衬底的第一侧；
在所述第一电极结构上形成介电层，并对所述介电层进行图案化工艺，以形成包括牺牲介电部和周边介电部的图案化的介电层；
在所述图案化的介电层上形成边界层，所述边界层覆盖所述图案化的介电层的表面且环绕所述牺牲介电部；
移除所述第一衬底及所述接合层，以暴露出所述压电层的第二侧，所述第二侧与所述第一侧相对；
在所述压电层的所述第二侧上形成第二电极结构；以及
移除所述牺牲介电部，以在所述边界层与所述压电层之间及所述边界层与所述第一电极结构之间形成谐振空腔，
其中对所述介电层进行所述图案化工艺以及在所述图案化的介电层上形成所述边界层包括：
移除所述介电层的一部分，以在所述介电层中形成沟槽，所述沟槽将所述牺牲介电部和所述周边介电部间隔开，且所述沟槽环绕所述牺牲介电部；以及
形成所述边界层，所述边界层填入所述沟槽中并衬于所述沟槽的表面，且形成在所述牺牲介电部的远离所述压电层的一侧，
其中在移除所述第一衬底及所述接合层之前，还包括：
在所述边界层上形成键合层，所述键合层填充所述沟槽的未被所述边界层填充的部分并形成在所述图案化的介电层的远离所述压电层的一侧；以及
在所述键合层的远离所述边界层的一侧键合载体衬底，
其中在所述体声波谐振器中，所述键合层和所述边界层包括在垂直于所述载体衬底的顶表面的方向上远离所述载体衬底朝向所述压电层凸出的凸起部分，且所述键合层和所述边界层的所述凸起部分在平行于所述载体衬底的所述顶表面的方向上位于所述谐振空腔与所述周边介电部之间，且环绕所述谐振空腔。
14.根据权利要求13所述的体声波谐振器的制造方法，其中所述第一衬底为半导体衬底，所述接合层为绝缘层。
15.根据权利要求13所述的体声波谐振器的制造方法，其中通过所述接合层将所述压电衬底接合至所述第一衬底包括：
在所述第一衬底上形成第一接合绝缘层；
在所述压电衬底上形成第二接合绝缘层；以及
进行接合工艺，以将所述第一衬底上的所述第一接合绝缘层和所述压电衬底上的所述第二接合绝缘层接合在一起并形成所述接合层。
16.根据权利要求13所述的体声波谐振器的制造方法，其中对所述压电衬底进行所述薄化工艺包括：
从所述压电衬底的远离所述第一衬底的一侧对所述压电衬底进行研磨工艺，以移除所述压电衬底的一部分。
17.根据权利要求13所述的体声波谐振器的制造方法，还包括：
对所述压电衬底进行离子注入工艺，以在所述压电衬底中定义分裂平面；以及
所述薄化工艺包括：对所述压电衬底进行退火工艺，以使得所述压电衬底沿所述分裂平面分裂；以及对所述压电衬底的靠近所述接合层的余留部分进行平坦化工艺，以形成所述压电层。
18.根据权利要求13所述的体声波谐振器的制造方法，其中移除所述第一衬底及所述接合层包括进行研磨工艺移除所述第一衬底，以及进行研磨工艺和/或刻蚀工艺移除所述接合层。
19.根据权利要求13所述的体声波谐振器的制造方法，其中所述第一衬底包括具有释放层的玻璃载体或陶瓷载体，且所述接合层包括黏胶层和介电材料层中的至少一者，所述薄化工艺包括研磨工艺。
20.根据权利要求19所述的体声波谐振器的制造方法，其中移除所述第一衬底及所述接合层包括：对所述释放层进行光照，以使得所述释放层在所述光照下分解，且所述第一衬底从所述压电层脱离；以及进行清洁工艺和刻蚀工艺中的至少一者以移除所述接合层。
21.根据权利要求13所述的体声波谐振器的制造方法，其中所述压电衬底通过拉晶工艺形成。
22.根据权利要求13所述的体声波谐振器的制造方法，其中所述压电衬底为单晶压电衬底。
23.根据权利要求13所述的体声波谐振器的制造方法，其中所述压电衬底的厚度在200μm到400μm之间。
24.根据权利要求13所述的体声波谐振器的制造方法，其中所述压电衬底包括铌酸锂晶体和/或钽酸锂晶体。
CN202210454622.6A 2022-04-28 2022-04-28 体声波谐振器的制造方法 Active CN114553163B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210454622.6A CN114553163B (zh) 2022-04-28 2022-04-28 体声波谐振器的制造方法
US17/899,186 US11652460B2 (en) 2022-04-28 2022-08-30 Method of manufacturing bulk acoustic wave resonator
US18/194,130 US20230353114A1 (en) 2022-04-28 2023-03-31 Method of manufacturing bulk acoustic wave resonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210454622.6A CN114553163B (zh) 2022-04-28 2022-04-28 体声波谐振器的制造方法

Publications (2)

Publication Number Publication Date
CN114553163A CN114553163A (zh) 2022-05-27
CN114553163B true CN114553163B (zh) 2022-09-06

Family

ID=81666791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210454622.6A Active CN114553163B (zh) 2022-04-28 2022-04-28 体声波谐振器的制造方法

Country Status (2)

Country Link
US (2) US11652460B2 (zh)
CN (1) CN114553163B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220321094A1 (en) * 2022-06-21 2022-10-06 Newsonic Technologies Bulk acoustic wave filter having release hole and fabricating method of the same
CN114899303B (zh) * 2022-07-08 2022-10-18 深圳新声半导体有限公司 半导体装置
CN114884482B (zh) * 2022-07-08 2022-11-18 深圳新声半导体有限公司 体声波谐振器
CN114900147B (zh) * 2022-07-08 2022-11-01 深圳新声半导体有限公司 体声波谐振器及其制造方法
US20230011477A1 (en) * 2022-09-16 2023-01-12 Shenzhen Newsonic Technologies Co., Ltd. Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
CN116436437B (zh) * 2023-06-13 2023-10-27 润芯感知科技(南昌)有限公司 半导体器件及其制造方法
CN116633310B (zh) * 2023-07-20 2023-11-03 迈感微电子(上海)有限公司 一种薄膜体声波谐振器及其制备方法
CN117176104B (zh) * 2023-11-01 2024-01-30 镭友芯科技(苏州)有限公司 基于钽酸锂薄膜的谐振器及其形成方法
CN117459020B (zh) * 2023-11-29 2024-03-08 深圳新声半导体有限公司 体声波谐振器及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299529B2 (en) * 2005-06-16 2007-11-27 Intel Corporation Film bulk acoustic resonator (FBAR) process using single-step resonator layer deposition
JP4636292B2 (ja) * 2008-08-27 2011-02-23 株式会社村田製作所 電子部品及び電子部品の製造方法
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP4582235B2 (ja) * 2008-10-31 2010-11-17 株式会社村田製作所 圧電デバイスの製造方法
WO2010143475A1 (ja) * 2009-06-09 2010-12-16 株式会社村田製作所 圧電デバイスの製造方法
WO2011052551A1 (ja) * 2009-10-30 2011-05-05 株式会社村田製作所 圧電デバイスおよび圧電デバイスの製造方法
FR2953647B1 (fr) * 2009-12-04 2011-11-25 Commissariat Energie Atomique Procede de realisation d'un resonateur acoustique a ondes de volumes de type fbar
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
CN103718457B (zh) * 2011-07-29 2017-05-24 株式会社村田制作所 压电器件及压电器件的制造方法
JP5783256B2 (ja) * 2011-08-26 2015-09-24 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
CN103765771B (zh) * 2011-09-01 2016-09-21 株式会社村田制作所 压电体波装置及其制造方法
JP5716832B2 (ja) * 2011-09-01 2015-05-13 株式会社村田製作所 圧電バルク波装置及びその製造方法
CN103765769B (zh) * 2011-09-01 2016-12-28 株式会社村田制作所 压电体波装置及其制造方法
JP5850137B2 (ja) * 2012-03-23 2016-02-03 株式会社村田製作所 弾性波装置及びその製造方法
FR3076126A1 (fr) * 2017-12-26 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微系统与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法
CN112039461B (zh) * 2019-07-19 2024-04-16 中芯集成电路（宁波）有限公司 体声波谐振器的制造方法
CN112994639A (zh) * 2019-12-16 2021-06-18 中芯集成电路（宁波）有限公司 一种薄膜压电声波谐振器及其制造方法及滤波器
CN112039472B (zh) * 2020-06-18 2024-04-30 中芯集成电路（宁波）有限公司 一种薄膜声波滤波器及其制造方法
CN113938108A (zh) * 2020-07-14 2022-01-14 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
FR3116652A1 (fr) * 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés
CN113572446A (zh) * 2021-09-23 2021-10-29 深圳新声半导体有限公司 用于体声波谐振器制作的方法、体声波谐振器、滤波器
US20220103147A1 (en) * 2021-11-26 2022-03-31 Newsonic Technologies Lithium niobate or lithium tantalate fbar structure and fabricating method thereof

Also Published As

Publication number Publication date
US20230353114A1 (en) 2023-11-02
US20220416745A1 (en) 2022-12-29
US11652460B2 (en) 2023-05-16
CN114553163A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114553163B (zh) 体声波谐振器的制造方法
US10107830B2 (en) Method of forming capacitive MEMS sensor devices
US7248131B2 (en) Monolithic vertical integration of an acoustic resonator and electronic circuitry
US8324006B1 (en) Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
CN114884482B (zh) 体声波谐振器
CN112039461B (zh) 体声波谐振器的制造方法
CN114900147B (zh) 体声波谐振器及其制造方法
CN112039456A (zh) 体声波谐振器的封装方法及封装结构
CN112039490A (zh) 一种薄膜压电声波滤波器及其制造方法
JP2021535640A (ja) バルク音響波共振器のパッケージング方法及びパッケージング構造
CN114899303B (zh) 半导体装置
CN116684798A (zh) 一种压电麦克风的结构和制造方法
US20070102746A1 (en) Semiconductor integrated circuit devices and methods of forming the same
CN113336187B (zh) Mems器件封装方法及封装结构
CN117795848A (zh) 横向激励薄膜体声学谐振器(xbar)
JP7111406B2 (ja) 薄膜バルク音響波共振器の作製方法
KR100340864B1 (ko) 버즈 빅 현상을 이용한 이중막 실리콘 기판의 제조 방법
CN117459020B (zh) 体声波谐振器及其制造方法
TWI815726B (zh) 半導體結構的製造方法
JP2002064146A (ja) Ｓｏｉ半導体装置およびその製造方法
TWI750862B (zh) 電容式超音波換能器及其製造方法
KR100640566B1 (ko) 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법
CN118138003A (zh) 体声波谐振器及其制造方法
TW202416375A (zh) 半導體裝置的製造方法
CN117559942A (zh) 封装基底的端面设置外连接部石英谐振器及其制造方法、电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant