CN114286873A - 经由去除第一溅射材料的部分而形成iii族压电薄膜的方法 - Google Patents

经由去除第一溅射材料的部分而形成iii族压电薄膜的方法 Download PDF

Info

Publication number
CN114286873A
CN114286873A CN202080057618.5A CN202080057618A CN114286873A CN 114286873 A CN114286873 A CN 114286873A CN 202080057618 A CN202080057618 A CN 202080057618A CN 114286873 A CN114286873 A CN 114286873A
Authority
CN
China
Prior art keywords
piezoelectric film
substrate
crystalline quality
piezoelectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080057618.5A
Other languages
English (en)
Inventor
克雷格·莫
杰弗里·B·谢利
玛丽·温特斯
金大何
阿布海·萨兰斯瓦鲁普·科赫哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akoustis Inc
Original Assignee
Akoustis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/742,202 external-priority patent/US11411169B2/en
Application filed by Akoustis Inc filed Critical Akoustis Inc
Publication of CN114286873A publication Critical patent/CN114286873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02118—Means for compensation or elimination of undesirable effects of lateral leakage between adjacent resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezoelectric or electrostrictive material including passive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种形成压电薄膜的方法，包括：溅射衬底的第一表面以在衬底上提供包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN的压电薄膜；加工衬底的第二表面以从衬底的第二表面下方提供压电薄膜的暴露表面，衬底的第二表面与衬底的第一表面相对，其中，压电薄膜的暴露表面包括第一结晶质量部分，去除压电薄膜的暴露表面的部分以访问由第一结晶质量部分覆盖的第二结晶质量部分，其中，第二结晶质量部分具有比第一结晶质量部分更高的质量，以及加工第二结晶质量部分以在第二结晶质量部分上提供声谐振器器件。

Description

经由去除第一溅射材料的部分而形成III族压电薄膜的方法
相关申请的交叉引用和优先权声明
本申请要求于2019年8月15日提交到美国商标局的名称为“METHODS OF FORMINGGROUP III PIEZOELECRIC THIN FILMS VIA REMOVAL OF PORTIONS OF FIRST SPUTTEREDMATERIAL(经由去除第一溅射材料的部分而形成III族压电薄膜的方法)”的美国临时专利申请序列No.62/887,126(SL Ref.181246-00013)的优先权，并且本申请是2019年7月16日提交于美国商标局的名称为“METHODS OF FORMING GROUP III PIEZOELECTRIC THINFILMS VIA SPUTTERING(经由溅射形成III族压电薄膜的方法)”的美国专利申请序列No.16/513,143(SL Ref.181246-00010)的部分继续申请，该美国专利申请序列No.16/513,143是2017年10月16日提交的名称为“PIEZOELECTRIC ACOUSTIC RESONATOR MANUFACTUREDWITH PIEZOELECTRIC THIN FILM TRANSFER PROCESS(用压电薄膜转移工艺来制造压电声谐振器)”的美国专利申请序列No.15/784,919(代理所卷号：A969RO-0007US2)(于2019年7月16日发布的现在美国专利申请No.10,355,65)的部分继续申请，上述两个申请的全部内容通过引用并入本文。
出于所有目的，本申请通过引用并入以下共同拥有的同时提交的专利申请：于2014年6月6日提交的名称为“RESONANCE CIRCUIT WITHA SINGLE CRYSTAL CAPACITORDIELECTRIC MATERIAL(具有单晶电容器介电材料的谐振电路)”的美国专利申请序列No.14/298,057(代理所卷号：A969RO-000100US)(于2017年6月6日发布的现在美国专利申请No.9,673,384)；于2014年6月6日提交的名称为“ACOUSTIC RESONATOR DEVICE WITHSINGLE CRYSTAL PIEZO MATERIAL AND CAPACITOR ON A BULK SUBSTRATE(具有在体衬底上的单晶压电材料和电容器的声谐振器器件)”的美国专利申请序列No.14/298,076(代理所卷号：A969RO-000200US)(于2017年1月3日发布的现在美国专利申请No.9,537,465)；于2014年6月6日提交的名称为“INTEGRATED CIRCUIT CONFIGURED WITH TWO OR MORESINGLE CRYSTAL ACOUSTIC RESONATOR DEVICES(配置有两个或更多单晶声谐振器装置的集成电路)”的美国专利申请序列No.14/298,100(代理所卷号：A969RO-000300US)(于2017年2月14日发布的现在美国专利申请No.9,571,061)；于2014年7月25日提交的名称为“WAFER SCALE PACKAGING(晶片级封装)”的美国专利申请序列No.14/341,314(代理所卷号：A969RO-000400US)；于2014年7月31日提交的名称为“MOBILE COMMUNICATION DEVICECONFIGURED WITH A SINGLE CRYSTAL PIEZO RESONATOR STRUCTURE(配置有单晶压电谐振器结构的移动通信设备)”的美国专利申请序列No.14/449,001，(代理所卷号：A969RO-000500US)；以及于2014年8月26日提交的名称为“MEMBRANE SUBSTRATE STRUCTURE FORSINGLE CRYSTAL ACOUSTIC RESONATOR DEVICE(用于单晶声谐振器器件的膜衬底结构)”的美国专利申请序列No.14/469,503(代理所卷号：A969RO-000600US)。
技术领域
本发明总体上涉及电子器件。更具体地，本发明提供与用于体声波谐振器器件、单晶体声波谐振器器件、单晶滤波器和谐振器器件等的制造方法和结构相关的技术。仅作为示例，本发明已经应用于用于通信设备、移动设备、计算设备等的单晶谐振器器件。
背景技术
无线数据通信可以利用在约5GHz和更高频率下操作的RF滤波器。已知将结合了多晶压电薄膜的体声波谐振器(BAWR)用于一些应用。虽然一些基于多晶的压电薄膜BAWR对于在约1GHz至3GHz的频率下操作的滤波器来说是足够的，但是由于与这些薄的基于多晶的膜相关联的结晶度降低，因此在约5GHz及以上的频率上的应用可能存在障碍。
发明内容
附图说明
图1A是示出了根据本发明的示例的具有顶侧互连的声谐振器器件的简化图。
图1B是示出了根据本发明的示例的具有底侧互连的声谐振器器件的简化图。
图1C是示出了根据本发明的示例的具有中介层/无盖结构互连的声谐振器器件的简化图。
图1D是示出了根据本发明的示例的具有带有共享背面沟槽的中介层/无盖结构互连的声谐振器器件的简化图。
图2和图3是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。
图4A是示出了根据本发明的示例的用于产生顶侧微沟槽的方法的步骤的简化图。
图4B和图4C是示出了用于进行如图4A中所描述的形成顶侧微沟槽的方法步骤的替代方法的简化图。
图4D和图4E是示出了用于进行如图4A中所描述的形成顶侧微沟槽的方法步骤的替代方法的简化图。
图5至图8是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。
图9A是示出了根据本发明的示例的用于形成背面沟槽的方法步骤的简化图。
图9B和图9C是示出了根据本发明的实施例的用于进行如图9A中所描述的形成背面沟槽的方法步骤并且同时分割晶种衬底的替代方法的简化图。
图10是示出了根据本发明的示例的形成谐振器的顶侧与底侧之间的背面金属化和电互连的方法步骤的简化图。
图11A和图11B是示出了根据本发明的示例的用于制造声谐振器器件的方法的替代步骤的简化图。
图12A至图12E是示出了根据本发明的示例的使用盲过孔中介层用于制造声谐振器器件的方法的步骤的简化图。
图13是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。
图14A至图14G是示出了根据本发明的示例的用于声谐振器器件的盖晶片加工的方法步骤的简化图。
图15A至图15E是示出了根据本发明的示例的用于制造具有共享背面沟槽的声谐振器器件的方法步骤的简化图，该方法可以在中介层/盖和无中介层版本两者中实施。
图16A-图16C至图31A-图31C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。
图32A-图32C至图46A-图46C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和单晶声谐振器器件的腔接合转移工艺的方法步骤的各个截面图的简化图。
图47A-图47C至图59A-图59C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及单晶声谐振器器件的牢固安装的转移工艺的方法步骤的各个截面图的简化图。
图60是示出了在根据本发明的一些实施例中，通过去除首先在衬底上形成的薄膜的部分来形成高结晶度压电薄膜的方法的流程图，所述高结晶度压电薄膜包括在例如图8-图9A、图22-图23、图39-图40、图52-图53所示的器件中。
图61是在根据本发明的一些实施例中溅射室的示意图，该溅射室可用于如例如在图60和图64所示的在等离子体环境中使用III族靶材料(诸如，Al、Sc或Al和Sc)在衬底上形成高结晶度压电薄膜，其中，衬底可选地被加热到相对高的溅射温度。
图62是示出了在根据本发明的一些实施例中直接溅射到衬底上的压电薄膜的截面图，该压电薄膜可以如例如在图60和图64中所示被加工。
图63是示出了在根据本发明的一些实施例中直接溅射到衬底上的晶种层上的压电薄膜的截面图，该晶种层可以如例如在图60和图64中所示被加工。
图64是示出了在根据本发明的一些实施例中，在相对高的溅射温度下、随后通过去除首先在衬底上形成的薄膜的部分来在加热的衬底上形成的方法的流程图，所述高结晶度压电薄膜包括在例如图8-图9A、图22-图23、图39-图40、图52-图53所示的器件中。
图65是示出了与传统地形成的压电薄膜相比，在根据本发明的一些实施例中，随着频率变化的声谐振器的阻抗改进约5％的曲线图，所述声谐振器包括通过从首先在衬底上形成的表面去除约500埃的部分而形成的压电薄膜(AlScN)。
图66是示出了与传统地形成的压电薄膜相比，在根据本发明的一些实施例中，随着频率变化的声谐振器的Q因数改进约21％的曲线图，所述声谐振器包括通过从首先在衬底上形成的表面去除约500埃的部分而形成的压电薄膜(AlScN)。
具体实施方式
根据本发明，提供了总体上涉及电子器件的技术。更具体地，本发明提供与用于体声波谐振器器件、单晶谐振器器件、单晶滤波器和谐振器器件等的制造方法和结构相关的技术。仅作为示例，本发明已经被应用于用于通信设备、移动设备、计算设备等的单晶谐振器器件。
图1A是示出根据本发明的示例的具有顶侧互连的声谐振器器件101的简化图。如图所示，器件101包括具有叠置的单晶压电层120的减薄的晶种衬底(thinned seedsubstrate)112，单晶压电层120具有微过孔(micro-via)129。微过孔129可以包括顶侧微沟槽121、顶侧金属插塞146、背面沟槽114和背面金属插塞147。虽然器件101被描绘为具有单个微过孔129，但是器件101可以具有多个微过孔。顶侧金属电极130形成为叠置在压电层120上。顶盖结构被结合到压电层120。该顶盖结构包括具有一个或更多个通孔151的中介层衬底119，一个或更多个通孔151连接到一个或更多个顶部接合焊盘143、一个或更多个接合焊盘144和具有顶侧金属插塞146的顶侧金属145。焊球170电耦接至一个或更多个顶部接合焊盘143。
减薄的衬底112具有第一和第二背面沟槽113、114。背面金属电极131形成于减薄的晶种衬底112的一部分、第一背面沟槽113和顶侧金属电极130的下面。背面金属插塞147形成在减薄的晶种衬底112的一部分、第二背面沟槽114和顶侧金属145的下面。该背面金属插塞147电耦接到顶侧金属插塞146和背面金属电极131。背面盖结构161被接合到减薄的晶种衬底112上，背面盖结构161在第一和第二背面沟槽113、114的下面。将从图2开始讨论与该器件的制造方法有关的进一步细节。
图1B是示出根据本发明的示例的具有背面互连的声谐振器器件102的简化图。如图所示，器件101包括具有叠置的压电层120的减薄的晶种衬底112，该压电层120具有微过孔129。微过孔129可以包括顶侧微沟槽121、顶侧金属插塞146、背面沟槽114和背面金属插塞147。虽然器件102被描绘为具有单个微过孔129，但是器件102可以具有多个微过孔。顶侧金属电极130形成为叠置在压电层120上。顶盖结构被结合到压电层120。该顶盖结构119包括接合焊盘，接合焊盘连接到压电层120上的一个或更多个接合焊盘144和顶侧金属145。顶侧金属145包括顶侧金属插塞146。
减薄的衬底112具有第一和第二背面沟槽113、114。背面金属电极131形成于减薄的晶种衬底112的一部分、第一背面沟槽113和顶侧金属电极130的下面。背面金属插塞147形成在减薄的晶种衬底112的一部分、第二背面沟槽114和顶侧金属插塞146的下面。该背面金属插塞147电耦接到顶侧金属插塞146。背面盖结构162被接合至减薄的晶种衬底112上，背面盖结构162在第一和第二背面沟槽的下面。一个或更多个背面接合焊盘(171、172、173)形成在背面盖结构162的一个或更多个部分内。焊球170电耦接到一个或更多个背面接合焊盘171-173。将从图14A开始讨论与该器件的制造方法有关的进一步细节。
图1C是示出根据本发明的示例的具有中介层/无盖结构互连的声谐振器器件的简化图。如图所示，器件103包括具有叠置的单晶压电层120的减薄的晶种衬底112，单晶压电层120具有微过孔129。微过孔129可以包括顶侧微沟槽121、顶侧金属插塞146、背面沟槽114和背面金属插塞147。虽然器件103被描绘为具有单个微过孔129，但是器件103可以具有多个微过孔。顶侧金属电极130形成为叠置在压电层120上。减薄的衬底112具有第一和第二背面沟槽113、114。背面金属电极131形成于减薄的晶种衬底112的一部分、第一背面沟槽113和顶侧金属电极130的下面。背面金属插塞147形成在减薄的晶种衬底112的一部分、第二背面沟槽114和顶侧金属145的下面。该背面金属插塞147电耦接到顶侧金属插塞146和背面金属电极131。将从图2开始讨论与该器件的制造方法有关的进一步细节。
图1D是示出根据本发明的示例的具有带有共享背面沟槽的中介层/无盖结构互连的声谐振器器件的简化图。如图所示，器件104包括具有叠置的单晶压电层120的减薄的晶种衬底112，单晶压电层120具有微过孔129。微过孔129可以包括顶侧微沟槽121、顶侧金属插塞146和背面金属147。虽然器件104被描绘为具有单个微过孔129，但是器件104可以具有多个微过孔。顶侧金属电极130形成为叠置在压电层120上。减薄的衬底112具有第一背面沟槽113。背面金属电极131形成于减薄的晶种衬底112的一部分、第一背面沟槽113和顶侧金属电极130的下面。背面金属147形成在减薄的晶种衬底112的一部分、第二背面沟槽114和顶面金属145的下面。该背面金属147电耦接到顶侧金属插塞146和背面金属电极131。将从图2开始讨论与该器件的制造方法有关的进一步细节。
图2和图3是示出根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。该方法示出了制造与图1A中所示的声谐振器器件类似的声谐振器器件的过程。图2可以表示提供部分加工的压电衬底的方法步骤。如图所示，器件200包括晶种衬底110，晶种衬底110上形成有压电层120。在具体示例中，晶种衬底可以包括硅、碳化硅、氧化铝或单晶氮化铝镓材料等。压电层120可以包括压电单晶层或薄膜压电单晶层。
如由本发明人所了解的，可以通过在等离子体环境中溅射III族靶材料(诸如Al、Sc、或Al和Sc、以及其他材料)并且随后通过加工压电薄膜120的背面来去除压电薄膜120的第一形成部分，来在衬底110上形成高结晶度压电薄膜120。去除首先在衬底上形成的压电薄膜120的部分可以消除压电薄膜的较低结晶度部分，使得压电薄膜120的剩余部分具有更高的结晶度。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(X-raydiffraction，XRD)测量的在半高全宽(Full Width HalfMaximum，FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
在一些实施例中，在压电薄膜120的形成期间，衬底110可优选地被加热至相对高的溅射温度，诸如约350摄氏度至约850摄氏度。在一些实施例中，溅射温度可以在约400摄氏度至约600摄氏度之间的范围内。在根据本发明的一些实施例中，较低温度也可用于将本文所述的压电薄膜120溅射到衬底上。
在一些实施例中，压电薄膜120可以直接形成在衬底上，使得压电薄膜120接触衬底的表面。在一些实施例中，可以在形成压电薄膜120之前在衬底110上形成晶种层，使得晶种层位于衬底110与压电薄膜120之间。因而，在一些实施例中，晶种层包括在压电薄膜120的第一形成部分中，如本文所述压电薄膜120的第一形成部分可以从背面去除。在一些实施例中，晶种层包括一种或更多种III族元素，一种或更多种III族元素也被包括在压电薄膜120中。例如，如果压电薄膜120包括AlN，则晶种层可以形成为包括Al，或者如果压电薄膜120包括AlScN，则晶种层可以形成为包括Al和Sc。也可以使用其他III族元素和晶种层组件。在一些实施例中，可以使用用于形成压电薄膜的相同温度来形成晶种层。
在一些实施例中，可以在低于用于形成压电薄膜120的温度的温度下形成晶种层。例如，晶种层可以在低于400摄氏度的温度下形成，而当形成压电薄膜120时，温度可以升高至高于400摄氏度至约600摄氏度。在一些实施例中，晶种层可以包括Al，并且压电薄膜可以由AlN形成。在一些实施例中，晶种层可以包括Al和Sc，并且压电薄膜可由AlScN形成。在一些实施例中，溅射可以用分离的靶(例如，Al的第一靶和Sc的第二靶)完成。将理解，上述操作可以各自应用于本文所述的任何实施例中使用的压电薄膜的形成和加工，包括本文参考图8-图9A、图22-图23、图39-图40和图52-图53所示出和描述的压电薄膜。
图60是示出了在根据本发明的一些实施例中在衬底上形成压电薄膜的方法流程图，该压电薄膜可以如参考例如图8-图9A、图22-图23、图39-图40、和图52-图53所描述的随后被加工以暴露膜的背面表面并且去除首先在衬底上形成的膜的部分。图61是在根据本发明的一些实施例中溅射室的示意图，该溅射室可用于在等离子体环境中使用III族靶材料(诸如，Al、Sc或Al和Sc)在衬底100上形成高结晶度压电薄膜，该等离子体环境包括将衬底100加热至相对高的溅射温度的能力。
根据图60、图61、图62和图63，衬底(包括分别在图8-图9A、图22-图23、图39-图40、图52-图53中所示的衬底100、1610、3210和4710)可以装载到图61中所示的溅射工艺室6145中(框6005)。将理解，衬底100可包括硅、蓝宝石、SiC或其他材料。在一些实施例中，可以在溅射之前预加工衬底100。例如，可以蚀刻衬底100以去除任何不希望的氧化物和/或可以加热衬底100以从衬底100排出任何材料。更进一步，这些工艺可以在经由群集型配置耦接至溅射工艺室6145的室中执行或在单独系统中执行。
溅射工艺室6145中的气氛可以在溅射过程之前稳定(框6010)。将理解的是，术语“稳定”意味着(参考溅射工艺室6145)在进行随后的溅射操作之前，使与本文描述的溅射工艺相关联的可控参数处于其初始值。例如，与本文所述的溅射工艺相关联的可控参数可以包括室中的压力、衬底的温度、施加至阴极与阳极的功率电平、惰性气体与工艺气体的浓度与量、等离子体等，因为这些参数可以在溅射过程期间发生漂移。在一些实施例中，将惰性气体6196和工艺气体6197气体引入维持在约1毫托至5毫托的压力下的溅射工艺室6145中。在一些实施例中，惰性气体6196可以是氩气，并且工艺气体6197可以是氮气。
在根据本发明的一些实施例中，如图61所示，通过使用离子化惰性气体6196溅射靶6150以产生等离子体6170，直接在衬底(例如，如图62所示)上形成压电薄膜(包括分别在图8-图9A、图22-图23、图39-图40、图52-图53中所示的压电薄膜120、1620、3220和4720)。将理解，靶可以包括选自III族的元素(诸如，Al或Sc)，该元素可用于使用氮工艺气体6197在衬底100上形成的靶材料的氮化物作为压电薄膜120(框6035)。因此，压电薄膜可以是例如AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。
在溅射期间，在耦接至靶6150的阴极6160处提供功率电平，(由于惰性气体6196的离子化)其产生等离子体6170，以将III族元素从靶6150喷射到衬底上，从而在衬底上形成压电薄膜120。在一些实施例中，提供至阴极6160的功率电平可以在溅射期间改变。在另外的实施例中，衬底偏压6190可以在III族元素的溅射期间经由阳极6185施加到衬底以调节压电薄膜内的应变。
应进一步理解，在根据本发明的一些实施例中，靶可以为第一分离靶及第二分离靶，第一分离靶及第二分离靶各自包括选自III族的元素(诸如Al及Sc)，该元素可用于使用氮工艺气体6197在衬底100上形成靶材料的氮化物作为压电薄膜120。因此，在包括相应的III族元素的第一分离靶和第二分离靶的情况下，压电薄膜可以形成为例如AlScN。
应进一步理解，在根据本发明的一些实施例中，靶可以是复合靶，该复合靶包括选自III族(诸如Al和Sc)的第一靶材料和第二靶材料，第一靶材料和第二靶材料可以用于使用氮工艺气体6197在衬底上形成靶材料的氮化物作为压电薄膜。因此，在靶包括两种III族元素的情况下，压电薄膜可以是例如AlScN。应当理解，多于两种III族元素可以用作分离靶或作为单个复合靶。还可以使用靶和III族元素的任何组合。
在根据本发明的一些实施例中，如图63中所示，可选的晶种层6101可以直接形成在衬底上，以在形成压电薄膜之前形成成核层(框6020)。
在一些实施例中，晶种层6101形成为包括包含在压电薄膜中的相同的III族元素。例如，如果压电薄膜包括AlN，则可以使用Al来形成晶种层6101。在一些实施例中，当压电薄膜包括AlScN时，晶种层6101可以使用Al和Sc形成。在晶种层6101的溅射期间，可以在耦接至靶6150的阴极6160处提供功率电平，(由于惰性气体6196的离子化)其产生等离子体6170以将III族元素从靶6150喷射到衬底上，从而在衬底上形成晶种层6101。在一些实施例中，提供给阴极6160的功率电平可以在晶种层6101的溅射期间被改变。在另外的实施例中，在将III族元素溅射到衬底上期间，可以改变阴极6160处的功率电平，以调整晶种层6101内的应变。在形成可选的晶种层6101之后，可以通过在将压电薄膜溅射到晶种层6101上之前调节惰性气体6196和工艺气体6197的压力和流量来稳定溅射工艺室6145(框6025)。
在一些实施例中，压电薄膜经受从背面部分去除(框6035)，使得首先在衬底上形成的压电薄膜的部分如在本文例如参考图8-图9、图22-图23、图39-图40、和图52-图53所描述的那样被去除。因而，可以通过在等离子体环境中溅射III族靶材料(诸如，Al、Sc或Al和Sc以及其他材料)并随后去除压电薄膜的第一形成部分，来在衬底上形成高结晶度的压电薄膜，通过加工衬底以暴露压电薄膜的背面(框6037)(首先在衬底上形成的部分)并进一步去除首先在衬底上形成的压电薄膜120的部分(框6039)以消除压电薄膜的较低结晶度部分使得压电薄膜的剩余部分具有更高的结晶度来去除压电薄膜的第一形成部分。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
还应当理解的是，在一些实施例中，压电薄膜可以经由溅射或其他方法(诸如，CVD)来形成。例如，可以使用低温溅射工艺、CVD工艺或如图64所示的高温溅射工艺来形成如本文所述的经受从背面部分去除的压电薄膜。将进一步理解，这些工艺可以应用于本文所述的所有实施例，诸如与图1-图15、图16-图31、图32-图46和图47-图59相关的那些实施例(框6040)。
图65是示出了与传统地形成的压电薄膜相比，在根据本发明的一些实施例中，作为频率的函数的声谐振器的阻抗的曲线图，声谐振器包括通过从首先在衬底上形成的表面去除约500埃的部分而形成的压电薄膜。
图66是示出了与传统地形成的压电薄膜相比，在根据本发明的一些实施例中，作为频率的函数的声谐振器的Q因子的曲线图，声谐振器包括通过从首先在衬底上形成的表面去除约500埃的部分而形成的压电薄膜。
图64是示出了在根据本发明的一些实施例中，在被加热至溅射温度以提供压电薄膜的衬底上形成压电薄膜的方法的流程图，压电薄膜可以随后被加工以暴露膜的背面表面并去除膜的部分，膜的部分被首先在如参考图8-图9A、图22-图23、图39-图40、图52-图53所描述的衬底上形成。图61是在根据本发明的一些实施例中溅射室的示意图，该溅射室可用于在等离子体环境中使用III族靶材料(诸如，Al、Sc或Al和Sc)在衬底上形成高结晶度压电薄膜，其中，衬底被加热至相对高的溅射温度。
根据图64，衬底(包括分别在图8-图9A、图22-图23、图39-图40、图52-图53中所示的衬底100、1610、3210和4710)可以被装载到图61中所示的溅射工艺室6145中(框6405)。将理解，衬底可以包括硅、蓝宝石、SiC或其他材料。在一些实施例中，可以在溅射之前预加工衬底。例如，可以蚀刻衬底以去除任何不希望的氧化物和/或可以加热衬底以从衬底排出任何材料。更进一步，这些工艺可以在经由群集型配置耦接至溅射工艺室6145的室中执行或在单独系统中执行。
溅射工艺室6145中的气氛可以在溅射过程之前稳定(框6410)。将理解的是，术语“稳定”意味着(参考溅射工艺室6145)在进行随后的溅射操作之前，与本文描述的溅射工艺相关联的可控参数被带到其初始值。例如，与本文所述的溅射工艺相关联的可控参数可以包括室中的压力、衬底的温度、施加至阴极与阳极的功率电平、惰性与工艺气体的浓度与量、等离子体等，因为这些参数可以在溅射过程期间漂移。在一些实施例中，将惰性气体6196和工艺气体6197气体引入维持在约1毫托至5毫托的压力下的溅射工艺室6145中。在一些实施例中，惰性气体6196可以是氩气，并且工艺气体6197可以是氮气。
在一些实施例中，使用加热器6180将衬底加热到在约350摄氏度至约850摄氏度之间的范围内的溅射温度(框6415)。在一些实施例中，将衬底100加热至约400摄氏度至约600摄氏度之间的范围中的溅射温度。在一些实施例中，溅射温度可以在溅射过程期间改变以改善压电层的结晶度水平。将理解，工艺室6145还可以包括反馈机构以确保将衬底的温度维持在设定点，该设定点被指示为本文所述的溅射温度。
在根据本发明的一些实施例中，如图61所示，通过使用离子化惰性气体6196溅射靶6150以产生等离子体6170，在溅射温度范围内的温度下，直接在衬底上形成压电薄膜(包括分别在图8-图9A、图22-图23、图39-图40、图52-图53所示的压电薄膜120、1620、3220和4720)(框6430)。将理解，靶可以包括选自III族的元素(诸如，Al或Sc)，该元素可用于使用氮工艺气体6197在衬底上形成的靶材料的氮化物作为压电薄膜。因此，压电薄膜可以是例如AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。也可以使用其他材料。
在溅射期间，在耦接至靶6150的阴极6160处提供功率电平，(由于惰性气体6196的离子化)其产生等离子体6170，以将III族元素从靶6150喷射到衬底上，从而在衬底上形成压电薄膜。在一些实施例中，提供至阴极6160的功率电平可以在溅射期间改变。在另外的实施例中，衬底偏压6190可以在III族元素的溅射期间经由阳极6185施加到衬底以调节压电薄膜内的应变。
应进一步理解，在根据本发明的一些实施例中，靶可以是第一和第二单独靶，第一和第二单独靶各自包括选自III族的元素(诸如Al和Sc)，该元素可以用于使用氮工艺气体6197在衬底上形成靶材料的氮化物作为压电薄膜。因此，在包括相应的III族元素的第一和第二单独靶的情况下，压电薄膜可以形成为例如AlScN。
应进一步理解，在根据本发明的一些实施例中，靶可以是复合靶，该复合靶包括选自III族(诸如Al和Sc)的第一和第二靶材料，第一和第二靶材料可以用于使用氮工艺气体6197在衬底上形成靶材料的氮化物作为压电薄膜。因此，在靶包括两种III族元素的情况下，压电薄膜可以是例如AlScN。应当理解，多于两种III族元素可以用作单独靶或作为单个复合靶。还可以使用靶和III族元素的任何组合。
在根据本发明的一些实施例中，如图62中所示，可选的晶种层6101可以在溅射温度范围内的温度下直接形成在衬底上，以便在形成压电薄膜之前形成成核层(框6420)。在一些实施例中，晶种层6101形成为包括包含在压电薄膜中的相同的III族元素。例如，如果压电薄膜包括AlN，则可以使用Al来形成晶种层6101。在一些实施例中，当压电薄膜包括AlScN时，晶种层6101可以使用Al和Sc形成。在晶种层6101的溅射期间，可以在耦接至靶6150的阴极6160处提供功率电平，(由于惰性气体6196的离子化)其产生等离子体6170以将III族元素从靶6150喷射到衬底上，从而在衬底上形成晶种层6101。在一些实施例中，提供给阴极6160的功率电平可以在晶种层6101的溅射期间被改变。在另外的实施例中，在将III族元素溅射到衬底上期间，可以改变阴极6160处的功率电平，以调整晶种层6101内的应变。
如由本发明人所了解的，晶种层6101可以在溅射温度范围内的第一温度下形成，而压电薄膜可以在也在溅射温度范围内但大于用于将晶种层6101溅射到衬底100上的温度的温度下形成。(与用于形成压电薄膜的温度相比)用于形成晶种层6101的较低的溅射温度可以在溅射到晶种层6101上的压电薄膜中提供更大的结晶度。在形成晶种层6101之后，可以通过调节惰性气体6196和工艺气体6197的压力和流量来使溅射工艺室6145稳定(框6430)。
在一些实施例中，压电薄膜经受从背面部分去除，使得首先在衬底上形成的压电薄膜的部分如在本文例如参考图8-图9、图22-图23、图39-图40和图52-图53所描述的那样被去除。因而，可以通过在等离子体环境中溅射III族靶材料(诸如，Al、Sc或Al和Sc以及其他材料)并且随后去除压电薄膜的第一形成部分，来在被加热到溅射温度的衬底上形成高结晶度的压电薄膜，通过加工衬底以暴露压电薄膜的背面(框6437)(首先在衬底上形成的部分)并且进一步去除首先在衬底上形成的压电薄膜的部分(框6439)来去除压电薄膜的第一形成部分。去除首先在衬底上形成的压电薄膜的部分可以消除压电薄膜的较低结晶度部分，使得压电薄膜的剩余部分具有更高的结晶度。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
还应当理解的是，在一些实施例中，压电薄膜可以经由溅射或其他方法(诸如，CVD)来形成。例如，可以使用低温溅射工艺、CVD工艺或如图64所示的高温溅射工艺来形成如本文所述经受从背面部分去除的压电薄膜。将进一步理解的是，这些工艺可以应用于本文中描述的所有实施例，诸如与图1-图15、图16-图31、图32-图46以及图47-图59相关的那些实施例，以形成声谐振器(框6440)。
还应当理解的是，在一些实施例中，压电薄膜可以经由溅射或其他方法(诸如，CVD)来形成。例如，可以使用低温溅射工艺、CVD工艺或如图64所示的高温溅射工艺来形成如本文所述的经受从背面部分去除的压电薄膜。将进一步理解，这些工艺可以应用于本文所述的所有实施例，诸如与图16-图31、图32-图46和图47-图59相关的那些实施例。
图3可以表示形成顶侧金属化或顶部谐振器金属电极130的方法步骤。在特定示例中，顶侧金属电极130可以包括钼、铝、钌或钛材料等及它们的组合。可以通过剥离工艺、湿法蚀刻工艺、干法蚀刻工艺、金属印刷工艺、金属层压工艺等在压电层的顶部上沉积并图案化该层。剥离工艺可以包括光刻图案化、金属沉积和剥离步骤的顺序工艺以产生顶侧金属层。湿法/干法蚀刻工艺可以包括金属沉积、光刻图案化、金属沉积和金属蚀刻步骤的顺序工艺以产生顶侧金属层。本领域普通技术人员将认识到其他变化、修改和替换。
图4A是示出了根据本发明的示例的用于制造声谐振器器件401的方法的步骤的简化图。该图可以表示在压电层120的一部分内形成一个或更多个顶侧微沟槽121的方法步骤。该顶侧微沟槽121可以用作在声膜的顶侧与底侧之间的主互连结，这将在后面的方法步骤中开发。在示例中，顶侧微沟槽121一直延伸穿过压电层120且停止在晶种衬底110中。可以通过干法蚀刻工艺、激光钻孔工艺等形成该顶侧微沟槽121。图4B和图4C更详细地描述了这些选项。
图4B和图4C是示出了用于进行如图4A中所描述的方法步骤的替代方法的简化图。如图所示，图4B表示使用激光钻孔的方法步骤，其可以快速且准确地在压电层120中形成顶侧微沟槽121。在示例中，激光钻孔可以用于形成穿过压电层120的标称50um的孔或直径在10um和500um之间的孔，并且停止在层120和110之间的界面下方的晶种衬底110中。保护层122可以形成为叠置在压电层120和顶侧金属电极130上。该保护层122可以用于保护器件免于激光碎片且提供用于蚀刻顶侧微过孔121的掩模。在具体示例中，激光钻孔可以是11W高功率二极管泵浦UV激光器等。该掩模122可以随后在继续到其他步骤之前被移除。掩模也可以从激光钻孔工艺中省略，且气流可用于移除激光碎片。
图4C可以表示使用干法蚀刻工艺在压电层120中形成顶侧微沟槽121的方法步骤。如图所示，光刻掩模层123可以形成为叠置在压电层120及顶侧金属电极130上。可以通过暴露于等离子体等来形成顶侧微沟槽121。
图4D和图4E是示出了用于进行如图4A中所描述的方法步骤的替代方法的简化图。这些图可以表示同时制造多个声谐振器器件的方法步骤。在图4D中，分别在芯片(die)#1和芯片#2上示出了两个器件。图4E示出了在这些芯片中的每一个上形成微过孔121同时还蚀刻划线124或切割线的过程。在示例中，划线124的蚀刻分割并减轻压电单晶层120中的应力。
图5至图8是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。图5可以表示形成一个或更多个接合焊盘140且形成电耦接到接合焊盘140中的至少一个的顶侧金属141的方法步骤。顶侧金属141可以包括形成于顶侧微沟槽121内的顶侧金属插塞146。在具体示例中，顶侧金属插塞146填充顶侧微沟槽121以形成微过孔的顶侧部分。
在示例中，取决于器件的应用，接合焊盘140和顶侧金属141可以包括金材料或其他互连金属材料。这些金属材料可以通过剥离工艺、湿法蚀刻工艺、干法蚀刻工艺、丝网印刷工艺、电镀工艺、金属印刷工艺等形成。在具体示例中，所沉积的金属材料还可以充当盖结构的接合焊盘，这将在下文描述。
图6可以表示制备用于接合的声谐振器器件的方法步骤，接合可以是气密接合。如图所示，顶盖结构被定位在经部分加工的声谐振器器件上方，如在先前的图中所描述的。可以使用中介层衬底119以两种配置形成顶盖结构：(通过玻璃过孔)完全加工的中介层版本601和部分加工的中介层版本602(盲过孔版本)。在601版本中，中介层衬底119包括通孔结构151，该通孔结构151延伸穿过中介层衬底119并且电耦接至底部接合焊盘142和顶部接合焊盘143。在602版本中，中介层衬底119包括盲过孔结构152，盲过孔结构152仅从底侧延伸穿过中介层衬底119的一部分。这些盲过孔结构152也电耦接到底部接合焊盘142。在具体示例中，中介层衬底可以包括硅、玻璃、智能玻璃或其他类似材料。
图7可以表示将顶盖结构接合至部分加工的声谐振器器件的方法步骤。如图所示，中介层衬底119通过接合焊盘(140、142)和顶侧金属141(现在表示为接合焊盘144和顶侧金属145)接合到压电层。可以使用压接方法等进行该接合工艺。图8可以表示减薄晶种衬底110(现在表示为减薄的晶种衬底111)。这种衬底减薄工艺可以包括研磨和蚀刻工艺等。在具体示例中，该工艺可以包括晶片背面研磨工艺以及随后的应力去除，这可能涉及干法蚀刻、CMP抛光或退火工艺。
将理解的是，在一些实施例中，可以完全去除衬底以暴露压电薄膜120的表面并去除压电薄膜120的第一形成部分(或图62-图63中所示的压电层6120或6101)。例如，在一些实施例中，可以执行衬底减薄工艺以暴露压电薄膜120的表面并且进一步从所暴露的压电薄膜的表面去除约至少约500埃的材料。如由本发明人所了解的，去除暴露的压电层的部分可以去除压电薄膜的相对低质量结晶度部分，使得压电薄膜的剩余部分具有相对更高质量结晶度，以使用X射线衍射(XRD)测量的在半高全宽(FWHM)处具有小于约1.0度的结晶度到在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
应进一步理解，根据一些实施例的压电薄膜(诸如，分别在图8-图9A、图22-图23、图39-图40、图52-图53中示出的压电薄膜120、1620、3220和4720)可以是掺杂有一种或更多种元素的任何III族材料，一种或更多种元素被选择为改变III族材料的晶体结构以更改压电薄膜上的压电性质。例如，在一些实施例中，压电薄膜可以为AlScN，且可以加工暴露表面以去除约前500埃的AlScN。将进一步理解的是，可以选择去除的压电薄膜120的量，以便提高在声谐振器器件中使用的压电薄膜的整体性能(诸如，耦合系数)。所选择的量可以进一步基于用于形成压电薄膜的材料；用于形成压电薄膜120的工艺。
图9A是示出了根据本发明的示例的用于制造声谐振器器件901的方法的步骤的简化图。图9A可以表示用于形成背面沟槽113和114以允许从减薄的晶种衬底111的背面访问压电层120(或图62-图63中所示的压电层6120或6101)的方法步骤。在一些实施例中，将理解，上文参考图8描述的衬底减薄工艺可以结合图9A中所示的工艺执行，其中，压电层的表面的暴露部分被进一步加工以去除暴露压电层的部分。例如，在一些实施例中，暴露压电层的第一形成部分的去除可以使用减薄衬底112作为掩模来进行，以进一步去除由减薄衬底112暴露的压电薄膜的最下部分。将理解，在根据本发明的一些实施例中，根据图9A也可以使用以上参考图8描述的技术。将进一步理解，上述关于去除首先在衬底上形成的压电薄膜的部分的工艺可以应用于本文所述的其他实施例，诸如与图16-图31、图32-图46和图47-图59相关的那些实施例。例如，使用各种工艺所形成的压电薄膜的第一形成部分的去除可以应用于参考图24、图41及图53所描述的结构及工艺。
在示例中，第一背面沟槽113可以在减薄的晶种衬底111内形成并在顶侧金属电极130下面。第二背面沟槽114可以在减薄的晶种衬底111内形成并在顶侧微沟槽121和顶侧金属插塞146下面。该衬底现在被表示为减薄的衬底112。在具体示例中，可以使用深反应离子蚀刻(DRIE)工艺、Bosch工艺等形成这些沟槽113和114。沟槽的大小、形状和数目可以随声谐振器器件的设计而变化。在不同示例中，第一背面沟槽可以形成为具有类似于顶侧金属电极的形状或背面金属电极的形状的沟槽形状。第一背面沟槽还可以形成为具有不同于顶侧金属电极和背面金属电极的形状的沟槽形状。
图9B和图9C是示出了用于进行如图9A中描述的方法步骤的替代方法的简化图。类似于图4D和图4E，这些图可以表示同时制造多个声谐振器器件的方法步骤。在图9B中，分别在芯片#1和芯片#2上示出了具有盖结构的两个器件。图9C示出了在这些芯片中的每一个上形成背面沟槽(113，114)同时还蚀刻划线115或切割线的工艺。在示例中，划线115的蚀刻提供了一种可选方式来分割背面晶片112。
图10是示出了根据本发明的示例的用于制造声谐振器器件1000的方法的步骤的简化图。该图可以表示在减薄的晶种衬底112的背面沟槽内形成背面金属电极131和背面金属插塞147的方法步骤。在示例中，背面金属电极131可以形成在减薄的衬底112的一个或更多个部分的下面、在第一背面沟槽113内并且在顶侧金属电极130的下面。该过程完成声谐振器器件内的谐振器结构。背面金属插塞147可以形成在减薄的衬底112的一个或更多个部分的下面、在第二背面沟槽114内并且在顶侧微沟槽121的下面。背面金属插塞147可以电耦接到顶侧金属插塞146和背面金属电极131。在具体示例中，背面金属电极130可以包括钼、铝、钌或钛材料等以及它们的组合。背面金属插塞可以包括金材料、低电阻率互连金属、电极金属等。可以使用先前描述的沉积方法来沉积这些层。
图11A和图11B是示出了根据本发明的示例的用于制造声谐振器器件的方法的替代步骤的简化图。这些图示出了接合在减薄的晶种衬底112的下面的背面盖结构的方法。在图11A中，背面盖结构是干膜盖161，该干膜盖161可以包括永久性可光成像的干膜，诸如阻焊掩膜、聚酰亚胺等。接合该盖结构既经济又可靠，但可能不会产生气密密封。在图11B中，背面盖结构是衬底162，衬底162可以包括硅、玻璃或其他类似材料。接合该衬底可以提供气密密封，但可能成本更高且需要额外工艺。根据应用，这些背面盖结构中的任一个可以被接合在第一背面过孔和第二背面过孔下面。
图12A至图12E是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。更具体地，这些图描述了用于加工顶盖结构的盲过孔中介层“602”版本的附加步骤。图12A示出了在顶盖结构中具有盲过孔152的声谐振器器件1201。在图12B中，中介层衬底119被减薄，其形成减薄的中介层衬底118，以暴露盲过孔152。该减薄工艺可以是如针对晶种衬底的减薄所描述的研磨工艺和蚀刻工艺的组合。在图12C中，可以应用再分布层(RDL)工艺和金属化工艺来创建顶盖接合焊盘160，该顶盖接合焊盘160形成为叠置在盲过孔152上并且电耦接至盲过孔152。如图12D所示，可以应用球栅阵列(BGA)工艺以形成叠置在顶盖接合焊盘160上并电耦接到顶盖接合焊盘160的焊球170。该工艺使声谐振器器件准备好用于引线接合171，如图12E所示。
图13是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。如图所示，器件1300包括两个完全加工的声谐振器器件，这两个声谐振器器件准备进行分割以产生单独的器件。在示例中，可以使用晶片切割锯工艺、激光切割分割工艺(a lasercut singulation process)或其他工艺以及它们的组合来完成芯片分割工艺。
图14A至图14G是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。该方法示出了制造与图1B中示出的声谐振器器件类似的声谐振器器件的过程。用于声谐振器的该示例的方法可以经历与在图1-图5中描述的类似的步骤。图14A示出了该方法与先前所述的方法不同的地方。在此，顶盖结构衬底119仅包括具有一个或更多个底部接合焊盘142的一个金属化层。与图6相比，在顶盖结构中不存在过孔结构，因为互连将形成在声谐振器器件的底侧上。
图14B至图14F描绘了与第一加工流程中所描述的那些类似的方法步骤。图14B可以表示通过接合焊盘(140、142)和顶侧金属141(现在表示为接合焊盘144和具有顶侧金属插塞146的顶侧金属145)将顶盖结构接合到压电层120的方法步骤。图14C可以表示类似于图8中描述的使晶种衬底110减薄的方法步骤，以形成减薄的晶种衬底111。图14D可以表示类似于图9A中所描述的形成第一背面沟槽和第二背面沟槽的方法步骤。图14E可以表示类似于图10中所描述的形成背面金属电极131和背面金属插塞147的方法步骤。图14F可以表示类似于图11A和11B中描述的接合背面盖结构162的方法步骤。
图14G示出了不同于先前所描述的加工流程的另一个步骤。这里，背面接合焊盘171、172和173形成在背面盖结构162内。在示例中，可以通过类似于用于形成其他金属材料的掩模、蚀刻和金属沉积工艺来形成这些背面接合焊盘171-173。可以应用BGA工艺以形成与这些背面接合焊盘171-173接触的焊球170，这为声谐振器器件1407准备以用于引线接合。
图15A至图15E是示出了根据本发明的示例的用于制造声谐振器器件的方法的步骤的简化图。该方法示出了制造与图1B中示出的声谐振器器件类似的声谐振器器件的过程。该示例的方法可以经历与图1-图5中描述的类似的步骤。图15A示出了该方法与先前描述的方法不同的地方。具有临时粘合剂层217的临时载体218附接到衬底。在具体示例中，临时载体218可以包括玻璃晶片、硅晶片或其他晶片等。
图15B至图15F描绘了与第一加工流程中所描述的那些类似的方法步骤。图15B可以表示类似于图8中所描述的使晶种衬底110减薄的方法步骤，以形成减薄的衬底111。在具体示例中，晶种衬底110的减薄可以包括背面研磨工艺以及随后的应力去除工艺。应力去除工艺可以包括干法蚀刻、化学机械平坦化(CMP)和退火工艺。
图15C可以表示形成共享背面沟槽113的方法步骤，类似于图9A中所描述的技术。主要区别在于，共享背面沟槽被配置在顶侧金属电极130、顶侧微沟槽121和顶侧金属插塞146下面。在示例中，共享背面沟槽113是可以在尺寸、形状(所有可能的几何形状)和侧壁轮廓(锥形凸面、锥形凹面或直角)方面变化的背面谐振器腔。在具体示例中，共享背面沟槽113的形成可以包括光刻蚀刻工艺，该工艺可以包括背面衬底111的背对前对准和干法蚀刻。压电层120可以用作用于形成共享背面沟槽113的蚀刻停止层。
图15D可以表示类似于图10中所描述的形成背面金属电极131和背面金属147的方法步骤。在示例中，背面金属电极131的形成可以包括在共享背面沟槽113内的金属材料的沉积和图案化。这里，背面金属131用作微过孔121内的电极和背面插塞/连接金属147。金属的厚度、形状和类型可以根据谐振器/滤波器设计而变化。作为示例，背面电极131和过孔插塞金属147可以是不同的金属。在具体示例中，这些背面金属131、147可以沉积和图案化在压电层120的表面上或重新路由到衬底112的背面。在示例中，背面金属电极可以被图案化，使得其被配置在共享背面沟槽的边界内，使得背面金属电极不与在共享背面沟槽的形成期间所创建的晶种衬底的一个或更多个侧壁接触。
图15E可以表示类似于图11A和11B中所描述的接合背面盖结构162的方法步骤，在临时载体218的去接合和器件的顶侧的清洁之后以去除临时粘合剂217。本领域普通技术人员将认识到先前描述的方法步骤的其他变化、修改和替代。
如本文中所使用的，术语“衬底”可以指体衬底或者可以包括叠置的生长结构，诸如铝、镓、或铝和镓的三元化合物以及含氮的外延区域或功能区域、组合等。
使用本发明实现了优于现有技术的一个或更多个益处。特别地，根据本领域普通技术人员，在使用常规材料和/或方法时，可以以相对简单和成本有效的方式制造本器件。使用本方法，人们可以通过晶片级工艺使用多种三维堆叠方式来创建可靠的基于单晶的声谐振器。这种滤波器或谐振器可以在RF滤波器设备、RF滤波器系统等中实现。根据实施例，可以实现这些益处中的一个或更多个。当然，可以有其他变化、修改和替换。
随着4G LTE和5G日益流行，无线数据通信需要具有大约5GHz和更高频率的高性能RF滤波器。体声波谐振器(BAWR)广泛用于以大约3GHz和更低的频率操作的这种滤波器中，体声波谐振器(BAWR)是用于满足这种需求的主要候选物。当前的体声波谐振器使用多晶压电AlN薄膜，其中，每个晶粒的c轴垂直于膜表面对准，以允许高的压电性能，而晶粒的a或b轴随机分布。当压电膜的厚度约为1um及以上时，这种特殊的颗粒分布工作良好，厚度约为1um及以上是在1GHz至3GHz的频率范围内操作的体声波(BAW)滤波器的理想厚度。然而，随着厚度减小至低于约0.5um，多晶压电膜的质量迅速下降，这对于在5GHz及以上的频率下操作的谐振器和滤波器是必需的。
在兼容的结晶衬底上生长的单晶或外延压电薄膜表现出良好的结晶质量和高的压电性能，甚至低至非常薄的厚度，例如，0.4um。本发明提供针对高频BAW滤波器应用的具有单晶或外延压电薄膜的高质量体声波谐振器的制造方法和结构。
BAWR需要结晶形式(即多晶或单晶)的压电材料，例如AlN。膜的质量在很大程度上取决于膜在其上生长的层的化学、结晶或地形质量。在常规的BAWR工艺(包括膜体声波谐振器(FBAR)或牢固安装的谐振器(SMR)几何结构)中，压电膜生长在图案化的底部电极上，该底部电极通常由钼(Mo)、钨(W)或钌(Ru)制成。图案化底部电极的表面几何形状显著影响压电膜的结晶取向和结晶质量，从而需要对结构进行复杂的修改。
因此，本发明使用单晶压电膜和薄膜转移工艺来生产用于RF滤波器的具有增强的最终品质因数和机电耦接的BAWR。这种方法和结构有助于使用单晶或外延压电膜来制造RF滤波器的方法和结构，以满足当代数据通信的不断增长的需求。
在示例中，本发明提供了用于声谐振器器件的转移结构和工艺，该转移结构和工艺提供了用于优异的声波控制和高频的高Q的平坦的、高质量的单晶压电膜。如上所述，多晶压电层限制高频的Q。而且，在图案化电极上生长外延压电层会影响压电层的结晶取向，这限制了对所得谐振器进行严格边界控制的能力。如下面进一步描述的，本发明的实施例可以克服这些限制并且表现出改进的性能和成本效率。
图16A-图16C至图31A-图31C示出了一种使用具有牺牲层的转移结构来制造声谐振器器件的方法。在下面描述的这些图系列中，“A”图示出了简化图，其示出了根据本发明的各种实施例的单晶谐振器器件的顶部截面图。“B”图示出了简化图，其示出了“A”图中的相同器件的纵向截面图。类似地，“C”图示出了简化图，其示出了“A”图中的相同器件的横向截面图。在一些情况下，某些特征被省略以突出其他特征和此类特征之间的关系。本领域普通技术人员将认识到这些图系列中所示的示例的变化、修改和替代。
图16A-图16C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在生长衬底1610上的压电膜1620的方法步骤。在示例中，生长衬底1610可以包括硅(S)、碳化硅(SiC)、蓝宝石或其他类似材料。压电薄膜1620可以是包括(诸如氮化铝(AlN)、氮化镓(GaN)或其他类似材料的)III族氮化物的膜。此外，该压电衬底可以进行厚度修整。在一些实施例中，可以如上参考图60-图64所述来形成(具有或不具有晶种层的)压电薄膜1620。
图17A-图17C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电薄膜1620的表面区域的第一电极1710的方法步骤。在示例中，第一电极1710可以包括钼(Mo)、钌(Ru)、钨(W)或其他类似材料。在具体示例中，第一电极1710可以经受具有斜率的干法蚀刻。例如，斜率可以是大约60度。
图18A-图18C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第一电极1710和压电薄膜1620上的第一钝化层1810的方法步骤。在示例中，第一钝化层1810可以包括氮化硅(SiN)、氧化硅(SiOx)或其他类似材料。在具体示例中，第一钝化层1810可以具有约50nm到约100nm范围内的厚度。
图19A-图19C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第一电极1810的一部分和压电膜1620的一部分上的牺牲层1910的方法步骤。在示例中，牺牲层1910可以包括多晶硅(poly-Si)、非晶硅(a-Si)或其他类似材料。在具体示例中，该牺牲层1910可以经受具有斜率的干法蚀刻且以约1um的厚度沉积。进一步地，磷掺杂的SiO.sub.2(PSG)可以用作具有不同支撑层(例如，SiNx)组合的牺牲层。
图20A-图20C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在牺牲层1910、第一电极1710和压电薄膜1620上的支撑层2010的方法步骤。在示例中，支撑层2010可以包括二氧化硅(SiO.sub.2)、氮化硅(SiN)或其他类似材料。在具体示例中，该支撑层2010可以以约2-3um的厚度沉积。如上所述，在PSG牺牲层的情况下，可以使用其他支撑层(例如，SiNx)。
图21A-图21C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了抛光支撑层2010以形成抛光的支撑层2011的方法步骤。在示例中，抛光工艺可以包括化学机械平坦化工艺等。
图22A-图22C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了翻转器件并物理地耦接叠置在支撑层2011上，支撑层2011叠置在接合衬底2210上。在示例中，接合衬底2210可以包括叠置在具有硅(Si)、蓝宝石(Al.sub.2O.sub.3)、二氧化硅(SiO.sub.2)、碳化硅(SiC)或其他类似材料的衬底上的接合支撑层2220(SiO.sub.2或类似材料)。在具体实施例中，接合衬底2210的接合支撑层2220物理地耦接到经抛光的支撑层2011。此外，物理耦接工艺可以包括室温接合工艺，然后是300摄氏度的退火工艺。
图23A-图23C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了去除生长衬底1610或以其他方式转移压电薄膜1620的方法步骤。在示例中，去除工艺可以包括研磨工艺、毯式蚀刻工艺、膜转移工艺、离子注入转移工艺、激光裂纹转移工艺等以及它们的组合。
进一步参考图23A-图23C，可以去除生长衬底1610以暴露压电薄膜1620的背面表面。暴露的压电薄膜1620的背面表面也可以被加工以去除压电薄膜1620的第一形成部分。如由本发明人所了解的，(在高温或低温下通过溅射、CVD或其他工艺)首先形成的压电薄膜1620的部分可以具有比稍后形成的部分较低的结晶质量。因此，与生长衬底1610接触的压电薄膜1620的第一形成部分和紧邻第一形成部分的部分可以具有比稍后形成的部分较低的结晶质量。
如由本发明人进一步了解的，去除首先在生长衬底上形成的压电薄膜的部分可以消除压电薄膜的较低结晶度部分，使得压电薄膜1620的剩余部分具有更高结晶度。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
图24A-图24C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在叠置在第一电极1710上的压电膜1620(变成压电膜1621)内形成电极接触过孔2410且在压电膜1620和叠置在牺牲层1910上的第一钝化层1810内形成一个或更多个释放孔2420的方法步骤。过孔形成工艺可以包括各种类型的蚀刻工艺。
图25A-图25C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电膜1621的第二电极2510的方法步骤。在示例中，第二电极2510的形成包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻第二电极2510以形成电极腔2511并且从第二电极去除部分2511以形成顶部金属2520。进一步地，顶部金属2520通过电极接触过孔2410物理地耦接到第一电极1720。
图26A-图26C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第二电极2510的一部分和压电膜1621的一部分上的第一接触金属2610以及形成叠置在顶部金属2520的一部分和压电膜1621的一部分上的第二接触金属2611的方法步骤。在示例中，第一接触金属和第二接触金属可以包括金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铝青铜(AlCu)、或这些材料或其他类似材料的相关合金。
图27A-图27C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第二电极2510、顶部金属2520和压电膜1621上的第二钝化层2710的方法步骤。在示例中，第二钝化层2710可以包括氮化硅(SiN)、氧化硅(SiOx)或其他类似材料。在具体示例中，第二钝化层2710可以具有约50nm至约100nm范围内的厚度。
图28A-图28C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了去除牺牲层1910以形成空气腔2810的方法步骤。在示例中，去除工艺可以包括多晶硅蚀刻或a-Si蚀刻等。
图29A-图29C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第二电极2510和顶部金属2520进行加工，以形成经加工的第二电极2910和经加工的顶部金属2920的方法步骤。该步骤可以在第二电极2510和顶部金属2520的形成之后。在示例中，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成经加工的顶部金属2920和具有电极腔2912的经加工的第二电极2910。通过去除部分2911，经加工的顶部金属2920与经加工的第二电极2910保持分离。在具体示例中，经加工的第二电极2910的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极2910上以增加Q。
图30A-图30C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极1710进行加工以形成经加工的第一电极2310的方法步骤。该步骤可以在第一电极1710的形成之后。在示例中，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成具有电极腔的经加工的第一电极3010，类似于经加工的第二电极2910。空气腔2811示出了由于经加工的第一电极3010引起的腔形状的变化。在具体示例中，经加工的第一电极3010的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极3010上以增加Q。
图31A-图31C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极1710进行加工以形成经加工的第一电极2310以及对第二电极2510/顶部金属2520进行加工以形成经加工的第二电极2910/经加工的顶部金属2920的方法步骤。这些步骤可以在每个相应电极的形成之后，如图29A-图29C和图30A-图30C所描述的。本领域普通技术人员将认识到其他变化、修改和替换。
图32A-图32C至图46A-图46C示出了一种使用不具有牺牲层的转移结构来制造声谐振器器件的方法。在下面描述的这些图系列中，“A”图示出了简化图，其示出了根据本发明的各种实施例的单晶谐振器器件的顶部截面图。“B”图示出了简化图，其示出了“A”图中的相同器件的纵向截面图。类似地，“C”图示出了简化图，其示出了“A”图中的相同器件的横向截面图。在一些情况下，某些特征被省略以突出其他特征和此类特征之间的关系。本领域普通技术人员将认识到这些图系列中所示的示例的变化、修改和替代。
图32A-图32C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在生长衬底3210上的压电膜3220的方法步骤。在示例中，生长衬底3210可以包括硅(S)、碳化硅(SiC)、或其他类似材料。压电膜3220可以是包括氮化铝(AlN)、氮化镓(GaN)或其他类似材料的外延膜。此外，该压电衬底可以进行厚度修整。在一些实施例中，可以如上文参考图16和图60-图64所述来形成(具有或不具有晶种层的)压电薄膜3220。
图33A-图33C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电膜3220的表面区域的第一电极3310的方法步骤。在示例中，第一电极3310可以包括钼(Mo)、钌(Ru)、钨(W)或其他类似材料。在具体示例中，第一电极3310可以经受具有斜率的干法蚀刻。例如，斜率可以大约是60度。
图34A-图34C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第一电极3310和压电膜3220上的第一钝化层3410的方法步骤。在示例中，第一钝化层3410可以包括氮化硅(SiN)、氧化硅(SiOx)或其他类似材料。在具体示例中，第一钝化层3410可以具有约50nm到约100nm范围内的厚度。
图35A-图35C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第一电极3310和压电膜3220上的支撑层3510的方法步骤。在示例中，支撑层3510可以包括二氧化硅(SiO.sub.2)、氮化硅(SiN)或其他类似材料。在具体示例中，该支撑层3510可以以约2-3um的厚度沉积。如上所述，在PSG牺牲层的情况下，可以使用其他支撑层(例如，SiNx)。
图36A-图36C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在区域3610中加工支撑层3510(以形成支撑层3511)的可选方法步骤。在示例中，加工可以包括支撑层3510的部分蚀刻以创建平坦的接合表面。在具体示例中，加工可以包括腔区域。在其他示例中，该步骤可以替换为抛光工艺，诸如化学机械平坦化工艺等。
图37A-图37C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在支撑层3511的一部分内形成空气腔3710(以形成支撑层3512)的方法步骤。在示例中，腔形成可以包括在第一钝化层3410处停止的蚀刻工艺。
图38A-图38C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在压电膜3220的一部分内形成穿过第一钝化层3410的一个或更多个腔通气孔3810的方法步骤。在示例中，腔通气孔3810连接到空气腔3710上。
图39A-图39C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了翻转器件并示出了物理地耦接叠置的支撑层3512，支撑层3512叠置在接合衬底3910上。在示例中，接合衬底3910可以包括叠置在具有硅(Si)、蓝宝石(Al.sub.2O.sub.3)、二氧化硅(SiO.sub.2)、碳化硅(SiC)或其他类似材料的衬底上的接合支撑层3920(SiO.sub.2或类似材料)。在具体实施例中，接合衬底3910的接合支撑层3920物理地耦接到经抛光的支撑层3512。此外，物理耦接工艺可以包括室温接合工艺，然后是300摄氏度的退火工艺。
图40A-图40C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了去除生长衬底3210或以其他方式转移压电膜3220的方法步骤。在示例中，去除工艺可以包括研磨工艺、毯式蚀刻工艺、膜转移工艺、离子注入转移工艺、激光裂纹转移工艺等以及它们的组合。
进一步参考图40A-图40C，可以去除生长衬底3210以暴露压电薄膜3220的背面表面。暴露的压电薄膜1620的背面表面也可以被加工以去除压电薄膜1620的第一形成部分。如由本发明人所了解的，(在高温或低温下通过溅射、CVD或其他工艺)首先形成的压电薄膜3220的部分可以具有比稍后形成的部分较低的结晶质量。因此，与生长衬底3210接触的压电薄膜3220的第一形成部分和紧邻第一形成部分的部分可以具有比稍后形成的部分较低的结晶质量。
如由本发明人进一步了解的，去除首先在生长衬底上形成的压电薄膜的部分可以消除压电薄膜的较低结晶度部分，使得压电薄膜3220的剩余部分具有更高结晶度。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
图41A-图41C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在叠置在第一电极3310上的压电膜3220内形成电极接触过孔4110的方法步骤。过孔形成工艺可以包括各种类型的蚀刻工艺。
图42A-图42C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电膜3220上的第二电极4210的方法步骤。在示例中，第二电极4210的形成包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻第二电极4210以形成电极腔4211并且从第二电极去除部分4211以形成顶部金属4220。此外，顶部金属4220通过电极接触过孔4110物理地耦接到第一电极3310。
图43A-图43C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第二电极4210的一部分和压电膜3220的一部分上的第一接触金属4310以及形成叠置在顶部金属4220的一部分和压电膜3220的一部分上的第二接触金属4311的方法步骤。在示例中，第一和第二接触金属可以包括金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铝青铜(AlCu)或其他类似材料。该图还示出了形成叠置在第二电极4210、顶部金属4220和压电膜3220上的第二钝化层4320的方法步骤。在示例中，第二钝化层4320可以包括氮化硅(SiN)、氧化硅(SiOx)或其他类似材料。在具体示例中，第二钝化层4320可以具有约50nm至约100nm范围内的厚度。
图44A-图44C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第二电极4210和顶部金属4220进行加工，以形成经加工的第二电极4410和经加工的顶部金属4420的方法步骤。该步骤可以在第二电极4210和顶部金属4220的形成之后。在示例中，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成经加工的顶部金属4420和具有电极腔4412的经加工的第二电极4410。通过去除部分4411，经加工的顶部金属4420与经加工的第二电极4410保持分离。在具体示例中，经加工的第二电极4410的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极4410上以增加Q。
图45A-图45C是示出了根据本发明另一示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用牺牲层的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极3310进行加工，以形成经加工的第一电极4510的方法步骤。该步骤可以在第一电极3310的形成之后。在示例中，类似于经加工的第二电极4410，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成具有电极腔的经加工的第一电极4510。空气腔3711示出了由于经加工的第一电极4510引起的腔形状的变化。在具体示例中，经加工的第一电极4510的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极4510上以增加Q。
图46A-图46C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图和使用牺牲层用于单晶声谐振器器件的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极3310进行加工以形成经加工的第一电极4510以及对第二电极4210/顶部金属4220进行加工以形成经加工的第二电极4410/经加工的顶部金属4420的方法步骤。这些步骤可以在每个相应电极的形成之后，如图44A-图44C和图45A-图45C所描述的。本领域普通技术人员将认识到其他变化、修改和替换。
图47A-图47C至图59A-图59C示出了一种使用具有多层反射镜结构的转移结构来制造声谐振器器件的方法。在下面描述的这些图系列中，“A”图示出了简化图，其示出了根据本发明的各种实施例的单晶谐振器器件的顶部截面图。“B”图示出了简化图，其示出了“A”图中的相同器件的纵向截面图。类似地，“C”图示出了简化图，其示出了“A”图中的相同器件的横向截面图。在一些情况下，某些特征被省略以突出其他特征和此类特征之间的关系。本领域普通技术人员将认识到这些图系列中所示的示例的变化、修改和替代。
图47A-图47C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在生长衬底4710上的压电膜4720的方法步骤。在示例中，生长衬底4710可以包括硅(S)、碳化硅(SiC)或其他类似材料。压电薄膜4720可以是包括氮化铝(AlN)、氮化镓(GaN)或其他类似材料的外延膜。此外，该压电衬底可以进行厚度修整。在一些实施例中，可以如上参考图60-图64所述来形成(具有或不具有晶种层的)压电薄膜4720。
图48A-图48C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电膜4720的表面区域上的第一电极4810的方法步骤。在示例中，第一电极4810可以包括钼(Mo)、钌(Ru)、钨(W)、或其他类似材料。在具体示例中，第一电极4810可以经受具有斜率的干法蚀刻。例如，斜率可以是大约60度。
图49A-图49C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成多层反射镜或反射器结构的方法步骤。在示例中，多层反射镜包括至少一对具有低阻抗层4910和高阻抗层4920的层。在图49A-图49C中，示出了两对低/高阻抗层(低：4910和4911；高：4920和4921)。在示例中，反射镜/反射器区可以大于谐振器区并且可以包围谐振器区。在具体实施例中，每一层厚度是在目标频率下的声波的波长的约1/4。可以顺序地沉积这些层并在之后进行蚀刻，或者可以单独地沉积并蚀刻每一层。在另一个示例中，可以在反射镜结构被图案化之后图案化第一电极4810。
图50A-图50C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在反射镜结构(层4910、4911、4920和4921)、第一电极4810和压电膜4720上的支撑层5010的方法步骤。在示例中，支撑层5010可以包括二氧化硅(SiO.sub.2)、氮化硅(SiN)或其他类似材料。在具体示例中，该支撑层5010可以以约2-3um的厚度沉积。如上所述，可以使用其他支撑层(例如，SiNx)。
图51A-图51C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了抛光支撑层5010以形成抛光的支撑层5011的方法步骤。在示例中，抛光工艺可以包括化学机械平坦化工艺等。
图52A-图52C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了翻转器件并示出了叠置在接合衬底5210上的物理地耦接叠置的支撑层5011。在示例中，接合衬底5210可以包括叠置在具有硅(Si)、蓝宝石(Al.sub.2O.sub.3)、二氧化硅(SiO.sub.2)、碳化硅(SiC)或其他类似材料的衬底上的接合支撑层5220(SiO.sub.2或类似材料)。在具体实施例中，接合衬底5210的接合支撑层5220物理地耦接到经抛光的支撑层5011。此外，物理耦接工艺可以包括室温接合工艺，然后是300摄氏度的退火工艺。
图53A-图53C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了去除生长衬底4710或以其他方式转移压电薄膜4720的方法步骤。在示例中，去除工艺可以包括研磨工艺、毯式蚀刻工艺、膜转移工艺、离子注入转移工艺、激光裂纹转移工艺等以及它们的组合。
进一步参考图53A-图53C，可以去除生长衬底4710以暴露压电薄膜4720的背面表面。暴露的压电薄膜4720的背面表面也可以被加工以去除压电薄膜4720的第一形成部分。如由本发明人所了解的，(在高温或低温下通过溅射、CVD或其他工艺)首先形成的压电薄膜4720的部分可以具有比稍后形成的部分较低的结晶质量。因此，与生长衬底1610接触的压电薄膜4720的第一形成部分和紧邻第一形成部分的部分可以具有比稍后形成的部分较低的结晶质量。
如由本发明人进一步了解的，去除首先在生长衬底上形成的压电薄膜的部分可以消除压电薄膜的较低结晶度部分，使得压电薄膜4720的剩余部分具有更高的结晶度。例如，在一些实施例中，可以加工AlN或AlScN的压电薄膜以从膜的背面(首先在衬底上形成的部分)去除约至少500埃的材料，使得剩余部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。在一些实施例中，压电薄膜的结晶度可以在使用XRD测量的FWHM处约1.0度至FWHM处约0.5度之间的范围内。
图54A-图54C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了在叠置在第一电极4810上的压电膜4720内形成电极接触过孔5410的方法步骤。过孔形成工艺可以包括各种类型的蚀刻工艺。
图55A-图55C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在压电膜4720上的第二电极5510的方法步骤。在示例中，第二电极5510的形成包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻第二电极5510以形成电极腔5511并且从第二电极去除部分5511以形成顶部金属5520。进一步地，顶部金属5520通过电极接触过孔5410物理地耦接到第一电极5520。
图56A-图56C是示出了根据本发明的示例的单晶声谐振器器件的各个截面图的简化图和用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了形成叠置在第二电极5510的一部分和压电膜4720的一部分上的第一接触金属5610以及形成叠置在顶部金属5520的一部分和压电膜4720的一部分上的第二接触金属5611的方法步骤。在示例中，第一接触金属和第二接触金属可以包括金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铝青铜(AlCu)或其他类似材料。该图还示出了形成叠置在第二电极5510、顶部金属5520和压电膜4720上的第二钝化层5620的方法步骤。在示例中，第二钝化层5620可以包括氮化硅(SiN)、氧化硅(SiOx)或其他类似材料。在具体示例中，第二钝化层5620可以具有约50nm到约100nm范围内的厚度。
图57A-图57C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第二电极5510和顶部金属5520进行加工以形成经加工的第二电极5710和经加工的顶部金属5720的方法步骤。该步骤可以在第二电极5710和顶部金属5720的形成之后。在示例中，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成经加工的顶部金属5720和具有电极腔5712的经加工的第二电极5410。通过去除部分5711，经加工的顶部金属5720与经加工的第二电极5710保持分离。在具体示例中，这种加工给予第二电极和顶部金属更大的厚度，同时创建电极腔5712。在具体示例中，经加工的第二电极5710的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极5710上以增加Q。
图58A-图58C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极4810进行加工以形成经加工的第一电极5810的方法步骤。该步骤可以在第一电极4810的形成之后。在示例中，对这两个组件的加工包括沉积钼(Mo)、钌(Ru)、钨(W)或其他类似材料；然后蚀刻(例如，干法蚀刻等)这种材料以形成具有电极腔的经加工的第一电极5810，类似于经加工的第二电极5710。与先前两个示例相比，不存在空气腔。在具体示例中，经加工的第一电极5810的特征在于添加了能量限制结构，该能量限制结构被配置在经加工的第二电极5810上以增加Q。
图59A-图59C是示出了根据本发明的另一示例的单晶声谐振器器件的各个截面图的简化图以及用于单晶声谐振器器件的使用多层反射镜的转移工艺的方法步骤的各个截面图的简化图。如图所示，这些图示出了对第一电极4810进行加工以形成经加工的第一电极5810，以及对第二电极5510/顶部金属5520进行加工以形成经加工的第二电极5710/经加工的顶部金属5720的方法步骤。这些步骤可以在每个相应电极的形成之后，如图57A-图57C和图58A-图58C中所描述的。本领域普通技术人员将认识到其他变化、修改和替换。
在与转移工艺相关的前述示例中的每一个中，可以在第一电极、第二电极或两者上形成能量限制结构。在示例中，这些能量限制结构是围绕谐振器区的质量负载区。谐振器区是第一电极、压电层和第二电极重叠的区。能量限制结构中的较大质量负载降低了谐振器的截止频率。截止频率是声波可以在与压电膜的表面平行的方向上传播的频率的下限或上限。因此，截止频率是波沿着厚度方向行进的谐振频率，因此由沿着垂直方向的谐振器的总堆叠结构确定。在压电膜(例如，AlN)中，频率低于截止频率的声波可以沿着膜的表面在平行方向上传播，即，声波表现出高频带截止型色散特性。在这种情况下，围绕谐振器的质量负载区提供防止声波传播到谐振器外部的屏障。通过这样做，该特征增加了谐振器的品质因数并且改善了谐振器的性能，因此改善了滤波器的性能。
此外，顶部单晶压电层可以由多晶压电膜替代。在这样的膜中，与靠近表面的膜的上部相比，靠近与衬底的界面的下部具有较差的结晶质量，具有较小晶粒尺寸和更宽的压电极化取向分布。这是由于压电膜的多晶生长，即，成核和初始膜具有随机的结晶取向。考虑到AlN作为压电材料，沿着c轴或偏振取向的生长速率高于随着膜生长较厚而增加晶粒的比例的其他结晶取向，其中c轴垂直于生长表面。在具有约1um厚度的典型多晶AlN膜中，靠近表面的膜的上部在压电极化方面具有更好的结晶质量和更好的对准。通过使用本发明中考虑的薄膜转移工艺，可以在具有非常薄的压电膜的高频BAW谐振器中使用多晶膜的上部。这可以通过在生长衬底去除工艺期间去除压电层的一部分来完成。当然，可以有其他变化、修改和替换。
虽然以上是对具体实施例的完整描述，但是可以使用各种修改、替代构造和等效物。作为示例，封装器件可以包括上述以及在本说明书之外的元件的任何组合。因此，以上描述和图示不应被视为限制由所附权利要求限定的本发明的范围。

Claims (41)

1.一种形成压电薄膜的方法，所述方法包括：
将惰性气体和氮工艺气体提供至工艺室，所述工艺室包括衬底和靶，所述靶包括一种或更多种III族元素；
将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上，以在所述衬底的第一表面上提供包括所述一种或更多种III族元素的氮化物的所述压电薄膜；
加工所述衬底的第二表面，以从所述衬底的第二表面下方提供所述压电薄膜的暴露表面，所述衬底的第二表面与所述衬底的第一表面相对，其中，所述压电薄膜的所述暴露表面包括所述压电薄膜的第一结晶质量部分；
去除所述压电薄膜的所述暴露表面的部分以访问所述压电薄膜的第二结晶质量部分，所述压电薄膜的第二结晶质量部分被所述压电薄膜的第一结晶质量部分覆盖，其中，所述压电薄膜的第二结晶质量部分具有比所述压电薄膜的第一结晶质量部分更高的质量；以及
加工所述压电薄膜的第二结晶质量部分，以在所述压电薄膜的第二结晶质量部分上提供声谐振器器件。
2.根据权利要求1所述的方法，所述压电薄膜包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。
3.根据权利要求2所述的方法，其中，去除所述压电薄膜的暴露表面的部分包括：去除约500埃的所述压电薄膜以暴露所述压电薄膜的第二结晶质量部分。
4.根据权利要求3所述的方法，还包括：
在所述压电薄膜的第二结晶质量部分上形成第一电极；
在所述第一电极上形成牺牲层；
在所述牺牲层上形成支撑层；以及
其中，加工所述压电薄膜的第二结晶质量部分包括：在通过去除约500埃的所述压电薄膜而暴露的所述第二结晶质量部分中形成开口，以暴露所述第一电极。
5.根据权利要求3所述的方法，还包括：
在所述压电薄膜的第二结晶质量部分上形成第一电极；
在所述第一电极上形成支撑层，以在所述支撑层中具有凹槽以提供对所述第一电极的访问；
将接合衬底耦接到所述支撑层以在所述第一电极与所述接合衬底之间形成腔；以及
其中，加工所述压电薄膜的第二结晶质量部分包括：在通过去除约500埃的所述压电薄膜而暴露的第二结晶质量压电薄膜中形成开口，以暴露所述第一电极。
6.根据权利要求3所述的方法，还包括：
在所述压电薄膜的第二结晶质量部分上形成第一电极；
在所述第一电极上形成多层反射镜或反射器结构；
在所述多层反射镜或反射器结构上形成支撑层，以在所述支撑层中具有凹槽以提供对所述第一电极的访问；
将接合衬底耦接到所述支撑层；以及
其中，加工所述压电薄膜的第二结晶质量部分包括：在通过去除约500埃的所述压电薄膜而暴露的第二结晶质量压电薄膜中形成开口，以暴露所述第一电极。
7.根据权利要求1所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约350摄氏度至约850摄氏度之间的范围内的温度。
8.根据权利要求1所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约400摄氏度至约600摄氏度之间的范围内的温度。
9.根据权利要求1所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：在形成所述压电薄膜之前，将包括所述一种或更多种III族元素的晶种层直接溅射到所述衬底的第一表面上以形成成核层。
10.根据权利要求9所述的方法，还包括：
将所述一种或更多种III族元素溅射到所述成核层上，以形成所述压电薄膜。
11.根据权利要求7所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。
12.根据权利要求1所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用XRD测量的在FWHM处约1.0度至在FWHM处约0.5度之间的范围内的结晶度。
13.一种形成压电薄膜的方法，所述方法包括：
将惰性气体和氮工艺气体提供至工艺室，所述工艺室包括衬底和靶，所述靶包括一种或更多种III族元素；
将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上，以在所述衬底的第一表面上提供包括所述一种或更多种III族元素的氮化物的所述压电薄膜；
在所述压电薄膜上形成第一电极；
在所述第一电极上形成牺牲层；
加工所述衬底的第二表面，以从所述衬底的第二表面下方提供所述压电薄膜的暴露表面，所述衬底的第二表面与所述衬底的第一表面相对，其中，所述压电薄膜的所述暴露表面包括所述压电薄膜的第一结晶质量部分；
去除所述压电薄膜的所述暴露表面的部分以访问所述压电薄膜的第二结晶质量部分，所述压电薄膜的第二结晶质量部分被所述压电薄膜的第一结晶质量部分覆盖，其中，所述压电薄膜的第二结晶质量部分具有比所述压电薄膜的第一结晶质量部分更高的质量；以及
加工所述压电薄膜的第二结晶质量部分，以在所述压电薄膜的第二结晶质量部分上提供声谐振器器件。
14.根据权利要求13所述的方法，所述压电薄膜包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。
15.根据权利要求14所述的方法，其中，去除所述压电薄膜的暴露表面的部分包括：去除约500埃的所述压电薄膜以暴露所述压电薄膜的第二结晶质量部分。
16.根据权利要求14所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约350摄氏度至约850摄氏度之间的范围内的温度。
17.根据权利要求14所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约400摄氏度至约600摄氏度之间的范围内的温度。
18.根据权利要求14所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：在形成所述压电薄膜之前，将包括所述一种或更多种III族元素的晶种层直接溅射到所述衬底的第一表面上以形成成核层。
19.根据权利要求18所述的方法，还包括：
将所述一种或更多种III族元素溅射到所述成核层上，以形成所述压电薄膜。
20.根据权利要求16所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。
21.根据权利要求20所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用XRD测量的在FWHM处约1.0度至在FWHM处约0.5度之间的范围内的结晶度。
22.一种形成压电薄膜的方法，所述方法包括：
将惰性气体和氮工艺气体提供至工艺室，所述工艺室包括衬底和靶，所述靶包括一种或更多种III族元素；
将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上，以在所述衬底的第一表面上提供包括所述一种或更多种III族元素的氮化物的所述压电薄膜；
在所述压电薄膜上形成第一电极；
在所述第一电极上形成支撑层，以在所述支撑层中具有凹槽以提供对所述第一电极的访问；
将接合衬底耦接到所述支撑层以在所述第一电极与所述接合衬底之间形成腔；
加工所述衬底的第二表面，以从所述衬底的第二表面下方提供所述压电薄膜的暴露表面，所述衬底的第二表面与所述衬底的第一表面相对，其中，所述压电薄膜的所述暴露表面包括所述压电薄膜的第一结晶质量部分；
去除所述压电薄膜的所述暴露表面的部分以访问所述压电薄膜的第二结晶质量部分，所述压电薄膜的第二结晶质量部分被所述压电薄膜的第一结晶质量部分覆盖，其中，所述压电薄膜的第二结晶质量部分具有比所述压电薄膜的第一结晶质量部分更高的质量；以及
加工所述压电薄膜的第二结晶质量部分，以在所述压电薄膜的第二结晶质量部分上提供声谐振器器件。
23.根据权利要求22所述的方法，其中，所述压电薄膜包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。
24.根据权利要求23所述的方法，其中，加工所述压电薄膜的第二结晶质量部分包括：在通过去除约500埃的所述压电薄膜而暴露的第二结晶质量压电薄膜中形成开口，以暴露所述第一电极。
25.根据权利要求22所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约350摄氏度至约850摄氏度之间的范围内的温度。
26.根据权利要求22所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约400摄氏度至约600摄氏度之间的范围内的温度。
27.根据权利要求22所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：在形成所述压电薄膜之前，将包括所述一种或更多种III族元素的晶种层直接溅射到所述衬底的第一表面上以形成成核层。
28.根据权利要求27所述的方法，还包括：
将所述一种或更多种III族元素溅射到所述成核层上，以形成所述压电薄膜。
29.根据权利要求23所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。
30.根据权利要求29所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用XRD测量的在FWHM处约1.0度至在FWHM处约0.5度之间的范围内的结晶度。
31.一种形成压电薄膜的方法，所述方法包括：
将惰性气体和氮工艺气体提供至工艺室，所述工艺室包括衬底和靶，所述靶包括一种或更多种III族元素；
将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上，以在所述衬底的第一表面上提供包括所述一种或更多种III族元素的氮化物的所述压电薄膜；
在所述压电薄膜上形成第一电极；
在所述第一电极上形成多层反射镜或反射器结构；
在所述多层反射镜或反射器结构上形成支撑层，以在所述支撑层中具有凹槽以提供到所述第一电极的访问；
将接合衬底耦接到所述支撑层；
加工所述衬底的第二表面，以从所述衬底的第二表面下方提供所述压电薄膜的暴露表面，所述衬底的第二表面与所述衬底的第一表面相对，其中，所述压电薄膜的所述暴露表面包括所述压电薄膜的第一结晶质量部分；
去除所述压电薄膜的所述暴露表面的部分以访问所述压电薄膜的第二结晶质量部分，所述压电薄膜的第二结晶质量部分被所述压电薄膜的第一结晶质量部分覆盖，其中，所述压电薄膜的第二结晶质量部分具有比所述压电薄膜的第一结晶质量部分更高的质量；以及
加工所述压电薄膜的第二结晶质量部分，以在所述压电薄膜的第二结晶质量部分上提供声谐振器器件。
32.根据权利要求31所述的方法，所述压电薄膜包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN。
33.根据权利要求31所述的方法，其中，加工所述压电薄膜的第二结晶质量部分包括：在通过去除约500埃的所述压电薄膜而暴露的第二结晶质量压电薄膜中形成开口，以暴露所述第一电极。
34.根据权利要求31所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约350摄氏度至约850摄氏度之间的范围内的温度。
35.根据权利要求31所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：将所述衬底加热到约400摄氏度至约600摄氏度之间的范围内的温度。
36.根据权利要求31所述的方法，其中，将所述一种或更多种III族元素从所述靶溅射到所述衬底的第一表面上包括：在形成所述压电薄膜之前，将包括所述一种或更多种III族元素的晶种层直接溅射到所述衬底的第一表面上以形成成核层。
37.根据权利要求36所述的方法，还包括：
将所述一种或更多种III族元素溅射到所述成核层上，以形成所述压电薄膜。
38.根据权利要求34所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用X射线衍射(XRD)测量的在半高全宽(FWHM)处小于约1.0度至在FWHM处约10弧秒的结晶度。
39.根据权利要求38所述的方法，其中，所述压电薄膜的第二结晶质量部分具有使用XRD测量的在FWHM处约1.0度至在FWHM处约0.5度之间的范围内的结晶度。
40.一种形成压电薄膜的方法，所述方法包括：
溅射到衬底的第一表面上，以在所述衬底的第一表面上提供压电薄膜，所述压电薄膜包括AlN、AlScN、AlCrN、HfMgAlN或ZrMgAlN；
加工所述衬底的第二表面，以从所述衬底的第二表面下方提供所述压电薄膜的暴露表面，所述衬底的第二表面与所述衬底的第一表面相对，其中，所述压电薄膜的所述暴露表面包括所述压电薄膜的第一结晶质量部分；
去除所述压电薄膜的所述暴露表面的部分以访问所述压电薄膜的第二结晶质量部分，所述压电薄膜的第二结晶质量部分被所述压电薄膜的第一结晶质量部分覆盖，其中，所述压电薄膜的第二结晶质量部分具有比所述压电薄膜的第一结晶质量部分更高的质量；以及
加工所述压电薄膜的第二结晶质量部分，以在所述压电薄膜的第二结晶质量部分上提供声谐振器器件。
41.根据权利要求40所述的方法，其中，去除所述压电薄膜的暴露表面的部分包括：去除约500埃的所述压电薄膜以暴露所述压电薄膜的第二结晶质量部分。
CN202080057618.5A 2019-08-15 2020-08-10 经由去除第一溅射材料的部分而形成iii族压电薄膜的方法 Pending CN114286873A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962887126P 2019-08-15 2019-08-15
US62/887,126 2019-08-15
US16/742,202 2020-01-14
US16/742,202 US11411169B2 (en) 2017-10-16 2020-01-14 Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
PCT/US2020/045658 WO2021030289A1 (en) 2019-08-15 2020-08-10 Methods of forming group iii piezoelectric thin films via removal of portions of first sputtered material

Publications (1)

Publication Number Publication Date
CN114286873A true CN114286873A (zh) 2022-04-05

Family

ID=74569608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080057618.5A Pending CN114286873A (zh) 2019-08-15 2020-08-10 经由去除第一溅射材料的部分而形成iii族压电薄膜的方法

Country Status (4)

Country Link
KR (1) KR20220047773A (zh)
CN (1) CN114286873A (zh)
DE (1) DE112020003868T5 (zh)
WO (1) WO2021030289A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113293355B (zh) * 2021-06-11 2023-05-05 武汉大学 一种智能螺栓用AlCrN/AlScN纳米复合压电涂层及其制备方法
WO2023039570A1 (en) * 2021-09-10 2023-03-16 Akoustis, Inc. Methods of forming piezoelectric layers having alternating polarizations and related bulk acoustic wave filter devices
US20240039510A1 (en) * 2022-07-26 2024-02-01 RF360 Europe GmbH Acoustic wave devices with resonance-tuned layer stack and method of manufacture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620755A (zh) * 2001-12-17 2005-05-25 英特尔公司 获得高q值和低插入损耗的薄膜体声共振器的结构和制造过程
US20140246305A1 (en) * 2010-01-22 2014-09-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating rare-earth element doped piezoelectric material with various amounts of dopants and a selected c-axis orientation
CN105826460A (zh) * 2015-01-26 2016-08-03 Tdk株式会社 压电薄膜元件、压电致动器、压电传感器、硬盘驱动器以及喷墨打印装置
CN106341094A (zh) * 2016-08-29 2017-01-18 中国科学院半导体研究所 一种体声波器件的制备方法
US20170310299A1 (en) * 2016-02-18 2017-10-26 X-Celeprint Limited Transverse bulk acoustic wave filter
US20180054176A1 (en) * 2016-03-11 2018-02-22 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20190199316A1 (en) * 2016-03-11 2019-06-27 Akoustis, Inc. 5.5 GHz WI-FI 5G COEXISTENCE ACOUSTIC WAVE RESONATOR RF FILTER CIRCUIT

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
US10461719B2 (en) * 2009-06-24 2019-10-29 Avago Technologies International Sales Pte. Limited Acoustic resonator structure having an electrode with a cantilevered portion
US9571061B2 (en) 2014-06-06 2017-02-14 Akoustis, Inc. Integrated circuit configured with two or more single crystal acoustic resonator devices
US9537465B1 (en) 2014-06-06 2017-01-03 Akoustis, Inc. Acoustic resonator device with single crystal piezo material and capacitor on a bulk substrate
US9673384B2 (en) 2014-06-06 2017-06-06 Akoustis, Inc. Resonance circuit with a single crystal capacitor dielectric material
US9716581B2 (en) 2014-07-31 2017-07-25 Akoustis, Inc. Mobile communication device configured with a single crystal piezo resonator structure
US10700665B2 (en) * 2015-12-04 2020-06-30 Intel Corporation Film bulk acoustic resonator (FBAR) devices for high frequency RF filters

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620755A (zh) * 2001-12-17 2005-05-25 英特尔公司 获得高q值和低插入损耗的薄膜体声共振器的结构和制造过程
US20140246305A1 (en) * 2010-01-22 2014-09-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating rare-earth element doped piezoelectric material with various amounts of dopants and a selected c-axis orientation
CN105826460A (zh) * 2015-01-26 2016-08-03 Tdk株式会社 压电薄膜元件、压电致动器、压电传感器、硬盘驱动器以及喷墨打印装置
US20170310299A1 (en) * 2016-02-18 2017-10-26 X-Celeprint Limited Transverse bulk acoustic wave filter
US20180054176A1 (en) * 2016-03-11 2018-02-22 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20190199316A1 (en) * 2016-03-11 2019-06-27 Akoustis, Inc. 5.5 GHz WI-FI 5G COEXISTENCE ACOUSTIC WAVE RESONATOR RF FILTER CIRCUIT
CN106341094A (zh) * 2016-08-29 2017-01-18 中国科学院半导体研究所 一种体声波器件的制备方法

Also Published As

Publication number Publication date
KR20220047773A (ko) 2022-04-19
WO2021030289A1 (en) 2021-02-18
DE112020003868T5 (de) 2022-06-15

Similar Documents

Publication Publication Date Title
US10355659B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11411169B2 (en) Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11070184B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20220344576A1 (en) Methods of forming group iii piezoelectric thin films via sputtering
US20220352456A1 (en) Methods of forming group iii piezoelectric thin films via removal of portions of first sputtered material
US11424728B2 (en) Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US20200259070A1 (en) Methods of forming group iii-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
CN114286873A (zh) 经由去除第一溅射材料的部分而形成iii族压电薄膜的方法
US20210234525A1 (en) Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US20200111949A1 (en) Methods of forming doped crystalline piezoelectric thin films via mocvd and related doped crystalline piezoelectric thin films
US20220263484A1 (en) Piezoelectric acoustic resonator with improved tcf manufactured with piezoelectric thin film transfer process
US20220182034A1 (en) Doped crystalline piezoelectric resonator films and methods of forming doped single crystalline piezoelectric resonator layers on substrates via epitaxy
US20220352455A1 (en) METHODS OF FORMING EPITAXIAL Al1-xScxN FILMS WITH DOPING TO ADDRESS SEGREGATION OF SCANDIUM AND FILM STRESS LEVELS AND RELATED RESONATOR DEVICES
US20230246618A1 (en) Methods of forming single crystal piezoelectric layers using low temperature epitaxy and related single crystalline piezoelectric resonator films
KR20230002077A (ko) 응력 제어를 위한 AlGaN 중간층들 및 다양한 스칸듐 농도들을 포함하는 초격자 구조물들을 갖는 에피택셜 AlScN 공진기들을 형성하는 방법들 및 관련 구조물들
US12028046B2 (en) Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same
CN114207855A (zh) 经由mocvd形成掺杂结晶压电薄膜的方法和相关的掺杂结晶压电薄膜
WO2020232458A1 (en) Methods of forming doped crystalline piezoelectric thin films via mocvd and related doped crystalline piezoelectric thin films
WO2021211965A1 (en) Methods of forming group iii-nitride single crystal piezoelectric thin films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination