JP7031759B2 - 圧電トランスデューサ - Google Patents

圧電トランスデューサ Download PDF

Info

Publication number
JP7031759B2
JP7031759B2 JP2020559711A JP2020559711A JP7031759B2 JP 7031759 B2 JP7031759 B2 JP 7031759B2 JP 2020559711 A JP2020559711 A JP 2020559711A JP 2020559711 A JP2020559711 A JP 2020559711A JP 7031759 B2 JP7031759 B2 JP 7031759B2
Authority
JP
Japan
Prior art keywords
piezoelectric transducer
piezoelectric
electrode layer
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559711A
Other languages
English (en)
Other versions
JPWO2020121596A1 (ja
Inventor
青司 梅澤
伸介 池内
文弥 黒川
永純 安達
洋一 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020121596A1 publication Critical patent/JPWO2020121596A1/ja
Application granted granted Critical
Publication of JP7031759B2 publication Critical patent/JP7031759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041Beam type
    • H10N30/2042Cantilevers, i.e. having one fixed end
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00Piezoelectric transducers; Electrostrictive transducers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Description

本発明は、圧電トランスデューサに関する。
圧電トランスデューサの構成を開示した先行文献として、特表2014-515214号公報(特許文献1)がある。特許文献1に記載された圧電トランスデューサは、基板と、複数の片持ち梁とを備えている。複数の片持ち梁の各々は、互いに隣接し、先細である。複数の片持ち梁の各々は、梁基端部と、梁先端部と、梁本体部とを規定している。梁本体部は、梁基端部と梁先端部との間に配置される。複数の片持ち梁の各々は、梁先端部が共通の仮想点に向けて延びるように配置されている。複数の片持ち梁の各々は、梁基端部に沿って基板に結合されるが、梁本体部に沿って基板に結合されていない。
特表2014-515214号公報
従来の圧電トランスデューサにおいては、基板の表面側に、圧電体層などのパターンが形成される。また、基板の裏面側から、深掘反応性イオンエッチング(Deep RIE:Deep Reactive Ion Etching)またはウェットエッチングなどの加工が施されることにより、基板に凹部が設けられる。基板の表面側の加工時と裏面側の加工時とにおいてアライメント誤差が生じた場合、複数の梁部の各々の可動部の長さに差が生じる。これにより、圧電トランスデューサの駆動時に、複数の梁部の各々の共振周波数および変形量などの機械的特性が互いに異なるため、圧電トランスデューサの入出力特性が低下する。
本発明は、上記の問題点に鑑みてなされたものであって、複数の梁部の各々の可動部の長さを均一化することにより、入出力特性が向上された、圧電トランスデューサを提供することを目的とする。
本発明に基づく圧電トランスデューサは、基部と、複数の梁部と、少なくとも1つの固定部とを備えている。複数の梁部の各々は、基部に端部を支持されて、基部より上側の位置にて基部から離れる方向に延在している。複数の梁部の各々は、複数の層からなる。複数の梁部の各々は、圧電体層と、圧電体層の上側に配置された上部電極層と、圧電体層を挟んで上部電極層の少なくとも一部に対向するように配置された下部電極層とを含んでいる。固定部は、複数の梁部の各々の端部を基部と挟むように梁部上に配置されている。固定部は、上下方向において基部の少なくとも一部と重なるように位置しつつ、梁部の延在方向において、基部より突出するように延在している。
本発明によれば、複数の梁部の各々の可動部の長さを均一化することにより、圧電トランスデューサの入出力特性を向上することができる。
本発明の実施形態1に係る圧電トランスデューサの構成を示す平面図である。 図1に示した圧電トランスデューサについてII-II線矢印方向から見た断面図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、活性層の上面に下部電極層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、下部電極層の上面に圧電体層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、上部電極層をパターニングした状態を示す図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層をパターニングした状態を示す図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、下部電極層をパターニングした状態を示す図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、活性層をパターニングした状態を示す図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層の上面に固定部が設けられた状態を示す図である。 本発明の実施形態1に係る圧電トランスデューサの製造方法において、下側基部に凹部が形成された状態を示す図である。 実施例に係る圧電トランスデューサの断面図である。 比較例に係る圧電トランスデューサの断面図である。 本発明の実施形態1の変形例に係る圧電トランスデューサの構成を示す平面図である。 図14に示した圧電トランスデューサをXV-XV線矢印方向から見た断面図である。 図14に示した圧電トランスデューサをXVI-XVI線矢印方向から見た断面図である。 本発明の実施形態2に係る圧電トランスデューサの構成を示す平面図である。 本発明の実施形態3に係る圧電トランスデューサの構成を示す断面図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、活性層の上面に下部電極層を設けた状態を示す断面図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層の上面に固定部を設けた状態を示す断面図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層の上面に圧電体層を設けた状態を示す断面図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、上部電極層をパターニングした状態を示す図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、圧電体層をパターニングした状態を示す図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層をパターニングした状態を示す図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、活性層をパターニングした状態を示す図である。 本発明の実施形態3に係る圧電トランスデューサの製造方法において、下側基部に凹部が形成された状態を示す図である。 本発明の実施形態4に係る圧電トランスデューサの構成を示す平面図である。 図28に示した圧電トランスデューサをXXIX-XXIX線矢印方向から見た断面図である。
以下、本発明の各実施形態に係る圧電トランスデューサについて図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態1)
図1は、本発明の実施形態1に係る圧電トランスデューサの構成を示す平面図である。図2は、図1に示した圧電トランスデューサについてII-II線矢印方向から見た断面図である。
図1および図2に示すように、本発明の実施形態1に係る圧電トランスデューサ100は、基部110と、複数の梁部120と、少なくとも1つの固定部130とを備えている。本実施形態においては、4つの固定部130が設けられている。
図2に示すように、基部110は、複数の梁部120の各々の端部121の下側に位置している。このため、基部110は、図1に示す複数の梁部120の各々の端部121と同様に、圧電トランスデューサ100を上側から見たときに環状の外形を有しており、具体的には、矩形環状の外形を有している。
図2に示すように、本実施形態において、基部110は、一定の幅で上下方向に延在する断面形状を有している。なお、基部110は、上側に向かうに従って幅が広くなる断面形状を有していてもよい。
基部110は、下側基部111と上側基部112を含んでいる。上側基部112は、下側基部111の上部に積層されている。本実施形態において、下側基部111は、Siで構成されている。上側基部112はSiO2で構成されている。
図1および図2に示すように、複数の梁部120の各々は、基部110に端部121を支持されて、基部110より上側の位置にて基部110から離れる方向に延在している。
複数の梁部120の各々は、圧電トランスデューサ100を上側から見たときに、梁部120の延在方向において先細の外形を有している。具体的には、複数の梁部120の各々は、圧電トランスデューサ100を上側から見たときに、三角形状の外形を有している。本実施形態において、この三角形状は、二等辺三角形状である。
なお、複数の梁部120の各々は、圧電トランスデューサ100を上側から見たときに、梁部120の延在方向において幅が一定となる外形を有してもよいし、梁部120の延在方向において幅が徐々に広くなるような外形を有してもよい。複数の梁部120の各々は、矩形状の外形を有していてもよい。梁部120の形状および配置が異なる変形例に係る圧電トランスデューサについては、後述する。
図1に示すように、本実施形態においては、圧電トランスデューサは4つの梁部120を備えている。複数の梁部120の各々は、圧電トランスデューサ100を上側から見たときに、圧電トランスデューサ100の仮想中心点Cに関して互いに点対称となるように配置されている。本実施形態においては、4つの梁部120の各々は、圧電トランスデューサ100を上側から見たときに、互いに異なる方向に延在しつつ隣接する梁部120同士の延在方向が互いに90°異なるように、配置されている。
本実施形態において、複数の梁部120の延在方向は、圧電トランスデューサ100を上側から見たときに、仮想中心点Cに向かって延在している。なお、複数の梁部120の各々の延在方向は、仮想中心点から離れるように延在してもよいし、仮想中心点Cに向かっていなくてもよい。
図1および図2に示すように、複数の梁部120の各々は、隣接する梁部120の端部121同士が互いに連続するように構成されている。このように、複数の梁部120の各々の端部121は、連続するように構成されており、圧電トランスデューサ100を上側から見たときに、環状の外形を有しており、具体的には、矩形環状の外形を有している。
複数の梁部120の各々は、隙間101を挟んで、互いに離れて位置している。本実施形態において、複数の梁部120同士の間に位置する隙間101は、圧電トランスデューサ100を上側から見たときに、仮想中心点Cから放射状に延在している。隙間101の延在する方向において、隙間101の幅は略一定である。
図1および図2に示すように、本実施形態において、複数の梁部120の各々の先端部は、基部110から離間した自由端である。なお、複数の梁部120の各々の先端部は、圧電トランスデューサ100の駆動時に上下に振動する板状部と互いに接続されていてもよい。板状部を備える、変形例に係る圧電トランスデューサについては、後述する。
図2に示すように、複数の梁部120の各々は、複数の層からなる。複数の梁部120の各々は、圧電体層122と、上部電極層123と、下部電極層124とを含んでいる。
本実施形態において、圧電体層122は、梁部120の延在方向において端部121側から先端部側までの全長にわたって配置されている。また、圧電体層122は、梁部120の延在方向に直交する幅方向の全体にわたって配置されている。
圧電体層122は、多結晶材料で構成されてもよいし、単結晶材料で構成されていてもよい。圧電体層122は、チタン酸ジルコン酸鉛(PZT)系のセラミックス、窒化アルミニウム(AlN)、ニオブ酸リチウム(LiNbO3)またはタンタル酸リチウム(LiTaO3)などで構成されている。
本実施形態において、上部電極層123は、圧電体層122の上側に配置されている。上部電極層123は、梁部120の延在方向において、梁部120の端部121より先端部側の部分から、先端部にかけて配置されている。また、上部電極層123は、圧電トランスデューサ100を上側から見たときに、梁部120の延在方向に直交する幅方向の全体にわたって配置されている。
上部電極層123は、Ptなどの導電性を有する材料で構成されている。上部電極層123と圧電体層122との間に、Tiなどで構成された密着層が配置されていてもよい。
下部電極層124は、圧電体層122を挟んで上部電極層123の少なくとも一部に対向するように配置されている。本実施形態において、下部電極層124は、梁部120の延在方向において、梁部120の端部121側から先端部側までの全長にわたって配置されている。また、下部電極層124は、梁部120の延在方向に直交する幅方向の全体にわたって位置している。
下部電極層124は、Ptなどの導電性を有する材料で構成されている。下部電極層124と基部110との間に、Tiなどで構成された密着層が配置されていてもよい。
本実施形態において、複数の梁部120の各々は、下部電極層124の下側に、活性層125をさらに含んでいる。活性層125は、梁部120の延在方向において、梁部120の端部121側から先端部側までの全長にわたって配置されている。また、活性層125は、梁部120の延在方向に直交する幅方向の全体にわたって位置している。
本実施形態において、活性層125はSiで構成されている。活性層125は、電気絶縁性を有する材料で構成されていてもよい。下部電極層124と活性層125との間に、Tiなどで構成された密着層が配置されていてもよい。
図1および図2に示すように、固定部130は、複数の梁部120の各々の端部121を基部110と挟むように梁部120上に配置されている。固定部130は、上下方向において基部110の少なくとも一部と重なるように位置しつつ、梁部120の延在方向において、基部110より突出するように延在している。複数の固定部130の各々は、上下方向から見て、隙間101を挟んで互いに離れて位置しつつ、仮想環上に延在するように配置されている。
本実施形態においては、圧電トランスデューサ100を上側から見たときに、梁部120の先端部側とは反対側に位置する固定部130の端面は、梁部120の先端部側とは反対側に位置する梁部120の端面より、梁部120の先端部側に位置しているが、梁部120の当該端面と重なるように位置していてもよい。
本実施形態においては、圧電トランスデューサ100を上側から見たときに、梁部120において、梁部120の先端部側の固定部130の端面が位置する部分から、梁部120の先端部までの領域が、可動部126となる。
また、本実施形態において、固定部130は、圧電体層122上に配置されている。さらに、圧電トランスデューサ100を上側から見たときに、固定部130は、上部電極層123と重ならないように配置されている。固定部130における梁部120の先端部側の端面と、上部電極層123の基部110側の端面とは、互いに接触している。
なお、固定部130は、上部電極層123上に配置されていてもよい。この場合、固定部130における梁部120の先端部側の端面と、上部電極層123の基部110側の端面との位置合わせを不要とすることができる。
本実施形態において、固定部130は、上部電極層123を構成する材料とは異なる材料で構成されている。上部電極層123を構成する材料とは反応しないエッチャントを用いて固定部130をエッチングすることにより、上部電極層123の形状を変化させることなく、固定部130をパターニングすることができる。
また、固定部130を構成する材料は複数の梁部120を構成する材料より硬く、本実施形態において、固定部130を構成する材料は、圧電体層122を構成する材料および上部電極層123を構成する材料の各々よりヤング率が高い。具体的には、固定部130を構成する材料のヤング率は200GPa以上である。固定部130は、金属材料から構成されていてもよいし、非金属材料で構成されていてもよい。ただし、固定部130が上部電極層123または下部電極層124に接する場合は、固定部130は非金属材料で構成される。
図2に示すように、本実施形態に係る圧電トランスデューサ100は、後述する積層体に対して下面側から凹部102が設けられることで、基部110と梁部120とが形成される。以下、本発明の実施形態1に係る圧電トランスデューサ100の製造方法について説明する。
図3は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、活性層の上面に下部電極層を設けた状態を示す断面図である。図3に示すように、リフトオフ法、めっき法、または、エッチング法などにより、活性層125の上面に下部電極層124を設ける。
なお、本実施形態において、下側基部111、上側基部112および活性層125を有する積層体は、いわゆるSOI(Silicon on Insulator)基板として予め準備される。
図4は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、下部電極層の上面に圧電体層を設けた状態を示す断面図である。図4に示すように、CVD(Chemical Vapor Deposition)法またはPVD(Physical Vapor Deposition)法などにより、下部電極層124の上面に、圧電体層122を設ける。
図5は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。図6は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、上部電極層をパターニングした状態を示す図である。
図5および図6に示すように、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層122の上面に上部電極層123を設けるとともに、上部電極層123をパターニングする。これにより、上部電極層123において隙間101が形成される。
図7は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層をパターニングした状態を示す図である。図7に示すように、リフトオフ法またはエッチング法などにより、圧電体層122をパターニングする。これにより、圧電体層122において隙間101が形成される。
図8は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、下部電極層をパターニングした状態を示す図である。図8に示すように、リフトオフ法またはエッチング法などにより、下部電極層124をパターニングする。これにより、下部電極層124において隙間101が形成される。
図9は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、活性層をパターニングした状態を示す図である。図9に示すように、リフトオフ法またはエッチング法などにより、活性層125をパターニングする。これにより、活性層125において隙間101が形成される。
図10は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、圧電体層の上面に固定部が設けられた状態を示す図である。図10に示すように、リフトオフ法、メッキ法またはエッチング法などにより、圧電体層122の上面に固定部130を設ける。
図11は、本発明の実施形態1に係る圧電トランスデューサの製造方法において、下側基部に凹部が形成された状態を示す図である。図11に示すように、下側基部111の下面側から下側基部111に対して深掘反応性イオンエッチングまたはウェットエッチングなどをすることにより、下側基部111において凹部102が形成される。
さらに、上側基部112の下面側から上側基部112に対して深掘反応性イオンエッチングまたはウェットエッチングなどをすることにより、上側基部112において凹部102が形成される。これらの工程により、図2に示すような本発明の実施形態1に係る圧電トランスデューサ100が製造される。
図2においては、隙間101を形成する加工時と、凹部102を形成する加工時とのアライメント誤差が生じていない状態を図示している。そのため、図2においては、圧電トランスデューサ100の上下方向から見たときに、複数の梁部120の各々の基部110の上方からの延出長さLaが互いに略同一となっており、複数の梁部120の各々の可動部の長さLbが互いに略同一となっている。
本実施形態に係る圧電トランスデューサ100においては、仮に、隙間101を形成する加工時と、凹部102を形成する加工時とのアライメント誤差によって、複数の梁部120の各々の基部110の上方からの延出長さに差が生じた場合においても、複数の梁部120の各々の可動部の長さに差が生じることを抑制することができる。
以下、本発明の実施形態1の実施例に係る圧電トランスデューサと、固定部130が設けられていない点のみ本発明の実施形態1に係る圧電トランスデューサとは異なる比較例に係る圧電トランスデューサとについて、上記アライメント誤差による影響の違いについて説明する。
図12は、実施例に係る圧電トランスデューサの断面図である。図12に示す圧電トランスデューサ100xの断面図は、図2に示す圧電トランスデューサ100の断面図と同一の断面視にて図示している。
図12に示すように、実施例に係る圧電トランスデューサ100xにおいては、隙間101を形成する加工時と、凹部102xを形成する加工時とのアライメント誤差が生じているため、複数の梁部120xの各々について、基部110xの上方からの延出長さが互いに異なる。たとえば、複数の梁部120xのうち、一の梁部120xにおける基部110xの上方からの延出長さがLcであり、他の梁部120xにおける基部110xの上方からの延出長さがLdであり、Lc<Ldである。
実施例に係る圧電トランスデューサ100xは、固定部130xを備えている。固定部130xは、上下方向において基部110xの少なくとも一部と重なるように位置しつつ、梁部120xの延在方向において、基部110xより突出するように延在している。図12に示すように、複数の梁部120xの各々において固定部130xが設けられている部分は、固定部130xによって固定されるため、梁部120xの先端部側の固定部130xの端面の位置が可動部126xの固定端となる。
固定部130xを形成する加工時には、隙間101を形成する加工時と同様に、圧電トランスデューサ100xの表面側からアライメントするため、凹部102xを形成する加工時の両面アライナする場合に比較して、アライメント誤差が生じにくい。そのため、アライメント誤差によって固定部130xの形成位置にばらつきが生じることを抑制することができる。その結果、仮に、複数の梁部120xの各々について、基部110xの上方からの延出長さが互いに異なっている場合においても、複数の梁部120xの各々の可動部の長さLbを互いに略同一に維持することができる。
これにより、図12に示すように、実施例に係る圧電トランスデューサ100xの駆動時においては、点線で囲んだ領域で示したように、複数の梁部120xの可動部126xの各々を均一に変形させることができる。
図13は、比較例に係る圧電トランスデューサの断面図である。図13に示す圧電トランスデューサ900の断面図は、図2に示す圧電トランスデューサ100の断面図と同一の断面視にて図示している。
図13に示すように、比較例に係る圧電トランスデューサ900においては、隙間101を形成する加工時と、凹部902を形成する加工時とのアライメント誤差が生じているため、複数の梁部920の各々について、基部910の上方からの延出長さが互いに異なる。たとえば、複数の梁部920のうち、一の梁部920における基部910の上方からの延出長さがLeであり、他の梁部920における基部910の上方からの延出長さがLfであり、Le<Lfである。
比較例に係る圧電トランスデューサ900においては、梁部920のうち、基部910の上方から延出している部分の全てが可動部926となる。このため、梁部920の先端部側の基部910の端面の位置が可動部926の固定端となる。その結果、複数の可動部926の各々の長さが互いに異なる。よって、上記の一の梁部920の可動部926の長さはLeとなり、他の梁部920の可動部926の長さはLfとなり、Le<Lfである。
これにより、図13に示すように、比較例に係る圧電トランスデューサ900の駆動時においては、点線で囲んだ領域で示したように、複数の梁部920の可動部926の各々を互いに均一に変形させることができない。
上記のように、本発明の実施形態1に係る圧電トランスデューサ100においては、固定部130は、複数の梁部120の各々の端部121を基部110と挟むように梁部120上に配置されている。固定部130は、上下方向において基部110の少なくとも一部と重なるように位置しつつ、梁部120の延在方向において、基部110より突出するように延在している。
複数の梁部120の各々の可動部126の長さを均一化することにより、複数の梁部120の各々の共振周波数および変形量などの機械的特性を互いに均一にして、圧電トランスデューサ100の入出力特性を向上することができる。
本実施形態に係る圧電トランスデューサ100においては、固定部130は、圧電体層122上に配置されている。
これにより、固定部130の下方に上部電極層123と下部電極層124とに挟まれた圧電体層122が位置していないため、固定部130によって複数の梁部120の各々の端部121を安定して固定することができる。その結果、圧電トランスデューサ100の入出力特性を安定して向上することができる。
本実施形態に係る圧電トランスデューサ100においては、固定部130を構成する材料は、圧電体層122を構成する材料および上部電極層123を構成する材料の各々よりヤング率が高い。
これにより、圧電トランスデューサ100の駆動時において、梁部120の可動部126が変位する際に、固定部130によって梁部120の端部121をより強固に固定することができる。
次に、本発明の実施形態1の変形例に係る圧電トランスデューサについて図を参照して説明する。なお、本発明の実施形態1の変形例に係る圧電トランスデューサは、板状部を備えるとともに、複数の梁部の各々が、矩形状であり、仮想中心点Cに向かって延在していない点が主に、本発明の実施形態1に係る圧電トランスデューサ100と異なるため、本発明の実施形態1に係る圧電トランスデューサ100と同様である構成については説明を繰り返さない。
図14は、本発明の実施形態1の変形例に係る圧電トランスデューサの構成を示す平面図である。図15は、図14に示した圧電トランスデューサをXV-XV線矢印方向から見た断面図である。図16は、図14に示した圧電トランスデューサをXVI-XVI線矢印方向から見た断面図である。
図14から図16に示すように、本発明の実施形態1の変形例に係る圧電トランスデューサ100aは、基部110aと、複数の梁部120aと、固定部130aと、板状部140aとを備えている。
図14に示すように、複数の梁部120aの各々は、圧電トランスデューサ100aを上側から見たときに、延在方向において幅が一定となる外形を有している。具体的には、複数の梁部120aの各々は、圧電トランスデューサ100aを上側から見たときに、矩形状の外形を有している。
本実施形態の変形例に係る圧電トランスデューサ100aは、4つの梁部120aを備えている。図14および図16に示すように、4つの梁部120aの各々は、圧電トランスデューサ100aを上側から見たときに、矩形環状の外形を有する基部110aの内側において、上記矩形環状を構成する複数の辺のうち対応する辺に沿うように延在している。複数の梁部120aの各々は、基部110aに対して略一定の幅の隙間101aを空けつつ延在している。複数の梁部120aの各々は、梁部120aの先端部において、隣接する梁部120aに対して略一定の幅の隙間101aを空けて位置している。
図14に示すように、本実施形態の変形例に係る圧電トランスデューサ100aにおいては、複数の梁部120aの各々の基部110a側とは反対側の先端部が、板状部140aと互いに接続されている。
本実施形態の変形例においては、圧電トランスデューサ100aを上側から見たときに、板状部140aが複数の梁部120aより内側に位置している。板状部140aは、略矩形状の外形を有している。板状部140aは、上記略矩形形状の頂点において梁部120aと接続されている。
図15に示すように、本実施形態の変形例においては、板状部140aは、梁部120aの端部121aと同様に、圧電体層122aと、下部電極層124aと、活性層125aとを含んでいる。下部電極層124aは、圧電体層122aの下側に配置されている。活性層125aは、下部電極層124aの下側に配置されている。
本実施形態の変形例において、板状部140aに含まれる圧電体層122aは、複数の梁部120aの各々に含まれる圧電体層122aと連続している。板状部140aに含まれる下部電極層124aは、複数の梁部120aの各々に含まれる下部電極層124aと連続している。板状部140aに含まれる活性層125aは、複数の梁部120aの各々に含まれる活性層125aと連続している。このように、板状部140aは、複数の梁部120aの各々と連続している。
板状部140aは、圧電トランスデューサ100aの駆動時に上下に変位する梁部120aの可動部126と共に上下に振動する。なお、図16に示すように、本実施形態の変形例に係る圧電トランスデューサ100aにおいても、固定部130aは、複数の梁部120aの各々の端部121aを基部110aと挟むように梁部120a上に配置されている。固定部130aは、上下方向において基部110aの少なくとも一部と重なるように位置しつつ、梁部120aの延在方向において、基部110aより突出するように延在している。
複数の梁部120aの各々の基部110aの上方からの延出長さはLgであり、複数の梁部120aの各々の可動部126の長さはLhである。
本実施形態の変形例に係る圧電トランスデューサ100aにおいても、仮に、隙間101aを形成する加工時と、凹部102を形成する加工時とのアライメント誤差によって、複数の梁部120aの各々の基部110aの上方からの延出長さLgに差が生じた場合においても、複数の梁部120aの各々の可動部126の長さLhに差が生じることを抑制することができる。
複数の梁部120aの各々の可動部126の長さLhを均一化することにより、複数の梁部120aの各々の共振周波数および変形量などの機械的特性を互いに均一にして、圧電トランスデューサ100aの入出力特性を向上することができる。
(実施形態2)
以下、本発明の実施形態2に係る圧電トランスデューサについて説明する。本発明の実施形態2に係る圧電トランスデューサは、固定部の構成が、実施形態1に係る圧電トランスデューサ100と異なる。よって、本発明の実施形態1に係る圧電トランスデューサ100と同様である構成については説明を繰り返さない。
図17は、本発明の実施形態2に係る圧電トランスデューサの構成を示す平面図である。図17に示すように、複数の梁部220の各々の上に位置する固定部230は、互いに連続するように1つの部材で構成され、かつ、上下方向から見て、環状の形状を有している。これにより、固定部230によって複数の梁部220の各々の端部121を安定してより強固に固定することができる。その結果、圧電トランスデューサ200の入出力特性を安定して向上することができる。
(実施形態3)
以下、本発明の実施形態3に係る圧電トランスデューサについて説明する。本発明の実施形態3に係る圧電トランスデューサは、固定部が配置される位置が、本発明の実施形態1に係る圧電トランスデューサ100と異なる。よって、本発明の実施形態1に係る圧電トランスデューサ100と同様である構成については説明を繰り返さない。
図18は、本発明の実施形態3に係る圧電トランスデューサの構成を示す断面図である。図18に示す圧電トランスデューサ300の断面図は、図2に示す圧電トランスデューサ100の断面図と同一の断面視にて図示している。
図18に示すように、本発明の実施形態3に係る圧電トランスデューサ300においては、圧電体層322は、梁部320の延在方向において、端部321より梁部320の先端部側の位置から、梁部320の先端部にかけて位置している。すなわち、圧電体層322は、基部310の上方には配置されていない。
また、本実施形態に係る圧電トランスデューサ300においては、固定部330は、下部電極層324上に配置されている。固定部330における梁部320の先端部側の端面と、圧電体層322の端部321側の端面とは、互いに接触している。
以下、本発明の実施形態3に係る圧電トランスデューサ300の製造方法について説明する。
図19は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、活性層の上面に下部電極層を設けた状態を示す断面図である。図19に示すように、リフトオフ法、めっき法、または、エッチング法などにより、活性層325の上面に下部電極層324を設ける。なお、本実施形態において、下側基部311、上側基部312および活性層325を有する積層体は、いわゆるSOI基板として予め準備される。
図20は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層の上面に固定部を設けた状態を示す断面図である。図20に示すように、リフトオフ法、メッキ法またはエッチング法などにより、下部電極層324の上面に固定部330を設ける。
図21は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層の上面に圧電体層を設けた状態を示す断面図である。図21に示すように、CVD法またはPVD法などにより、下部電極層324の上面に圧電体層322を設ける。
図22は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。図23は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、上部電極層をパターニングした状態を示す図である。
図22および図23に示すように、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層322の上面に、上部電極層323を設けるとともに、上部電極層323に隙間301を形成する。
図24は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、圧電体層をパターニングした状態を示す図である。図24に示すように、リフトオフ法またはエッチング法などにより、圧電体層322をパターニングする。これにより、圧電体層322において隙間301が形成される。
図25は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、下部電極層をパターニングした状態を示す図である。図25に示すように、リフトオフ法またはエッチング法などにより、下部電極層324をパターニングする。これにより、下部電極層324において隙間301が形成される。
図26は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、活性層をパターニングした状態を示す図である。図26に示すように、リフトオフ法またはエッチング法などにより、活性層325をパターニングする。これにより、活性層325において隙間301が形成される。
図27は、本発明の実施形態3に係る圧電トランスデューサの製造方法において、下側基部に凹部が形成された状態を示す図である。図27に示すように、下側基部311の下面側から下側基部311に対して深掘反応性イオンエッチングまたはウェットエッチングなどをすることにより、下側基部311において凹部302が形成される。
さらに、上側基部312の下面側から上側基部312に対して深掘反応性イオンエッチングまたはウェットエッチングなどをすることにより、上側基部312において凹部302が形成される。これらの工程により、図18に示すような本発明の実施形態3に係る圧電トランスデューサ300が製造される。
上記のように、本実施形態に係る圧電トランスデューサ300においては、固定部330は、下部電極層324上に配置されている。これにより、固定部330の下方に圧電体層22が位置していないため、固定部330によって複数の梁部320の各々の端部321を安定して固定することができる。その結果、圧電トランスデューサ300の入出力特性を安定して向上することができる。
本実施形態に係る圧電トランスデューサ300においても、仮に、隙間301を形成する加工時と、凹部302を形成する加工時とのアライメント誤差によって、複数の梁部320の各々の基部310の上方からの延出長さLiに差が生じた場合においても、複数の梁部320の各々の可動部126の長さLjに差が生じることを抑制することができる。
複数の梁部320の各々の可動部126の長さLjを均一化することにより、複数の梁部320の各々の共振周波数および変形量などの機械的特性を互いに均一にして、圧電トランスデューサ300の入出力特性を向上することができる。
(実施形態4)
以下、本発明の実施形態4に係る圧電トランスデューサについて説明する。本発明の実施形態4に係る圧電トランスデューサは、複数の梁部の各々における可動部の形状が、実施形態1に係る圧電トランスデューサ100と異なる。よって、本発明の実施形態1に係る圧電トランスデューサ100と同様である構成については説明を繰り返さない。
図28は、本発明の実施形態4に係る圧電トランスデューサの構成を示す平面図である。図29は、図28に示した圧電トランスデューサをXXIX-XXIX線矢印方向から見た断面図である。
図28および図29に示すように、本発明の実施形態4に係る圧電トランスデューサ400においては、複数の梁部420の各々に、梁部420を上下方向に貫通する複数の貫通孔427が形成されている。複数の貫通孔427の各々は、梁部420の延在方向において、固定部430より梁部420の先端部側に位置している。
すなわち、複数の貫通孔427の各々は、梁部420の可動部426に位置している。これにより、複数の梁部420の各々において、可動部426の剛性が低くなり、固定部430によって複数の梁部420の各々の端部421を安定して固定することができる。その結果、圧電トランスデューサ400の入出力特性を安定して向上することができる。
複数の貫通孔427は、複数の梁部420の各々において、梁部420の延在方向に関して対称となるように配置されている。複数の梁部420の各々における複数の貫通孔427は、複数の梁部420の形状が、圧電トランスデューサ400の仮想中心点Cに関して互いに点対称となるように、配置されている。
本実施形態において、複数の貫通孔427は、隙間401のパターニング加工時に形成されるが、複数の貫通孔427の形成方法は、上記の方法に限定されず、隙間401のパターニング加工とは別工程の孔開け加工によって形成されてもよい。
本実施形態に係る圧電トランスデューサ400においても、仮に、隙間401を形成する加工時と、凹部102を形成する加工時とのアライメント誤差によって、複数の梁部420の各々の基部410の上方からの延出長さLkに差が生じた場合においても、複数の梁部420の各々の可動部26の長さLmに差が生じることを抑制することができる。
複数の梁部420の各々の可動部426の長さLmを均一化することにより、複数の梁部420の各々の共振周波数および変形量などの機械的特性を互いに均一にして、圧電トランスデューサ400の入出力特性を向上することができる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100,100a,100x,200,300,400,900 圧電トランスデューサ、101,101a,301,401 隙間、102,102x,302,902 凹部、110,110a,110x,310,410,910 基部、111,311 下側基部、112,312 上側基部、120,120a,120x,220,320,420,920 梁部、121,121a,321,421 端部、122,122a,322 圧電体層、123,323 上部電極層、124,124a,324 下部電極層、125,125a,325 活性層、126,126x,426,926 可動部、130,130a,130x,230,330,430 固定部、140a 板状部、427 貫通孔、C 仮想中心点。

Claims (6)

  1. 基部と、
    前記基部に端部を支持されて、前記基部より上側の位置にて前記基部から離れる方向に延在し、複数の層からなる複数の梁部と、
    前記複数の梁部の各々の前記端部を前記基部と挟むように前記梁部上に配置された少なくとも1つの固定部と、を備え、
    前記複数の梁部の各々は、圧電体層と、該圧電体層の上側に配置された上部電極層と、前記圧電体層を挟んで前記上部電極層の少なくとも一部に対向するように配置された下部電極層とを含み、
    前記固定部は、上下方向において前記基部の少なくとも一部と重なるように位置しつつ、前記梁部の延在方向において、前記基部より突出するように延在している、圧電トランスデューサ。
  2. 前記固定部は、前記上部電極層上に配置されている、請求項1に記載の圧電トランスデューサ。
  3. 前記固定部は、前記圧電体層上に配置されている、請求項1に記載の圧電トランスデューサ。
  4. 前記固定部は、前記下部電極層上に配置されている、請求項1に記載の圧電トランスデューサ。
  5. 前記複数の梁部の各々の上に位置する前記固定部は、互いに連続するように1つの部材で構成され、かつ、上下方向から見て、環状の形状を有している、請求項1から請求項4のいずれか1項に記載の圧電トランスデューサ。
  6. 前記固定部を構成する材料は、前記圧電体層を構成する材料および前記上部電極層を構成する材料の各々よりヤング率が高い、請求項1から請求項5のいずれか1項に記載の圧電トランスデューサ。
JP2020559711A 2018-12-10 2019-08-16 圧電トランスデューサ Active JP7031759B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018230899 2018-12-10
JP2018230899 2018-12-10
PCT/JP2019/032100 WO2020121596A1 (ja) 2018-12-10 2019-08-16 圧電トランスデューサ

Publications (2)

Publication Number Publication Date
JPWO2020121596A1 JPWO2020121596A1 (ja) 2021-11-04
JP7031759B2 true JP7031759B2 (ja) 2022-03-08

Family

ID=71075499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559711A Active JP7031759B2 (ja) 2018-12-10 2019-08-16 圧電トランスデューサ

Country Status (5)

Country Link
US (1) US20210193901A1 (ja)
JP (1) JP7031759B2 (ja)
CN (1) CN113016196B (ja)
DE (1) DE112019006122T5 (ja)
WO (1) WO2020121596A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155888B (zh) 2016-02-29 2021-11-05 韦斯伯技术公司 用于产生表示检测到声刺激的信号的压电mems装置
CN114175153A (zh) 2019-03-14 2022-03-11 韦斯伯技术公司 具有以不同功耗水平确定的数字输出的麦克风
US11726105B2 (en) 2019-06-26 2023-08-15 Qualcomm Incorporated Piezoelectric accelerometer with wake function

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601097U (ja) * 1983-06-15 1985-01-07 日本特殊陶業株式会社 圧電型スピ−カ
JPH02126798A (ja) * 1988-11-07 1990-05-15 Nec Corp 圧電振動板とその製造方法
CN101238754A (zh) * 2005-10-18 2008-08-06 株式会社日立制作所 超声波换能器、超声波探头以及超声波摄像装置
EP1843631A2 (en) * 2006-03-28 2007-10-10 Matsushita Electric Industrial Co., Ltd. Electretization method and apparatus
JP2008141567A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp 圧電振動子およびその製造方法
KR20140038397A (ko) 2011-03-31 2014-03-28 베이커-컬링, 인코퍼레이티드. 간극 제어 구조를 구비한 음향 변환기 및 음향 변환기를 제조하는 방법
US10618079B2 (en) * 2016-02-29 2020-04-14 Qualcomm Incorporated Piezoelectric micromechanical ultrasonic transducers and transducer arrays
JP6809094B2 (ja) * 2016-09-29 2021-01-06 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、超音波探触子、超音波装置、電子機器、液体噴射ヘッド、及び液体噴射装置
JP6867790B2 (ja) * 2016-12-08 2021-05-12 新日本無線株式会社 圧電型memsマイクロフォン

Also Published As

Publication number Publication date
WO2020121596A1 (ja) 2020-06-18
DE112019006122T5 (de) 2021-09-16
JPWO2020121596A1 (ja) 2021-11-04
CN113016196A (zh) 2021-06-22
CN113016196B (zh) 2022-09-09
US20210193901A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
JP7031759B2 (ja) 圧電トランスデューサ
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
JP4930381B2 (ja) 圧電振動装置
JP7088314B2 (ja) 圧電トランスデューサ
US10700262B2 (en) Piezoelectric device and production method for piezoelectric device
JP4395892B2 (ja) 圧電薄膜デバイス及びその製造方法
WO2021106265A1 (ja) 圧電デバイス
US11844281B2 (en) Piezoelectric device
JP2013143608A (ja) 共振子
US11631800B2 (en) Piezoelectric MEMS devices and methods of forming thereof
US20210343929A1 (en) Piezoelectric device
WO2021053884A1 (ja) 圧電素子およびその製造方法
US20230199405A1 (en) Transducer
US20220246830A1 (en) Piezoelectric device
US11706988B2 (en) Piezoelectric device and method of manufacturing the same
WO2021124611A1 (ja) トランスデューサ
WO2021166837A1 (ja) 圧電デバイス
WO2021100248A1 (ja) 圧電デバイス
US20210313960A1 (en) Vibrator element
WO2020136983A1 (ja) 圧電トランスデューサ
WO2021053933A1 (ja) 圧電素子およびその製造方法
WO2021256265A1 (ja) 圧電デバイス
WO2020129296A1 (ja) 圧電トランスデューサ
WO2020027138A1 (ja) Memsデバイス
JP5561377B2 (ja) 音片型圧電振動子及び音叉型圧電振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R150 Certificate of patent or registration of utility model

Ref document number: 7031759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150