JP4395892B2 - 圧電薄膜デバイス及びその製造方法 - Google Patents
圧電薄膜デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP4395892B2 JP4395892B2 JP2005504238A JP2005504238A JP4395892B2 JP 4395892 B2 JP4395892 B2 JP 4395892B2 JP 2005504238 A JP2005504238 A JP 2005504238A JP 2005504238 A JP2005504238 A JP 2005504238A JP 4395892 B2 JP4395892 B2 JP 4395892B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- piezoelectric thin
- substrate
- via hole
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 139
- 238000000034 method Methods 0.000 claims description 66
- 239000010408 film Substances 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 13
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 76
- 238000005530 etching Methods 0.000 description 24
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000007853 buffer solution Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229960002050 hydrofluoric acid Drugs 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000004506 ultrasonic cleaning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000942 Elinvar Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- -1 phospho Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/174—Membranes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0504—Holders; Supports for bulk acoustic wave devices
- H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
- H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
- H03H9/56—Monolithic crystal filters
- H03H9/564—Monolithic crystal filters implemented with thin-film techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
- H03H9/56—Monolithic crystal filters
- H03H9/566—Electric coupling means therefor
- H03H9/568—Electric coupling means therefor consisting of a ladder configuration
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
一方、圧電体薄膜の厚み振動を利用した薄膜バルク波共振器(Thin Film Bulk Acoustic Resonator:以下「FBAR」という)、積層型薄膜バルク波共振器およびフィルタ(Stacked Thin Film Bulk Acoustic Resonators and Filters:以下「SBAR」という)は、基板に設けられた薄い支持膜の上に、主として圧電体より成る薄膜と、これを駆動する電極とを形成したものであり、ギガヘルツ帯での基本共振が可能である。FBARまたはSBARでフィルタを構成すれば、著しく小型化でき、かつ低損失・広帯域動作が可能な上に、半導体集積回路と一体化することができるので、将来の超小型携帯機器への応用が期待されている。
このような弾性波を利用した共振器またはフィルタ等に応用されるFBARまたはSBARなどの圧電薄膜共振器は、以下のようにして製造される。
シリコンなどの半導体単結晶基板、またはシリコンウエハの表面に多結晶ダイヤモンドまたはエリンバーなどの恒弾性金属などを成膜してなる基板の表面上に、種々の薄膜形成方法によって、誘電体薄膜、導電体薄膜またはこれらの積層膜からなる下地膜を形成する。この下地膜上に圧電体薄膜を形成し、さらに必要に応じた上部構造を形成する。各膜の形成後に、または全ての膜を形成した後に、各々の膜に物理的処理または化学的処理を施すことにより、微細加工またはパターニングを行う。次に、湿式法に基づく異方性エッチングにより基板を加工し、圧電体薄膜の一部を含んでなる振動部の下方に位置する基板部分を除去して、振動部を含む浮き構造を作製し、最後に1デバイス単位に分離することにより圧電薄膜共振器を得る。
例えば、従来知られている圧電薄膜共振器は、基板の上面に下地膜、下部電極、圧電体薄膜および上部電極を形成した後に、基板の下面側から振動部となる部分の下方にある基板部分を除去して、ビアホールを形成することにより製造されている(例えば、特開昭58−153412号公報及び特開昭60−142607号公報参照)。基板がシリコンからなるものであれば、加熱KOH水溶液を使用してシリコン基板の一部を下面(裏面)からエッチングして取り去ることにより、ビアホールを形成する。これにより、シリコン基板の上面側において、圧電体膜が複数の金属電極の間に挟み込まれた構造体の縁部をビアホールの周囲の部分で支持した形態を有する共振器を作製できる。
しかしながら、KOHなどのアルカリを使用したウェットエッチングを行うと、(111)面に平行にエッチングが進行するため、(100)シリコン基板表面に対して54.7度の傾斜でエッチングが進行し、隣り合う共振器の間の距離を著しく大きくしなければならない。例えば、厚さ550μmのシリコンウエハの上に構成された約150μm×150μmの平面寸法を有するデバイスは、約930μm×930μmの裏面側エッチング開口部を必要とし、隣り合う共振器の中心間距離は930μm以上になってしまう。このことは、FBARの集積化を妨げるばかりでなく、隣り合う圧電薄膜共振器を接続する金属電極が長くなり、その電気抵抗が大きくなるために、圧電薄膜共振器を複数個組み合わせて作製される圧電薄膜デバイスの挿入損失が著しく大きくなるという問題がある。また、開口部930μmというような大きなビアホールの形成された基板は破損しやすくなるばかりでなく、最終製品の取得量(個数)即ち基板上の圧電薄膜デバイスの歩留まりも制限を受け、基板表面の約1/20の領域を有効なデバイス領域として利用できるだけとなる。一方、複数個の共振器にまたがるような大きなビアホールを形成することも考えられるが、その場合にはビアホールはますます大きくなり、デバイスの強度が著しく低下して、更に破損しやすくなる。
圧電薄膜デバイスに応用されるFBARまたはSBARなどの圧電薄膜共振器を製造する従来の第2の方法は、空気ブリッジ式FBARデバイスを作ることである(例えば、特開平2−13109号公報参照)。通常、最初に犠牲層(Sacrificial layer)を設置し、次にこの犠牲層の上に圧電薄膜共振器を製作する。プロセスの終わりまたは終わり近くに、犠牲層を除去して、振動部を形成する。処理はすべて基板の上面側で行なわれるから、この方法は、基板両面におけるパターンの整列および大面積の基板下面側開口部を必要としない。犠牲層として燐石英ガラス(PSG)を使用した空気ブリッジ式のFBAR/SBARデバイスの構成と製造方法も開示されている(例えば、特開2000−69594号公報参照)。
しかしながら、この方法においては、エッチングによる基板上面への空洞形成、熱CVD(Chemical Vapor Deposition)法による基板上面側への犠牲層の堆積、CMP(Chemical Mechanical Polishing)研磨による基板上面の平坦化および平滑化、犠牲層上への下部電極、圧電体および上部電極の堆積とパターン形成という一連の工程の後に、空洞まで貫通するビア(穴)を開け、基板上面側に形成した圧電積層構造体をレジスト等で保護して、ビアを通してエッチング液を浸透させることにより犠牲層を空洞から除去する、という長くて複雑な工程を必要とし、パターン形成に使用するマスク数も大幅に増加する。製造工程が長くて複雑になると、それ自体、デバイスの高コスト化をもたらすと共に、製品の歩留りが低下して、更にデバイスを高コストなものにしてしまう。このような高価なデバイスを移動体通信機用の汎用部品として普及させることは困難である。また、燐石英ガラス(PSG)などの犠牲層を除去するために使用するエッチング液が、圧電積層構造体を構成する下部電極、圧電体および上部電極の各層を浸食してしまうので、前記の上部構造に使用できる材料が著しく限定されるばかりでなく、所望の寸法精度を有するFBARまたはSBARの構造を作製することが難しいという深刻な問題がある。
上記の基板下面側から異方性エッチングで振動用空間としてのビアホールを形成する方式と、基板上面側のみで空気ブリッジを形成する方式との種々の問題点を解決するために、基板下面側からDeep RIE(深掘り型反応性イオンエッチング)法を用いて、基板面に対して垂直な側壁を有するビアホールを形成することにより振動用空間を形成する方式の圧電薄膜デバイスの製造方法が提案されている(例えば、国際公開[WO]2004/001964号公報参照)。この方式によれば、ビアホールの側壁が垂直であるため、隣り合う圧電薄膜共振器を空気ブリッジ方式と同程度まで近づけることができるにもかかわらず、空気ブリッジ方式のような複雑な工程を一切必要としない。しかしながら、Deep RIE法による基板のエッチング加工においては、製造工程でハンドリング可能な厚み例えば200μm〜600μm厚の基板を使用した場合に、基板面内の位置によって若干のエッチング速度のばらつきがある。このため、形成される振動用空間の形状特に圧電積層構造体に面する基板開口部の形状は、圧電薄膜共振器が形成される基板面内の位置によって異なるようになる。そのため、所要の共振周波数を持つ圧電薄膜共振器の作製が困難で、また1つの基板に複数の圧電薄膜共振器を作製する場合には複数の圧電薄膜共振器間で共振周波数にばらつきが生ずるという問題があった。
FBARおよびSBARは、薄膜中における厚み方向の弾性波の伝播によって共振を得ているため、基板上の絶縁層、下部電極、圧電体薄膜、上部電極などから構成される圧電積層構造体の膜厚均一性はもとより、振動用空間の形状精度によっても、特性が大きな影響を受ける。このため、基板内で特性の均一な複数の圧電薄膜デバイスを得ることが著しく困難になっている。
このような理由により、ギガヘルツ帯域で十分な性能を発揮する圧電薄膜デバイスは、未だ得られていない。したがって、工程が単純で、基板面内の位置による特性のばらつきのない圧電薄膜デバイスの製造方法の確立と、それによって製造された特性の安定した圧電薄膜デバイスの実現が強く望まれている。
以上の如き目的を達成すべく、振動用空間の形成方法について鋭意検討した結果、本発明者は、基板下面側より基板の厚みより小さな深さを持つ第1のビアホールを形成し、そのビアホールの底面を基準として第2のビアホールを形成することにより振動用空間を形成することが、圧電薄膜デバイスの特性の安定化及び低コスト化の両面で最も好ましい解決手段であることを見出した。
即ち、本発明によれば、以上の如き目的を達成するものとして、
振動用空間を有する基板と、該基板の上面側に形成された圧電積層構造体とを有しており、該圧電積層構造体は圧電体膜とその両面にそれぞれ形成された電極とを含み、前記振動用空間は前記圧電積層構造体の少なくとも一部を含んで構成される振動部の振動を許容するように形成されている圧電薄膜デバイスであって、前記振動用空間は、前記基板内に中間面を形成するように前記基板の下面から上面に向けて形成された第1のビアホールと、上下方向に見て前記第1のビアホールの内側に位置するように前記中間面から前記基板の上面に向けて形成された第2のビアホールとにより構成されていることを特徴とする圧電薄膜デバイス、が提供される。
本発明の一態様においては、前記基板の上面側に複数の前記振動部が形成されており、前記第1のビアホールが前記複数の振動部のそれぞれのための前記振動用空間の一部を共有するように形成されており、さらに、前記中間面から前記複数の振動部のそれぞれに対応して複数の前記第2のビアホールが形成されている。
本発明の一態様においては、上下方向に見て前記第2のビアホールが前記第1のビアホールの少なくとも2μm内側に位置する。本発明の一態様においては、前記第2のビアホールの深さが10μm〜150μmである。
更に、本発明によれば、以上の如き目的を達成するものとして、
上記のような圧電薄膜デバイスを製造する方法であって、前記基板の振動用空間を形成するに際して、基板材の下面から上面に向けて該基板材内に底面を形成するように第1のビアホールを形成し、その後、上下方向に見て前記第1のビアホールの内側に位置するように前記底面から前記基板材の上面に向けて第2のビアホールを形成し、これにより前記基板材内に残留する前記底面の部分により前記中間面を形成することを特徴とする、圧電薄膜デバイスの製造方法、
が提供される。
本発明の一態様においては、前記圧電薄膜デバイスは前記基板の上面側に複数の前記振動部を有しており、前記第1のビアホールを前記複数の振動部につき共通に形成し、前記底面から前記複数の振動部のそれぞれに対応して複数の前記第2のビアホールを形成する。本発明の一態様においては、前記基板材としてSOIウエハを使用し、その絶縁層の一部により前記第1のビアホールの底面を構成する。本発明の一態様においては、前記第2のビアホールを深掘り型反応性イオンエッチング法により形成する。
以上のような本発明によれば、工程が単純で、基板面内の位置によらず、振動部に面する振動用空間を良好に形成することができ、もって基板面内の位置による特性のばらつきがなく特性の安定した圧電薄膜デバイスが提供される。
図2は、図1のX−X断面図である。
図3は、本発明による圧電薄膜デバイス(圧電薄膜フィルタ)の実施形態を示す模式的平面図である。
図4は、図3のX−X断面図である。
図5は、本発明による圧電薄膜デバイス(圧電薄膜フィルタ)の実施形態を示す模式的平面図である。
図6は、図5のX−X断面図である。
図7は、マイクロ波パッケージに実装された本発明の圧電薄膜デバイスの一実施形態を示す模式的断面図である。
図8は、比較例で使用した圧電薄膜デバイス(圧電薄膜共振器)を示す模式的平面図である。
図9は、図8のX−X断面図である。
図10は、比較例で使用した圧電薄膜デバイス(圧電薄膜フィルタ)を示す模式的平面図である。
図11は、図10のX−X断面図である。
図12は、比較例で使用した圧電薄膜デバイス(圧電薄膜共振器)を示す模式的平面図である。
図13は、図12のX−X断面図である。
図14A及び図14Bは、図1の圧電薄膜デバイスの製造方法の実施形態を説明するための模式的断面図である。
図1は本発明による圧電薄膜デバイス(圧電薄膜共振器10)の実施形態を示す模式的平面図であり、図2はそのX−X断面図である。これらの図において、圧電薄膜共振器10は基板12、該基板12の上面に形成された絶縁体層13および該絶縁体層13の上に形成された圧電積層構造体14を有する。圧電積層構造体14は絶縁体層13の上に形成された下部電極15、該下部電極15の一部を覆うようにして絶縁体層13の上に形成された圧電体膜16および該圧電体膜16の上に形成された上部電極17からなる。
基板12には、その下面から上面に向けて振動用空間20を構成する第1のビアホール21が形成されている。さらに、第1のビアホール21の底面に相当する下向きの中間面25から基板上面に向けて振動用空間20を構成する第2のビアホール22が形成されている。図1から明らかなように、第2のビアホール22は、上下方向に見て前記第1のビアホール21の内側に位置する。かくして、第1のビアホール21及び第2のビアホール22により振動用空間20が構成される。
絶縁体層13の一部は振動用空間20に向けて露出している。この絶縁体層13の露出部分、およびこれに対応する圧電積層構造体14の部分が振動部(振動ダイヤフラム)23を構成する。かくして、振動用空間20は、圧電積層構造体14の一部及び絶縁体層13の一部により構成される振動部23の振動を許容するように形成されている。
なお、本発明においては、基板12の上面側に圧電積層構造体14が形成されるのであるが、これは、図2に示すように、基板12の上面に他の層(図2の場合、絶縁体層13)を形成し、その層を介して圧電積層構造体14を形成してもよいし、あるいは、基板12の表面層を処理して基板内に他の層(例えば、絶縁体層)を形成し、その上に圧電積層構造体14を形成する場合のように、基板12の上面に直接圧電積層構造体14を形成してもよい。また、基板12と圧電積層構造体14との間に他の層を介在させる場合も、1つの層に限定されることはなく複数層を介在させてもよい。また、介在させる層は絶縁層に限定されない。
基板12としては、Si(100)単結晶などの単結晶からなるもの、またはSi単結晶などの基材の表面にシリコン、ダイヤモンドその他の多結晶膜を形成してなるものを用いることができる。また、基板12としては、その他の半導体さらには絶縁体からなるものを用いることも可能である。
絶縁体層13としては、例えば酸化シリコン(SiO2)を主成分とする誘電体膜、窒化シリコン(SiNx)を主成分とする誘電体膜、および酸化シリコンを主成分とする誘電体膜と窒化シリコンを主成分とする誘電体膜との積層膜を用いることができる。この絶縁体層13の材質について、主成分とは、誘電体膜中の含有量が50当量%以上である成分を指す。誘電体膜は単層からなるものであってもよいし、密着性を高めるための層などを付加した複数層からなるものであってもよい。絶縁体層13の厚さは、例えば厚さ2.0μm未満である。絶縁体層13の形成方法としては、基板12の表面の熱酸化法やCVD(Chemical Vapor Deposition)法が例示される。また、本発明においては、エッチングにより、振動部23に対応する領域の絶縁体層13を総て除去して、下部電極15が振動用空間20に向けて露出した構造の圧電薄膜共振器も採用することができる。このように、振動部23に対応する領域の絶縁体層13を総て除去することにより、共振周波数の温度特性は若干悪化するものの、音響的品質係数(Q値)が向上するという利点がある。
下部電極15は、スパッタ法や蒸着法で形成された金属層、及び必要に応じて該金属層と絶縁体層13との間に形成される密着金属層を積層することにより構成され、その厚さは、例えば50nm〜500nmである。材質として特に限定はないが、金(Au)、白金(Pt)、チタン(Ti)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)などが好適に利用される。所定の形状にパターニングする方法としては、ドライエッチングやウェットエッチングなどのフォトリソグラフィー技術や、リフトオフ法を適宜使用することができる。
圧電体膜16は、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、硫化カドミウム(CdS)、チタン酸鉛(PbTiO3、PTと略記される)、チタン酸ジルコン酸鉛(Pb(Zr、Ti)O3、PZTと略記される)などからなるものが用いられる。特にAlNは、弾性波の伝播速度が速く、高周波帯域で動作する圧電薄膜共振器または圧電薄膜フィルタなどの圧電薄膜デバイス用の圧電体膜として適している。その厚さは、例えば0.5μm〜3.0μmである。所定の形状にパターニングする方法としては、ドライエッチングやウェットエッチングなどのフォトリソグラフィー技術を適宜使用することができる。
上部電極17は、下部電極15と同様にスパッタ法や蒸着法などにより形成された金属層が使用される。材質としては、金(Au)、白金(Pt)、チタン(Ti)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)などが好適に利用される。上部電極17の厚さは、例えば50nm〜500nmである。所定の形状にパターニングする方法としては、下部電極15と同様にドライエッチングやウェットエッチングなどのフォトリソグラフィー技術や、リフトオフ法が適宜使用される。
次に、図14A及び図14Bを参照して図1及び図2の実施形態の圧電薄膜デバイスの製造方法の実施形態、特に基板12の振動用空間20の形成方法につき説明する。
先ず、図14Aに示されるように、上記基板12の素材である基板材12’の上面に、上記のような絶縁体層13及び圧電積層構造体14を形成する。
次に、絶縁体層13及び圧電積層構造体14に対する保護膜を形成した後に、基板材12’の下面側から、水酸化カリウム(KOH)やTMAH(テトラメチルアンモニウムハイドロオキサイド)などのアルカリ系水溶液を利用した異方性エッチング法、またはSF6ガスを利用したドライエッチング法を適用して、図14Bに示されるような第1のビアホール21を形成する。該第1のビアホール21は、基板材12’の上面には到達しておらず、基板材12’内に下向きの底面25’が形成される。この底面25’は、基板材12’の上面から距離Tの位置にある。
第1のビアホール21を形成した時点で、スプレー式フォトレジスト塗布装置等を用いて第1のビアホールの底面25’も含めて基板材12’の下面全体にフォトレジストを塗布する。さらに、形成すべき振動部に対応する部分のフォトレジストをフォトリソグラフィーにより除去し、このパターン化されたフォトレジストをマスクとして用いて、SF6などを用いたドライエッチング法、またはSF6ガスとC4F8ガスとを交互に用いるDeep RIE法により、絶縁体層13が露出するまで基板材12’を第1のビアホールの底面25’から基板材上面に向けてエッチングして、図1及び図2に示されるような第2のビアホール22を形成する。
これにより、第1のビアホールの底面25’の一部が中間面25として残り、図1及び図2に示される圧電薄膜デバイスが得られる。上下方向に見て第2のビアホール22は第1のビアホール21より距離Wだけ内側に位置する。即ち、中間面25の幅はWである。Wは、好ましくは2μm以上であり、例えば5μm〜50μmである。
第2のビアホール22を形成する際には、第1のビアホールの底面25’にフォトレジストを塗布して、フォトリソグラフィーによりパターン形成する必要がある。塗布するフォトレジストの厚さは、第2のビアホール22の深さによって変わるが、通常0.5μm〜4μmである。底面25’の端部直近では、近接する側壁面の影響により、塗布されるフォトレジストの厚さに不均一が生じ易く、これがパターン精度低下の原因となる。更に、底面25’の端部直近では、エッチングによる加工精度自体も低下し易い。従って、中間面25の幅が小さすぎると、形成される第2のビアホール22の寸法精度が低下して、歩留まりが低下する傾向にある。逆に、中間面25の幅が大きすぎると、基板材あたりの最終製品の取得量が少なくなる傾向にある。また、圧電薄膜共振器を複数個組み合わせて圧電薄膜デバイスを作製する場合には、中間面25の幅が大きすぎると、隣り合う圧電薄膜共振器を接続する金属電極が長くなり、その電気抵抗が大きくなるため、作製される圧電薄膜デバイスの挿入損失が増加する傾向にある。
また、第2のビアホール22の深さ即ち基板12の厚さから第1のビアホール21の深さを除いた寸法はTである。Tは、好ましくは10μm〜150μmであり、更に好ましくは15〜100μmであり、特に好ましくは20〜80μmである。第2のビアホール22の深さTが大きくなりすぎると、第2のビアホール22の加工精度が低下しやすくなり、歩留まりが低下する傾向にある。また、この深さが小さくなりすぎると、振動部23及びその周囲の強度が低下し、特にダイシング工程などの製造工程において破損する確率が著しく増加する傾向にある。
以上のように、振動用空間20を構成するビアホールの形成の工程を2段階に分けることにより、基板の厚さ全体を1つの工程でドライエッチング法やDeep RIE法を用いて一気にビアホール形成を行うのに比べて、基板面内でのエッチング速度差による加工ムラが低減され、加工形状の安定性が著しく向上する。特に、共振器の特性には振動部23が露出する振動用空間20の開口部即ち基板12の上面側の第2のビアホール22の開口部の形状が影響するのであるが、本発明によれば、第2のビアホール22の形成は基板12の厚さに比べて小さい深さTにつき行えばよいので、第2のビアホール22の開口部の形状を高い精度で所要のものとすることができる。かくして、基板面内の位置によらず特性の安定した圧電薄膜共振器の製造が可能となる。
図3は本発明による圧電薄膜デバイス(圧電薄膜フィルタ11)の実施形態を示す模式的平面図であり、図4はそのX−X断面図である。これらの図においては、上記図1および図2における部材と同様の機能を有する部材には同一の符号が付されている。
本実施態様では、圧電積層構造体14の一部及び絶縁体層13の一部により構成される互いに隣接した4つの振動部23に対して共通の第1のビアホール21が形成されており、該ビアホールの底面に相当する中間面25から各振動部23に向けて個別に第2のビアホール22が形成されている。
本実施形態では、第1のビアホール21を複数の振動部23のそれぞれのための振動用空間の一部を共有するように形成しているため、厚みの大きい基板12を使用しても、互いに隣接する振動部間の距離は、第2のビアホールの間隔のみで調整でき、隣接振動部同士を近接させることができるため、基板を有効に活用することが出来るとともに、これら振動部に接続される配線等を短くできるため、信号の損失の少ない優れたフィルタ等を提供することができる。
図5は本発明による圧電薄膜デバイス(圧電薄膜フィルタ11)のさらに別の実施形態を示す模式的平面図であり、図6はそのX−X断面図である。これらの図においては、上記図1〜図4における部材と同様の機能を有する部材には同一の符号が付されている。
本実施形態は、基板12として、SOI(Silicon on Insulator)ウエハを用いている。SOIウエハは、酸化されていないウエハ(ベースウエハ)12aと必要な酸化膜からなる絶縁層12cが付加形成されたウエハ(ボンドウエハ)12bの絶縁層12c側とを貼り合せ、ボンドウエハ12bの他方側(活性層側)を研削・研磨することにより、基板12の厚み方向の任意の位置に絶縁層12cを配置してなるウエハである。
シリコン基板のKOH水溶液などを用いたウェットエッチング法、SF6ガスを用いるドライエッチング法、さらにはSF6ガスとC4F8ガスとを交互に用いるDeep RIE法は、Siとその酸化物SiO2とのエッチング速度差(選択比)を利用している。このエッチング速度差は通常100〜400程度と大きい。すなわち、SiO2はエッチング速度がSiに比べて非常に小さい。よって、第1のビアホール21を形成する際の終点として、SOIウエハの酸化膜(SiO2)12cを用いれば、基板内の第1のビアホール21の中間面25の位置(深さ)をさらに高い精度で制御することが可能となる。
第2のビアホール22の形成の際には、適切な振動部23を形成するように特定の形状にSOIウエハの絶縁層12cをフォトリソグラフィによりふっ酸緩衝溶液でエッチング除去し、残留する絶縁層の単独もしくは残留絶縁層と残留フォトレジストとの双方をマスクとして用いて、Deep RIE法を行う。よって、加工精度は著しく向上し、基板面内の全域でほぼ均一な特性をもつ圧電薄膜フィルタを製造することが可能となる。
以下に実施例および比較例を示し、本発明をさらに詳細に説明する。
すなわち、厚さ200μmの4インチ(100)Siウエハの両面に熱酸化法により、厚さ0.3μmのSiO2層を形成した後、Siウエハ上面にフォトレジストを塗布し、図1に示すごとき下部電極用のレジストパターン形成を行った。このSiウエハの上面に、DCマグネトロンスパッタ法により、ガス圧0.5Pa、基板温度150℃の条件で、厚さ0.23μmのMo層を形成した後、レジスト剥離液中で超音波洗浄を行うことによりMo層を所望の形状にパターン化して、下部電極を形成した。次に、このウエハの上面に、純度99.999%のAlターゲットを用い、反応性マグネトロンスパッタ法により、全ガス圧0.5Pa、ガス組成Ar/N2=1/1、基板温度300℃の条件で、厚さ1.40μmのAlN圧電体膜を形成した。次に、熱燐酸を使用したウェットエッチングにより、AlN圧電体膜を図1に示す所定の形状にパターン化した。続いて、フォトレジストを塗布し、上部電極用のフォトマスクを用い、所定の形状にレジストをパターン化した後、DCマグネトロンスパッタ法により、厚さ0.17μmのMo層を形成した。さらに、レジスト剥離液中で超音波洗浄を行うことにより、Mo層を所望の形状にパターン化して、上部電極を形成した。
以上の方法により上面側に熱酸化膜からなる絶縁体層及び圧電積層構造体を作製したSiウエハの下面側に、フォトレジストを塗布し、第1のビアホールのフォトマスクを用いてパターン化し、ふっ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、KOH水溶液中でウェットエッチすることにより、基板厚みの75%の150μmの深さまでエッチングを行って、複数の第1のビアホールを形成した。
続いて、スプレー式のフォトレジスト塗布装置を用いて、第1のビアホールの底面も含めて基板の下面全体にフォトレジストを塗布した。さらに、形成すべき振動部の形状に等しいフォトマスクを用いて、フォトレジストをパターン化し、これをマスクとして用いてDeep RIE装置によりウエハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状の第2のビアホールを形成し、かくして第1のビアホール及び第2のビアホールからなる振動用空間を作製した。中間面の幅の最小値は5μmであった。
以上の製造工程により、4インチSi基板全面に、複数の振動部を形成し、複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器のI/O端子にはGSGマイクロプローバを接触させた。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホール(単に「ビア」と記すこともある:以下同様)の深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まり(周波数分布±0.1%以内で破損の無い合格品の割合)は表1に示す通りであった。
すなわち、第1のビアホール及び第2のビアホールの深さをそれぞれ180μm及び20μmとしたこと以外は実施例1と同様な方法で圧電薄膜共振器を作製した。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
すなわち、第1のビアホール及び第2のビアホールの深さをそれぞれ100μm及び100μmとしたこと以外は実施例1に示す方法と同様な方法で圧電薄膜共振器を作製した。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
すなわち、厚さ300μmの6インチ(100)Siウエハを用い、第1のビアホール及び第2のビアホールの深さをそれぞれ240μm及び60μmとしたこと以外は実施例1に示す方法と同様な方法で圧電薄膜フィルタを作製した。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
すなわち、第1のビアホール及び第2のビアホールの深さをそれぞれ200μm及び100μmとしたこと以外は実施例4に示す方法と同様な方法で圧電薄膜フィルタを作製した。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
すなわち、熱酸化法により、厚さ550μmの6インチSOIウエハ(活性層厚み50μm、絶縁層厚み0.5μm)の両面に厚さ0.5μmのSiO2層を形成した後、上面側(活性層側)にフォトレジストを塗布し、図5及び図6に示すごとき下部電極用のレジストパターン形成を行った。このSiウエハの上面に、DCマグネトロンスパッタ法により、ガス圧0.5Pa、基板温度150℃の条件で、厚さ0.23μmのMo層を形成した後、レジスト剥離液中で超音波洗浄を行うことによりMo層を所望の形状にパターン化して下部電極を形成した。次に、このウエハの上面に、純度99.999%のAlターゲットを用い、反応性マグネトロンスパッタ法により、全ガス圧0.5Pa、ガス組成Ar/N2=1/1、基板温度300℃の条件で、厚さ1.40μmのAlN圧電体膜を形成した。次に、熱燐酸を使用したウェットエッチングにより、AlN圧電体膜を図5及び図6に示す所定の形状にパターン化した。続いて、フォトレジストを塗布し、上部電極用のフォトマスクを用い、所定の形状にレジストをパターン化した後、DCマグネトロンスパッタ法により、厚さ0.17μmのMo層を形成した。さらに、レジスト剥離液中で超音波洗浄を行うことにより、Mo層を所望の形状にパターン化して上部電極を形成した。
以上の方法により、上面に熱酸化膜からなる絶縁体層及び圧電積層構造体を作製したSOIウエハの下面側に、フォトレジストを塗布し、第1のビアホールのフォトマスクを用いてパターン化し、ふっ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、KOH水溶液中でウェットエッチすることにより、SOIウエハの絶縁層までエッチングを行った。続いて、スプレー式のフォトレジスト塗布装置を用いて、第1のビアホールの底面も含めて基板の下面全体にフォトレジストを塗布し、形成すべき振動部の形状に等しいフォトマスクを用いて、フォトレジストをパターン化した。続いて、ふっ酸緩衝溶液を用いてSOIウエハの絶縁層の一部を除去し、残留するフォトレジスト及び残留する絶縁層をマスクとして用いて、Deep RIE装置によりウエハ上面に形成した熱酸化膜が露出するまでエッチングを行うことにより、第2のビアホールを形成し、かくして第1のビアホール及び第2のビアホールからなる振動用空間を作製した。
以上の製造工程により、6インチSOI基板全面に複数の振動部を形成し、複数の圧電薄膜フィルタを形成した。形成された圧電薄膜フィルタの中心周波数をネットワークアナライザを用いて評価した。共振器のI/O端子にはGSGマイクロプローバを接触させた。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
すなわち、活性層厚み20μm、絶縁層厚み0.5μmのSOIウエハを用いたこと以外は実施例6に示す方法と同様な方法で圧電薄膜フィルタを作製した。
本実施例における基板のサイズ及び厚み、第1及び第2のビアホールの深さ、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
さらに、上記の工程によって複数の圧電薄膜デバイスの作り込まれた基板を1mm□弱の形状にダイシングソーを用いて切断して、各デバイス毎の所望のチップを得た。デバイス化のためにはチップ形状のままでは取り扱いが不便であるため、図7に示されているようにセラミックパッケージに内装した。一般的なセラミックパッケージは複数の入力/出力パッドを持つチップからワイヤ・ボンディングで接続するものであるが、本実施例ではデバイス寸法を小さくするためにフリップ・チップ・ボンディング技術を利用した。
図7には、マイクロ波パッケージ31にフリップ・チップ・ボンディングで圧電薄膜フィルタ11のチップを実装してなるデバイス30が示されている。パッケージ31はパッケージ基板32とキャップ33とからなる。圧電薄膜フィルタ11の下部電極または上部電極と接続されているボンディングパッド40はAuバンプや半田バンプ等の接合部材34を介してセラミックスなどのマイクロ波パッケージ31内に配置された信号経路35と接続されている。信号経路35はセラミック等のパッケージ基板32内を通りパッケージ外に設けられた外部端子36に繋がっている。チップ形状が1mm□の場合、ワイヤ・ボンディングで接続する方法ではデバイス寸法は3mm□となってしまうが、フィリップ・チップ・ボンディングでは2.3mm□程度に小型化できる。
[比較例1]
本比較例では、以下のようにして、図8及び図9に示されている構造の圧電薄膜共振器を作製した。これらの図においては、上記図1および図2における部材と同様の機能を有する部材には同一の符号が付されている。
すなわち、基板上面側に実施例1記載の方法と同様な方法を用いて絶縁体層及び圧電積層構造体を作製した。
次に、Siウエハの下面側に、フォトレジストを塗布し、実施例1に示す第2のビアホールの形成のためのフォトマスクを用いてパターン化し、ふっ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、残留する熱酸化膜及びフォトレジストをマスクとして用いて、Deep RIE装置によりウエハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状のビアホールを形成することにより、振動用空間を作製した。
以上の製造工程により、4インチSi基板全面に複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器のI/O端子にはGSGマイクロプローバを接触させた。
本比較例における基板のサイズ及び厚み、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
[比較例2]
本比較例では、以下のようにして、図10及び図11に示されている構造の圧電薄膜フィルタを作製した。これらの図においては、上記図3および図4における部材と同様の機能を有する部材には同一の符号が付されている。
すなわち、基板上面側に実施例4記載の方法と同様な方法を用いて絶縁体層及び圧電積層構造体を作製した。
次に、Siウエハの下面側に、フォトレジストを塗布し、実施例4に示す第2のビアホールの形成のためのフォトマスクを用いてパターン化し、ふっ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、残留する熱酸化膜及びフォトレジソトをマスクとして用いて、Deep RIE装置によりウエハ上面に形成した熱酸化膜が露出するまでエッチングを行い、側壁を垂直に立てた形状のビアホールを形成することにより、振動用空間を作製した。
以上の製造工程により、6インチSi基板全面に複数の圧電薄膜フィルタを形成した。形成された圧電薄膜フィルタの中心周波数をネットワークアナライザを用いて評価した。共振器のI/O端子にはGSGマイクロプローバを接触させた。
本比較例における基板のサイズ及び厚み、また得られた圧電薄膜フィルタの破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
[比較例3]
本比較例では、以下のようにして、図12及び図13に示されている構造の圧電薄膜共振器を作製した。これらの図においては、上記図1および図2における部材と同様の機能を有する部材には同一の符号が付されている。
すなわち、基板上面側に、使用するフォトマスクが異なること以外は実施例1記載の方法と同様な方法を用いて、絶縁体層及び圧電積層構造体を作製した。
次に、Siウエハの下面側に、フォトレジストを塗布し、ウェットエッチ用のビアホール形成用フォトマスクを用いてパターン化し、ふっ酸緩衝溶液を用いて下面側の熱酸化膜の一部を除去した。続いて、この熱酸化膜をマスクとして用いて、KOH水溶液中でウエハ上面に形成した熱酸化膜が露出するまで異方性エッチングを行いビアホールを形成することにより、振動用空間を作製した。
以上の製造工程により、4インチSi基板全面に複数の圧電薄膜共振器を形成した。形成された圧電薄膜共振器の共振周波数をネットワークアナライザを用いて評価した。共振器のI/O端子にはGSGマイクロプローバを接触させた。
本比較例における基板のサイズ及び厚み、また得られた圧電薄膜共振器の破損率、周波数分布、及びデバイス歩留まりは表1に示す通りであった。
また、本比較例記載の圧電薄膜共振器を複数個組み合せ、圧電薄膜フィルタを構成したが、隣り合う圧電薄膜共振器を接続する金属電極(配線部)が長くなることにより、挿入損失が著しく増大し、圧電薄膜フィルタとしての性能を確認することが困難であった。
Claims (11)
- 振動用空間を有する基板と、該基板の上面側に形成された圧電積層構造体とを有しており、該圧電積層構造体は圧電体膜とその両面にそれぞれ形成された電極とを含み、前記振動用空間は前記圧電積層構造体の少なくとも一部を含んで構成される振動部の振動を許容するように形成されている圧電薄膜デバイスであって、
前記振動用空間は、前記基板内に中間面を形成するように前記基板の下面から上面に向けて形成された第1のビアホールと、上下方向に見て前記第1のビアホールの内側に位置するように前記中間面から前記基板の上面に向けて形成された第2のビアホールとにより構成されており、
前記基板はSOIウエハであり、その絶縁層の一部により前記中間面が構成されていることを特徴とする圧電薄膜デバイス。 - 前記基板の上面側に複数の前記振動部が形成されており、前記第1のビアホールが前記複数の振動部のそれぞれのための前記振動用空間の一部を共有するように形成されており、さらに、前記中間面から前記複数の振動部のそれぞれに対応して複数の前記第2のビアホールが形成されていることを特徴とする、請求項1記載の圧電薄膜デバイス。
- 前記第2のビアホールの深さが10μm〜150μmであることを特徴とする、請求項1記載の圧電薄膜デバイス。
- 請求項1〜3のいずれか記載の圧電薄膜デバイスを製造する方法であって、前記基板の振動用空間を形成するに際して、SOIウエハからなる基板材の下面から上面に向けて該基板材内の絶縁層の一部に底面を形成するように前記第1のビアホールを形成し、その後、上下方向に見て前記第1のビアホールの内側に位置するように前記底面から前記基板材の上面に向けて前記第2のビアホールを形成し、これにより前記基板材内に残留する前記底面の部分により前記中間面を形成することを特徴とする、圧電薄膜デバイスの製造方法。
- 前記圧電薄膜デバイスは前記基板の上面側に複数の前記振動部を有しており、前記第1のビアホールを前記複数の振動部につき共通に形成し、前記底面から前記複数の振動部のそれぞれに対応して複数の前記第2のビアホールを形成することを特徴とする、請求項4記載の圧電薄膜デバイスの製造方法。
- 前記第2のビアホールを深掘り型反応性イオンエッチング法により形成することを特徴とする、請求項4記載の圧電薄膜デバイスの製造方法。
- 上下方向に見て前記第2のビアホールが前記第1のビアホールの底面の端部から5μm〜50μm隔てられて位置していることを特徴とする、請求項1記載の圧電薄膜デバイス。
- 前記基板の上面と前記圧電積層構造体との間に絶縁体層が形成されており、前記振動部は前記絶縁体層の一部を含んで構成されており、前記絶縁体層の厚さは0.3μm〜0.5μmであることを特徴とする、請求項1記載の圧電薄膜デバイス。
- 前記複数の振動部のそれぞれに係る圧電薄膜共振器の共振周波数の分布が±0.42%以内であることを特徴とする、請求項2記載の圧電薄膜デバイス。
- 前記第2のビアホールを形成するに際して、前記第1のビアホールの底面にフォトレジストを0.5μm〜4μmの厚さに塗布し、次いで前記フォトレジストの前記振動部に対応する部分を除去するパターン化を行い、前記振動部は上下方向に見て前記第1のビアホールの底面の端部から5μm〜50μm隔てられて位置しており、次いで前記パターン化されたフォトレジストをマスクとして用いて前記基板材をエッチングすることを特徴とする請求項4記載の圧電薄膜デバイスの製造方法。
- 前記複数の振動部のそれぞれに係る圧電薄膜共振器の共振周波数の分布が±0.42%以内であることを特徴とする、請求項5記載の圧電薄膜デバイスの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094372 | 2003-03-31 | ||
JP2003094372 | 2003-03-31 | ||
PCT/JP2004/004507 WO2004088840A1 (ja) | 2003-03-31 | 2004-03-30 | 圧電薄膜デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004088840A1 JPWO2004088840A1 (ja) | 2006-07-06 |
JP4395892B2 true JP4395892B2 (ja) | 2010-01-13 |
Family
ID=33127387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005504238A Expired - Fee Related JP4395892B2 (ja) | 2003-03-31 | 2004-03-30 | 圧電薄膜デバイス及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060202769A1 (ja) |
JP (1) | JP4395892B2 (ja) |
WO (1) | WO2004088840A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129195A (ja) * | 2004-10-29 | 2006-05-18 | Kyocera Kinseki Corp | 圧電薄膜素子 |
JP2006180304A (ja) * | 2004-12-24 | 2006-07-06 | Hitachi Media Electoronics Co Ltd | 圧電バルク共振子およびその製造方法、圧電バルク共振子を用いたフィルタ、それを用いた半導体集積回路装置、並びにそれを用いた高周波モジュール |
JP4663401B2 (ja) * | 2005-05-23 | 2011-04-06 | 京セラ株式会社 | 薄膜バルク音響波共振子およびフィルタならびに通信装置 |
US7408429B2 (en) * | 2005-06-17 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Coupled FBAR filter |
US7562429B2 (en) * | 2005-06-20 | 2009-07-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Suspended device and method of making |
US20070004079A1 (en) * | 2005-06-30 | 2007-01-04 | Geefay Frank S | Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips |
KR100718095B1 (ko) * | 2005-12-19 | 2007-05-16 | 삼성전자주식회사 | 결합 공진 필터 및 그 제작 방법 |
US20080246367A1 (en) * | 2006-12-29 | 2008-10-09 | Adaptivenergy, Llc | Tuned laminated piezoelectric elements and methods of tuning same |
JP5720152B2 (ja) * | 2010-09-06 | 2015-05-20 | 富士通株式会社 | 振動子の作製方法、振動子および発振器 |
JP6180211B2 (ja) * | 2013-07-12 | 2017-08-16 | 富士フイルム株式会社 | ダイアフラム型共振memsデバイス用基板、ダイアフラム型共振memsデバイス及びその製造方法 |
WO2016093020A1 (ja) * | 2014-12-08 | 2016-06-16 | 株式会社村田製作所 | 圧電デバイス、及び圧電デバイスの製造方法 |
KR102117471B1 (ko) * | 2015-01-12 | 2020-06-01 | 삼성전기주식회사 | 음향 공진기 및 그 제조 방법 |
WO2016175013A1 (ja) | 2015-04-30 | 2016-11-03 | 株式会社村田製作所 | 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法 |
KR20170122539A (ko) * | 2016-04-27 | 2017-11-06 | 삼성전기주식회사 | 체적 음향 공진기 및 이의 제조 방법 |
WO2018012443A1 (ja) * | 2016-07-14 | 2018-01-18 | 株式会社村田製作所 | 圧電トランス |
TWI632772B (zh) * | 2016-10-17 | 2018-08-11 | 穩懋半導體股份有限公司 | 具有質量調整結構之體聲波共振器及其應用於體聲波濾波器 |
TWI656669B (zh) * | 2017-08-23 | 2019-04-11 | 穩懋半導體股份有限公司 | 一種具有質量調整結構之體聲波共振器之製造方法 |
CN111095585B (zh) * | 2017-11-22 | 2023-10-10 | 株式会社村田制作所 | 压电器件以及压电器件的制造方法 |
CN110957989B (zh) * | 2018-09-26 | 2024-01-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 薄膜体声波谐振器及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5986916A (ja) * | 1982-11-11 | 1984-05-19 | Murata Mfg Co Ltd | 複合圧電共振子 |
JP2001004470A (ja) * | 1999-06-18 | 2001-01-12 | Hitachi Ltd | 半導体圧力センサ |
JP2002223145A (ja) * | 2000-11-22 | 2002-08-09 | Murata Mfg Co Ltd | 圧電共振子とそれを用いたフィルタおよび電子機器 |
KR100398363B1 (ko) * | 2000-12-05 | 2003-09-19 | 삼성전기주식회사 | Fbar 소자 및 그 제조방법 |
JP2002353760A (ja) * | 2001-05-29 | 2002-12-06 | Toko Inc | 薄膜弾性波素子の製造方法 |
JP2003017973A (ja) * | 2001-07-02 | 2003-01-17 | Murata Mfg Co Ltd | 圧電共振子、フィルタ、電子通信機器、圧電共振子の製造方法 |
US6662419B2 (en) * | 2001-12-17 | 2003-12-16 | Intel Corporation | Method for fabricating film bulk acoustic resonators to achieve high-Q and low loss |
-
2004
- 2004-03-30 US US10/551,680 patent/US20060202769A1/en not_active Abandoned
- 2004-03-30 JP JP2005504238A patent/JP4395892B2/ja not_active Expired - Fee Related
- 2004-03-30 WO PCT/JP2004/004507 patent/WO2004088840A1/ja active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
WO2004088840A1 (ja) | 2004-10-14 |
JPWO2004088840A1 (ja) | 2006-07-06 |
US20060202769A1 (en) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395892B2 (ja) | 圧電薄膜デバイス及びその製造方法 | |
US7212082B2 (en) | Method of manufacturing piezoelectric thin film device and piezoelectric thin film device | |
JP3940932B2 (ja) | 薄膜圧電共振器、薄膜圧電デバイスおよびその製造方法 | |
US6885262B2 (en) | Band-pass filter using film bulk acoustic resonator | |
US7109826B2 (en) | Tapered electrode in an acoustic resonator | |
KR100616508B1 (ko) | Fbar 소자 및 그 제조방법 | |
JP4688070B2 (ja) | 圧電薄膜共振子、圧電薄膜デバイスおよびその製造方法 | |
JP7130841B2 (ja) | 薄膜バルク音響波共振器及びその製造方法 | |
KR100771345B1 (ko) | 압전 박막 공진자 및 필터 | |
JP2003505906A (ja) | 共振子構造およびその共振子構造を備えるフィルタ | |
JP3839492B2 (ja) | 薄膜圧電素子 | |
JP7081041B2 (ja) | 薄膜バルク音響波共振器とその製造方法、フィルタ、および無線周波数通信システム | |
CN112039462B (zh) | 一种薄膜体声波谐振器及其制造方法 | |
JP2007129776A (ja) | 薄膜圧電共振器、薄膜圧電デバイスおよびその製造方法 | |
KR20070088397A (ko) | 압전 박막 디바이스 | |
JP5862368B2 (ja) | 圧電デバイスの製造方法 | |
JP3846406B2 (ja) | 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器 | |
WO2020098484A1 (zh) | 带断裂结构体声波谐振器及其制造方法、滤波器和电子设备 | |
JP4730383B2 (ja) | 薄膜音響共振器及びその製造方法 | |
JP7251837B2 (ja) | 薄膜バルク音響波共振器およびその製造方法 | |
JPH0640611B2 (ja) | 圧電薄膜共振子 | |
JP2022507320A (ja) | バルク音響波共振器及びその製造方法並びにフィルタ、無線周波数通信システム | |
KR100502569B1 (ko) | 선택형 블라그 반사층을 이용한 fbar 필터 | |
WO2022188100A1 (zh) | 基于压电薄膜换能的石英谐振器以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |